TW200818507A - Semiconductor device and method of manufacturing semiconductor device - Google Patents

Description

200818507 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種絕緣閘極場效電晶體，藉由一使用此 電晶體的靜態隨機存取記憶體形成之半導體裝置及該半導 體裝置之製造方法。 【先前技術】

迄今為止，主要藉由縮小一平面型MOSFET(金氧半導體 暴效電曰曰肢）來貫現積體電路之更高速度、更高的整合位 =及更低的功率消耗。將參考圖25之一示意性構成斷面圖 來說明一現有平面型MOSFET之斷面結構。 如圖2S所示，該平面型M〇SFET 1〇1在一半導體基板^ 八有閘極電極11 3且在該閘極電極11 3與該半導體基板 111之間插入一閘極絕緣膜112。一源極區域115係經由一 =延伸區域114而形成於該半導體基板ill上的間極電極 之側上。一汲極區域117係經由一汲極延伸區域} 16 而形成於該半導體基板111上的閘極電極113之另-側上。 /源極延伸區域114與該汲極延伸區域116皆係形成於一與 该閘極電極113之_下部部分重疊之狀態。 L日田籍由^小來縮短該平面型MQSFET 101之閘極長度 心I ， 斤明的紐通道效應。為抑制該短通道效應而 =遷猶—縮放法則進行縮小。即，需要Μ極電容（該 2絕緣膜的厚度減小)之增加、通道濃度之增加及一源 縮= >及極擴散層的接面深度減小之_組合條件下執行一 12 ]724.d〇i 200818507 广貝見縮小而同時提高性能時，组人上、十、 一設定很重 ^ 、且口上述三個參數之 要例如，依據J·忆hews關於 的發生之一條件耸々 ^β短通4效應 令短通、…藉由一參數7來定義作為決定 心旦相效應U發生之_邊界的㈣長^疋 參數與閘極電衮夕极^ + 又ίηΊ1η。顯示該 道濃度及該等源極與汲極擴气声…厚度之減小)、通 關係。吾等習知決定兮夂赵 U又數成函數 、疋忒芩數γ之一值的該等 閘極電容之增力口 Μ枕尸 寸们又數，即 命_ G亥閑極氧化物膜之厚度之減小）、通道、、曲 度及该等源極與汲極擴散 ^ 【月文層之尽度存在無限數目之組合。

Hx|1纟料—結構來使得該接Φ深度成_ #A對另外兩個結構因素之要求，即間極電 容之增加(該閘極氧化物膜，庚m、 間極電 孔化物M ;度之減小）及通道濃度之樺 口。土-M〇S電晶體之操作中具有重要性的一源極*一： 極擴散層之接面深度係 ' 半導體基板之間的一介面測量之一深度 -半導體其…… 電曰曰體之一間極絕緣臈與 相關技術中已藉由減小該閘極絕緣膜之厚度來實現上求 閘極電容之增加，但從耐壓之觀點來看其已到達一限制处 因為實體膜厚度已經小於2nm。因此，已著手研究使用— 具有-高介電常數的絕緣膜(例如，氧化鉻、氮化鉻或類 、物）作為用以增加電容的構件而不依賴於進—步減小該 2絕緣膜厚度。對於通道濃度之增加，—通道區域之雜 質濃度已達到1〇18 Cm·3。當該雜質濃度接近1〇丨8 cm-3時， 恐會出現接面耐麼因齊納（Zener)崩潰（穿随崩潰）而減小、 k私率因產生於一通道處之—高電場而減小等情況。 121724.doc 200818507 另一方面，對於該等源極及汲極擴散層之接面深度之減 小，與該通道接觸的淺源極及汲極擴散層之接面深又度（延 伸)現已達侧_或更小。當藉由使該等接面更淺：令 -電流路徑變窄時，增加該等源極及汲極擴散層之•聯； 阻，而因此減小開啟電流（電流驅動功率卜但是，在現有 的平面型MOS電晶體中進一步實現該蓉 — 只兄Α寻接面冰度之此類減 小可能會面臨諸如摻雜一雜暂、yu a p &上

"^雜貝在後績熱處理中降溫度之 類難題。 X 因此’已建議將如圖26所示之一在一藉由㈣一半導體 基板211而形成的溝槽之一底部部分中具有-閘極212的結 構作為用以實現該短通道效應的抑制與該源極及汲極電阻 的減小之構件（例如，參見日本專利特許公開案第处〇 49· 126281號及日本專利特許公開案第2_-828 13號，其係作 為專利文獻⑻），該結構係稱為—凹陷閘極類型（或溝槽 閘極類型）。 此外，已建議如圖27所示稱為一抬高源極/汲極延伸類 型（或一升高源極/汲極延伸類型）之一結構（例如，參見專 利文獻2，遇芩見曰本專利特許公開案第2〇〇1_1料a%號及 日本專利特許公開案第·⑽键號，其係作為專利文 獻3及4)。在此結構中，在一半導體基板3ιι之表面上形成 、閘^312，而藉由一藉由磊晶生長於該半導體基板311上 、半‘體層來形成一源極及一汲極擴散區域313及314與延 伸區域315及316。 、、冓之典型化係將該等源極及汲極擴散層之擴散 121724.doc 200818507 珠卿設定為零或一負值 該短通道效應並大大们^ ’此類設計抑制 大大減杨界電壓之滾降”曰是 南開啟電流。此係由於在 -于 在一角部分。 成共一重豐區域之間存 在該角部分，例如，由於擗 、θϋ乳化物膜之有效厚度 尚局部臨界電壓，而一雷 子！而升 内邻，隹… 以閘極徑向延伸至該基板之 内口Ρ。進一步，由於雷作 ..... Έ作用力線梭向延伸，因此，與一平 坦通迢區域相比，即使在一相 角1八_ & $ 5閘極電壓下亦會降低該 角口P刀處的溥片载子密度。當 、 田中低δ亥溥片載子密度時，從 汲極電流之連續性出發， 、佳…… 分處的載子需要高速度行 進 口此，減小遷移率，而增加哕邱八 曰刀成邻分之電阻。當辦 電阻時，增加該角部分之一 t θ Μ 电壓降，而因此增加在該通道 之一源極端與一汲極端之一電壓降。 在該源極端之電壓降之增加使得有效閉極電壓(一固有 FET之閘極至源極電旬減小。因此，減小該通道之載子穷 二而增加該電阻’從而減小該沒極電流。當載子之漂移 速率達到飽和時，該角邱八田从 S W刀用作i定電流源，而因此不 再進—步增加該沒極電流。該汲極端處的電麼降之增加阻 礙一問極平坦部分之汲極端之電位增加，而因此主要在該 >及極側上的角部分盥_ /、 木電極之間施加汲極電壓。因 此’從該汲極側角部分起的汲極側作為一寄生電晶體操 作。因此’由注入該汲極側角部分之一電流數量決定該汲 極電流’而即使在增加該沒極電塵時亦無法有效增加該汲 極電流。 121724.doc 200818507 Γ

另 方面，已建議各種結構，其中一源極與一汲極雜質 係在閘極端擴散至一特定深度而一源極及一汲極係升高 (例如’參見曰本專利特許公開案第2⑽2635 1號，其係 作為專利文獻5)。在此一範例中，一角部分係埋藏於一源 極及一汲極擴散層中。因此，即使在該角部分，亦藉由源 自忒雜質之載子而確保足夠的薄片載子密度。因此，不發 生上述問題。但是，只要接面深度係1〇 nm至20 nm，便無 法充分抑制在閘極長度係1〇疆至2〇謂時的短通道效應。 因此’在-關閉時間期間之洩漏電流增加或在該洩漏電流 受抑制時因缺少過驅動電壓所導致的開啟電流減小係不可 避免的。因此，無法獲得一高性能MOSFET。 ★另外、、，發明者已從計算中發現，當欲藉由此-結構實現 4紐通道效應的抑制與電流驅動功率之間的相容性時，该 及汲極擴散層的擴散深度與閘極長度之—可允許的 又章巳圍係數奈米或更小，從而需要很高的可控制性。由 如此高的可控制性’因此為獲得-高良率而 := 的：影敍刻技術及先進的雜質引入及活， 攸而引起程序製造成本之增加^ 為了充分抑制在一關閉時 俨#縮丨，& j/属電即使在該電晶 月旦細小之情況下亦需 刀而要將g品界電壓設定為 特定度數之-值。m & 巧匕uv问出一 另方面，當藉由缩放佶猓^ λ-, 物膜變得爭嚷时难双便侍一閘極氧化 於=電？_降低，-閘極 、’ 5 而要降低該閘極之過顒動雷 壓。此降低兮Φπ a η』< 過動電 牛低口亥電流驅動功率。因 已5又计用以提高遷移 12I724.doc 200818507 率以對此作出補仏之各種技術。例如，吾等習知使用因應 力所致之一頻帶結才冓變化來提高遷移率之一技#以及使用 不同的晶體面而其中針對一 NM0S及一 PM0S的載子遷移 率最高之一技術。 . 、，在使用應力之技術中，藉由在-操作溫度下發生於該通 . 迢區域中的壓縮或拉伸應力來改變一通道區域之頻帶結 構，而藉由減小有效質量或分散機率來增加通道載子之遷 Γ ㈣。對於該應力’吾等習知諸多方法，其中包括：藉由 具有與-基板不同的熱膨脹係數之一薄膜來塗布_電晶體 之方法；或者，藉由使用具有與一基板不同的熱膨脹係數 之一材料來形成一源極及一汲極區域之一方法。 對於使用不同晶體面之技術，吾等習知使用—基板層壓 技術以將一（100)表面用於一_〇3而將一⑴〇)表面用於一 PMOS之一方法。 但疋，例如，當欲將此等遷移率提高技術應用於一作為 ( 溝槽閘極結構之一衍生物的"V形MOSFET”時，預期會出 見、、下門題在使用一薄膜之方法與使用一源極及一汲極 > 區域之方法之兩個情況下，當該通道表面接近該基板表面 行於該基板表面時皆可能令該通道最高效率地扭曲。 仁疋 v形通道之通道表面延伸於該基板之一較深部分 、中，而*平行於該基板之主要表面。因此，不容易在該通 、“向上有效地產生應力。進一步，對於該ν形通道，需 要在該基板表面中形成一深V形溝渠。因此，無法使用二 SOI基板’而因此限制表面方向之一組合的自由度。因 121724.doc -11 > 200818507 此’難以兼顧該短通道效應之抑制與遷移率之提高。 【發明内容】 一欲解&之_係難以兼㈣短通道效應之抑制 率之提高。 〃 需要兼顧該短通道效應之抑制與遷移率之提高。 依據本發明之—具體實施例，提供一種半導體裝置，其 包括：-半導體區域’其具有—第一半導體面與一連接至 該第一半導體面且相對於該第—半導體面具有一傾斜之第 二半導體面；一閘極絕緣膜，其係形成於該第一半導體面 及D亥第—半導體面上’·_閘極電極，其係形成於包括介 於該第-半導體面與該第二半導體面之間的一邊界上之— 刀的問極絕緣膜上；—源極雜f區域，其係、在該半導# 區域中形成為與在該第一半導體面内的閘極電極重疊而： 該源極雜質區域與該閑極電極之間插入該間極絕緣膜；以 =-沒極雜質區域，其係形成於該半導體區域中至少在該 第二半導體面的正下方；其中該汲極雜質區域與該半導體 區域之間的一接面介而在取彡 面係形成為較之介於該源極雜質區域 與該半導體區域之間的一接面介面更接近介於該[半導 體面與该第二半導體面之間的邊界之一狀態。 在依據上述具體實施例之半導體裝置中，該閘極電極係 形成於包括介於以—角度互相連接的第一半導體面盥第二 半導體面之間的邊界上之部分在内的絕緣膜上，而該源極 雜質區域係以-方式形成於該半導體區域中以至於與在該 第-半導體面内的閘極電極重疊而在該源極雜質區域與該 12 1724.doc -12- 200818507 閘極電極之間插入該閘極絕緣膜。因此，避免在一源極側 上之一閘極角部分中的薄片載子密度減小。此外，該汲極 雜質區域係形成於該半導體區域中在該第二半導體面之正 下方。因此，在一通道（該第一半導體面與該第二半導體 面）之一寫、曲部分附近之一表面電位變成高於其他部分之 表面電位，而升高一局部臨界電壓。因此，在該彎曲部分 附近遮蔽一汲極電場。因此，抑制因一短通道效應所導致

的臨界電壓之減小，而增加一可允許的閘極長度變化範 圍。另外，該汲極雜質區域與該半導體區域之間的接面介 面ίτ、开y成為較之介於該源極雜質區域與該半導體區域之間 的接面介面更接近介於該第一半導體面與該第二半導體面 之間的邊界之狀恶。因此，避免在一沒極側上的彎曲部 分附近之局部薄片載子密度減小，而抑制在該彎曲部分附 近之一電壓降。 、 、 八仏丁守m展置之裂 以方法’该方法包括：在一半導體基板上形成一虛設閉極 且在該處設閘極與該半導體基板之間插入—虛設問極絕緣 膜之一步驟；在該半導體基板上於該虛設閘極兩側形成一 源極雜質區域與-汲極雜f區域之—步驟；在該半導體基 板上於該虛設閘極兩側形成一延伸區域之一步驟丨在二二 極側上於該虛設閘極正下方形成該源極雜質區域之一重： 步驟，·移除該虛設閉極及移除在一從中移晴 吕又閘極的移除區站Φ + ㈣匕蛛中曝路的虛設閘極絕緣膜之 曝露於該移除區域的半導體基板中形成一凹陷形狀之二步 I2l724.doc -13 - 200818507 驟；以及在盆φ犯 一 ，、^成该凹陷形狀的半導體基板上依序形成 之一步驟 閉極絕緣膜與一間極電極 上上述具體實施例之製造方法中，在該半導體基板 …設閘極之兩側上形成該延伸區域。因此，藉由該 基板與在該沒極區域上的延伸區域形成以-角度互 相連接之一第一半導體面（該半導體基板之一面）與一第二 亡導體面(在一汲極側上的延伸區域之一面)。該源極雜質 區域之重豐區域係以_方式形成於該半導體基板中以至於 與在該第-半導體面内的閑極電極重疊，且在該源極雜質 區域的重豐區域與該間極電極之間插入該間極絕緣膜。因 此，避免在—源極側上之一閘極角料中的薄片載子密度 減=此外’該汲極雜質區域係形成於該半導體區域中而 Λ第一半導脰面（包括在該汲極側上的延伸區域）之下 =G因此，可使得在一通道（該第一半導體面與該第二半 ‘體面）之弓曲部分附近之一表面電位高於其他部分之 表面电位因此，在该彎曲部分附近遮蔽一汲極電場。因 此，抑制因一短通道效應所導致的臨界電壓之減小，而增 加：可允許的閘極長度變化範圍。另夕卜形成該源晴 區域之重疊區域，而因此介於該汲極雜質區域與該半導體 區域之間的接面介面係形成為較之介於該源極雜質區域與 忒半導體區域之間的接面介面更接近介於該第一半導體面 與該第二半導體面之間的邊界之一狀態。因此，避免在該 汲極側上的彎曲部分附近之局部薄片載子密度減小，而抑 制在該彎曲部分附近之一電壓降。製造具有此類特徵之一 121724.doc 14. 200818507 半導體裝置。 {據本^明之一具體實施例，提供一種藉由一使用一絕 、彖閘極场效電晶體作為一單元之_選擇電晶體的靜態隨機 存取記憶體形成之半導體裝置，該絕緣問極場效電晶體包 括：一半導體區域，其具n半導體面與-連接至該 第：半導體面且相對於該第一半導體面具有一傾斜之第二 半&體面’-閘極絕緣膜，其係、形成於該第—半導體面上

及㈣二半導體面1 ; 一閘極電極，其係形成於包括介於 ^第半導體面與該第二半導體面之間的-邊界上之一部 刀的閘極^緣膜上；_源極雜質區域，其係、在該半導體區 或中形成為與在該第_半導體面内的閘極電極重疊而在該 祕雜質區域與該閘極電極之間插人該閘極絕緣膜；以: /及極雜質區域，其係形成於該半導體區域中至少在該第 二半導體面的正下方；#中該沒極雜質區域與該半導體區 5接面"面係形成為較之介於該源極雜質區域與 4半導體區域之間白勺—接面介面更接近介於該第一半導體 面與該第二半導體面之間的邊界之一狀態，該源極雜質區 域之側係連接至一位元線，而該汲極雜質區域之一侧係 連接至單元電晶體之一閘極電極。 ’、 據上述具體實施例之半導體裝置中，依據本發明之 具版μ施例之絕緣閘極場效電晶體係用作 電晶體。因此，在γ 口此在该早兀内部之一反相器中獲得一高電、、古 驅動功率盘一 ipr .p ^ . /、 低’曳漏電。此外，在該選擇電晶體之一、、及 極側上之一 g合灭φ两、一 / ‘界電壓鬲於在一源極側上之一臨界電壓，此 121724.doc -15- 200818507 係由於該第一半導體面與該第二半導體面之間的一彎曲部 分附近之作用所致。因此，當該反相器將該位元線充電為 一較大電容負載時，一位元線側變成一低臨界值側，而獲 得阿電流驅動功率。當從該位元線給該反相器之閘極反 向充電時，該選擇電晶體之汲極側處於一低電位，獲得一 高臨界值，而降低該電流驅動功率。但是，由於欲充電之 一負載僅係一對閘極，因此就速度而言之一缺點並不重 要。 依據本發明之一具體實施例，避免在該源極側上的閘極 角部分中之薄片載子密度減小。因此，可以防止在該通道 之源極端的電位上升，而減少開啟電流之減小。此外，在 3辱曲部分附近遮蔽一沒極電場。因此，由於抑制因一短 通道效應所導致的臨界電壓之減小而增加可允許的閘極長 度變化範圍，故而後得若干優點。另外，避免在一汲極側 上的彎曲部分附近之局部薄片載子密度減小，而抑制在該 彎曲部分附近之一電壓降。因此，在該源極與介於該第一 半導體面與該第二半導體面之間的彎曲部分附近之間施加 汲極電壓之大部分。因此，獲得一高電流驅動功率。 依據本發明之一具體實施例，避免在該源極側上的閘極 角口p分中之薄片載子岔度減小。因此，可以防止在該通道 之源極端的電位上升，而減少開啟電流之減小。此外，在 該彎曲部分附近遮蔽一汲極電場。因此，由於抑制因一短 通道效應所導致的臨界電壓之減小而增加可允許的閘極長 度變化範圍，故而獲得若干優點。另外，避免在一汲極側 121724.doc -16- 200818507 上的彎曲部4附近之局㈣片t子密纟減小，％因此可以 抑制在該彎曲部分附近之_電壓降。因此，在該源極與介 於忒第-半導體面與該第二半導體面之間的彎曲部分附近 施加汲極電壓之大部分。因&，獲得一高電流驅動功率。 可以製造具有此類特徵之一半導體裝置。 Γ 依據本發明之-具體實施例，在料元㈣的反相器中 獲得-高電流驅動功率與一低洩漏電流。因此，可以縮短 在一後、㉘階段中用於給該位元線及—問極充電的時間而且 :可以減少靜電消耗。此外’該選擇電晶體可以獲得一高 電流驅動功率’而因此給該位元線快速充電。從而，提： 該靜態隨機存取記憶體之性能。 ^ 【實施方式】 將參考® 1之一示意性構成斷面圖t兒明依據本發明之一 具體實施例之-半導體裝置之—具體實施例（第：具體實 施例）。 一如圖1所示’ 一半導體區域10具有-第-半導體面U與 一連接至該第一半導體面u且相對於該第一半導體面11具 有一傾斜之第二半導體面12。例如，該半導體區二。包括 具有一第-半導體面η之-半導體基板13與在該半導體基 板13上之一具有該第二半導體面12半 干V版層14。該第二 2體面12係接合至該第-半導體面而且__心該 牛導體基板13之一部分上。例如，該丰邕鱗& 曰“ 玄+導體層14係藉由磊 曰曰生長而形成於該半導體基板13上。其足以讓該半導體層 14與該半導體基板13之間的一介面處於 ^以父替的長 121724.doc 200818507 短虛線指示之-範圍H内。即，該半導體層Μ與該半導體 基板1 3之間的介面可以a、, τ τ以在以下任何區域内：其中形成-後 2將說明的源極雜質區域23之—區域；其中形成—汲極雜 貝區域24之一區域之一下而·，、， 、 面，以及其中形成該汲極雜質區 域2 4之區域。 -閘極絕緣膜2 1係形成於該第—半導體面}【上及該第二 半導體面12上。—閘極電極22係形成於包括介於該第-半 導體面η與該第二半導體面12之間的一邊界b上之一部分 的閉極絕緣膜21上。此閑極絕緣膜㈣形成為-均勻㈣ 厚度。 、 / k 一源極雜f區域23係以—方式形成於該半導體區域_ 以至於與該第一半導體面11内的閘極電極22重疊，而在該 源極雜質區域23與該閑極電極22之間插人該閑極絕緣膜 2卜另外’ 4極雜質區域24係形成於該半導體區域附 而至少在該第二半導體面12之正下方（例如在該半導體層 Μ及料導體基板13之—部分中）。此汲極雜質區域㈣ 在5玄弟一半導體面12内的閉極電極22重疊，而在該汲極雜 質區域24與該間極電極22之間插入該閘極絕緣助。該沒 極雜質區域24還係形成於該半導體心中比該半導體基板 13的表面更高之一位置。即’該汲極雜質區域24係形成為 從該半導體基板η之表面上彈起之一狀態。另外，該汲極 雜質區域24與該半導體區域1〇之間的接面介面_形成為 較之介於該源極雜質區域23與該半導體區㈣之間的接面 介面Js更接近介於該第—半導體面η與該第二半導體面η 121724.doc •18- 200818507 之間的邊界B之一狀態。即，在該第一半導體面丨丨下方形 成之一通道之通道長度a與在該第二半導體面12下方形成 之一通道之通道長度b有一關係a>b。 一絕緣膜4 1係形成於該源極雜質區域23及該汲極雜質區 域24上。例如，需要藉由一低介電常數膜形成此絕緣膜 41。 在該半導體裝置1中，該閘極電極22係形成於包括介於 以一角度互相連接的第一半導體面丨丨與第二半導體面12之 間的邊界B上之部分在内的閘極絕緣膜以上，而該源極雜 質區域23係以一方式形成於該半導體區域丨〇中以至於與在 該第-半導體面11内的閘極電極22重疊且在該源極雜質區 域23與該閘極電極22之間插入該閘極絕緣_。因此，、避 免在一源極側上之一閘極角部分中的薄片載子密度減小。 因此’可㈣止在該通道之源極端的電位上升，而減少開 啟電流之減小。 此外，該汲極雜質區域24係形成於該半導體區域1〇中而 在該第二半導體面12之正下方。因此，該通道（介於該第 =導體面11與該第二半導體面12之間的邊界B)之一弯曲 部分處之一表面電位變成高於其他部分之表面電位。使得 二耗界電壓升高’❿因此在該彎曲部分處遮蔽一汲極 電：。因A ’由於抑制因一短通道效應所導致的臨界電塵 :二小而增加-可允許的閘極長度變化範圍，故而提供若 干優點。 促1/、右 另外’在該第二半導體面12中介於該汲極雜質區域24與 121724.doc 200818507

該半導體區域i〇之間的接面介面Jd係形成為較之該第一半 導體面11中介於該源極雜質區域23與該半導體區域丨〇之間 的接面介面Js更接近介於該第一半導體_… 體面12之間的邊界Β之一狀態。因此， 的彎曲部分處之局部薄片載子密度減小，而抑制在該彎曲 部分處之一電壓降。因此，抑制在該彎曲部分處之電壓 降’而因此在該源極與該彎曲部分（介於該第一半導體面 11與該第二半導體面12之間的邊界B)之間施加汲極電壓之 大部分。因此，獲得一高電流·驅動能力。 接下來參考圖2之一示意性構成斷面圖來說明本發明之 一具體實施例（第二具體實施例）。 如圖2所示，一半導體區域10具有一第一半導體面丨丨與 一連接至該第一半導體面11且相對於該第一半導體面丨丨具 有一傾斜之第二半導體面12。例如，該半導體區域1〇包括 八有第一半‘體面11之一半導體基板13與在該半導體基 板13上之一具有該第二半導體面12之半導體層14。該第二 半導體面12係接合至該第一半導體面而且同樣係形成於該 半導體基板13之一部分上。例如，該半導體層14係藉由磊 晶生長而形成於該半導體基板13上。其足以讓該半導體層 1 4與該半導體基板丨3之間的一介面處於圖2中以交替的I 短虛線指示之一範圍Η内。即，該半導體層14與該半導體 基板13之間的介面可以在以下任何區域内：其中形成一 一區域；其中形成一汲極雜 以及其中形成該汲極雜質區 面將說明的源極雜質區域23之一 貝£域2 4之一區域之一下面，·以 121724.doc -20- 200818507 域24之區域。 一閘極絕緣膜21係形成於該第一半導體面u上及該第二 半V體面1 2上。一閘極電極22係形成於包括介於該第一半 ‘體面11與该第二半導體面〗2之間的一邊界B上之一部分 的閘極絕緣膜21上。此閘極絕緣膜21係形成為一均勻的膜 厚度。 源極雜質區域23係以一方式形成於該半導體區域丨〇内 以至於與该第一半導體面丨丨内的閘極電極22重疊，而在該 源極雜貝區域23與該閘極電極22之間插入該閘極絕緣膜 2 1。另外，一汲極雜質區域以係形成於該半導體區域1 〇中 而至少在該第二半導體面12之正下方（例如在該半導體層 14及該半導體基板13之一部分中）。此汲極雜質區域以並 非與在該第二半導體面12内的閘極電極22重疊而在該汲極 雜質區域24與該閘極電極22之間插入該閘極絕緣膜2丨。該 第二具體實施例在此方面不同於該第一具體實施例。該汲 極雜質區域24同樣係形成於該半導體層14中比該半導體基 板13的表面更高之一位置。即，該汲極雜質區域24係形成 為從該半導體基板13之表面上彈起之一狀態。另外，該汲 極雜質區域2 4與該半導體區域丨〇之間的接面介面j d係形成 為較之介於該源極雜質區域2 3與該半導體區域丨〇之間的接 面介面Js更接近介於該第一半導體面u與該第二半導體面 12之間的邊界B之一狀態。即，在該第一半導體面u下方 形成之一通道之通道長度a與在該第二半導體面12下方形 成之一通道之通道長度b有一關係a>b。 12l724.doc 200818507 一絕緣膜4 1係形成於該源極雜質區域23及該汲極雜質區 域24上。例如，需要藉由一低介電常數膜形成此絕緣膜 41 〇 該半導體裝置2具有與該半導體裝置1相同之作用及效 果。即，該閘極電極22係形成於介於以一角度互相連接的 第一半導體面11與第二半導體面丨2之間的邊界B上之部分 在内的問極絕緣膜21上，而該源極雜質區域23係以一方式 形成於5亥半導體區域1〇中以至於與在該第一半導體面。内 的閘極電極22重疊且在該源極雜質區域23與該閘極電極22 之間插入該閘極絕緣膜2丨。因此，避免在一源極側上之一 閘極角部分中的薄片載子密度減小。因此，可以防止在該 通道之源極端的電位上升，而減少開啟電流之減小。 此外，忒汲極雜質區域24係形成於該半導體區域丨〇中而 在該第二半導體面12之正下方。因此，該通道之一彎曲部 分（介於該第一半導體面u與該第二半導體面12之間的邊 界B)處之一表面電位變成高於其他部分之表面電位。使得 -局部臨界電壓升高，@因此在該彎曲部分處遮蔽一汲極 電場。因此，由於抑制因一短通道效應所導致的臨界電壓 之減小而增加一可允許的閘極長度變化範圍，&而提供若 干優點。 另外’在該第二半導體面12中介於該沒極雜質區域24與 該半導體區域Η)之間的接面介面_形成為較之在該第一 半導面11中"於D亥源極雜質區域23與該半導體區域1 〇之 間的接面介面JS更接近介於該第—半導體面n與該第二半 121724.doc -22- 200818507 導體面1 2之間的邊界B之一狀能。m , 心 因此，避免在一汲極側 上的彎曲部分處之局部薄月盤；说 戟子铪度減小，而抑制在該彎 曲部分處之一電壓降。因此，永卩也丨+ 1 ^ u此抑制在該彎曲部分處之電壓 降，而因此在該源極與該蠻曲卹八/人 ，、么弓曲。卩分（介於該第一半導體面 11與該第二半導體面12之間的邊反m J幻違界B)之間施加汲極電壓之 大部分。因此，獲得一高電流驅動能力。 接下來蒼考圖3之一示音把娃· λ、 心構成斷面圖來說明本發明之 一具體實施例（第三具體實施例）。 如圖3所示’ 一半導體區域1〇具有一第一半導體面_ -連接至該第一半導體面u且相對於該第一半導體面叫 有-傾：之第二半導體面12。例如，該半導體區_包括 ’、有第半；體面11之一半導體基板13與在該半導體基 板13上之—具有該第二半導體面12之半導體層14。該第二 半導體面12係接合至兮裳一主道μ 一胃 口主。亥弗丰V體面而且同樣係形成於該 =導體基板13之-部分上。例如，該半導體層⑷系藉由磊 =長於該半導體基板13上。其^以讓該半導體層U與該 ::體基，13之間的_介面處於圖3中以交替的長短虛線 之範圍只内。即，該半導體層14與該半導體基板13 之間的介面可以在以下任何區域内：丨中形成一後面將說 明的源極雜質區域23 % Κ灿所 L ，关甲形成一〉及極雜質區域 24之一區：^ . 、 ^ 下面，以及其中形成該沒極雜質區域24之 區域。 、，一閘極絕緣膜21係形成於該第一半導體面11及該第二半 " 上。一閘極電極22係形成於包括介於該第一半導 121724.doc -23- 200818507 體面11與該第二半導體面12之間的一邊界b上之一部分的 閘極絕緣膜21上。此閘極絕緣膜2〗係形成為一均勻的膜厚 度。一源極雜質區域23係以一方式形成於該半導體區域^ 内以至於與該第一半導體面！丨内的閘極電極22重疊，而在 該源極雜質區域23與該閘極電極22之間插入該閘極絕緣膜 2 1。另外，一汲極雜質區域24係形成於該半導體區域⑺中 而至少在該第二半導體面12之正下方（例如在該半導體層 14及該半導體基板13之一部分中）。此汲極雜質區域㈣ 在該第二半導體面12内的間極電極22重疊，而在該汲極雜 質區域24與該閘極電極22之間插入該閘極絕緣膜u。此 外二该〉及極雜質區域24係形成得比一通道層更深，而介於 :亥第：半導體面i i與該第二半導體面12之間的邊界b之一 I刀，在空乏層25中。另外，該汲極雜質區域24與該半 ^體區域1 〇之間的接面介面Jd係有效地形成為較之介於該 源=雜質區域23與該半導體區域1〇之間的接面介面js更接 近；1於違第一半導體面11與該第二半導體面12之間的邊界 B之一狀態。 、曾二/及極雜貝區域24同樣係形成於該半導體層1 4中比該半 導虹基板1 3的表面更高之-位置。即，該汲極雜質區域24 係形成為從該半導體基板13之表面上彈起之一狀態。 、、、 ' 係A成於该源極雜質區域2 3及該沒極雜質區 域 2 4 )r。^{歹士 π ’品要藉由一低介電常數膜形成此絕緣膜 4 1 〇 5亥半導體裝置3具有與該半導體裝置1相同之作用及效 121724.doc -24- 200818507 果。即，該閘極電極22係形成於包括介於以一角度互相連 接的第一半導體面11與第二半導體面12之間的邊界B上之 P刀在内的閘極絕緣膜2丨上，而該源極雜質區域U係以一 方式形成於該半導體區域10中以至於與在該第一半導體面 11内的閘極電極22重疊且在該源極雜質區域23與該閘極電 極22之間插入該閘極絕緣膜。。因此，避免在一源極側上 之一閘極角部分中的薄片載子密度減小。因此，可以防止 在4通道之源極端的電位上升，而減少開啟電流之減小。 此外，忒汲極雜質區域24係形成於該半導體區域丨〇中而 在該第二半導體面12之正下方，而介於該第一半導體面Η 與3第一半導體面12之間的邊界Β係在該空乏層26内。因 此，一汲極電場受到該空乏層26之遮蔽。因此，由於抑制 因一短通道效應所導致的臨界電壓之減小而增加一可允許 的閘極長度變化範圍，故而提供若干優點。 另外，在該第二半導體面1 2中介於該汲極雜質區域24與 該半導體區域10之間的接面介面jd係形成為較之在該第一 半導體面11中介於該源極雜質區域23與該半導體區域1〇之 間的接面介面Js更接近介於該第一半導體面丨丨與該第二半 導體面1 2之間的邊界B之一狀態。因此，避免在一汲極側 上之一彎曲部分處之局部薄片載子密度減小，而抑制在該 彎曲部分處之一電壓降。因此，抑制在該彎曲部分處之電 壓降’而因此在該源極與該彎曲部分（介於該第一半導體 面11與該第二半導體面12之間的邊界B)之間施加汲極電壓 之大部分。因此’彳隻得一高電流驅動能力。 121724.doc -25 · 200818507 接下來參考圖4之一示意性構成斷面圖來說明本發明之 一具體實施例（第四具體實施例）。 如圖4所示，一半導體區域1〇具有一第一半導體面丨丨以 及（例如）以一直角與該第一半導體面丨丨接觸之一第二半導 體面12。例如，該半導體區域1〇包括具有一第一半導體面 Η之一半導體基板13與形成於該半導體基板13上之一半導 體層14。該半導體層14可以包括該第二半導體面Η，或者 可能不包括該第二半導體面12，％圖4所示。在此圖示情 況下：接合至該第-半導體面11之第二半導體面12係形成 於该半導體基板13上。例如，該半導體層14係藉由蟲晶生 長而形成於該半導體基板13上。其足以讓該半導體層“與 该半導體基板13之間的一介面處於圖4中以交替的長短虛 線指示之—範該半導體層Η與該半導體基板 13之間的介面可以在以下任何區域内：其中形成一後面將 說明的源極雜質區域23之一區域；其中形成一汲極雜質區 或4之區域之一下面；以及其中形成該汲極雜質區域24 之區域。 、二閘極絕緣膜21係形成於該第—半導體心上及該第二 半導體面12上。-閘極電極22係形成於包括介於該第一半 導體面u與該第二半導體面12之間的一邊界B上之一部分 在内的間極絕緣膜21上。此閘極絕緣膜21係形成為一均勾 :膜厚度。—源極雜質區域23係以一方式形成於該半導體 :域1 〇内以至於與該第一半導體面i i内的閘極電極22重 疊，而在該源極雜質區域23與該閘極電極22之間插入該閘 121724.doc -26- 200818507 極絕緣膜2 1。另外，一汲極雜質區域24係形成於該半導體 區域1 〇中而至少在該第二半導體面12之正下方。此汲極雜 負區域24與在該第二半導體面12内的閘極電極22重疊，而 在該汲極雜質區域24與該閘極電極22之間插入該閘極絕緣 膜2 1。另外，該汲極雜質區域以與該半導體區域1 〇之間的 接面介面Jd係形成為較之介於該源極雜質區域23與該半 V版區域1〇之間的一接面介面Js更接近介於該第一半導體 面11與该第二半導體面12之間的邊界B之一狀態。 、、、邑、、彖膜4 1係形成於該源極雜質區域23及該汲極雜質區 或24上。例如，需要藉由一低介電常數膜形成此絕緣膜 4 1 〇 該半導體裝置4具有與該半導體裝置丨相同之作用及效 果。即，該閘極電極22係形成於包括介於以一角度互相連 接的第一半導體面11與第二半導體面12之間的邊界B上之 P刀在内的閘極絕緣膜2丨上，而該源極雜質區域Μ係以一 方式形成於δ亥半導體區域10中以至於與在該第一半導體面 。内的閘極電極22重疊且在該源極雜質區域23與該閘極電 極22之間插人該閘極絕緣㈣。因此，避免在—源極側上 之一閘極角部分中的薄片載子密度減小。目此，可以防止 在〆通道之源極端的電位上升，而減少開啟電流之減小。 此外4 /及極雜質區域24係形成於該半導體區域丨〇中而 在省第二半導體面】2之正下方。因此，該通道之一彎曲部 分（介於該第一半導體面11與該第二半導體面12之間的邊 ')處之表面電位變成高於其他部分之表面電位。使得 121724.doc -27- 200818507 一局部臨界電壓升高，％ m ,, 1 而因此在該彎曲部分處遮蔽一汲極 電場。m於抑制因—短通道效應所導致的臨界電壓 之減小而增加一可允許的閘極長度變化範圍"欠而提供若 干優點。 另外’在該第二半導體面12中介於㈣極雜質區域2續 該半導體區域1 G之間的接面介面；d係形成為較之在該第一 半導體面11中介於該源極雜質區域23與該半導體區域1〇之 間的接面介面；s更接近介於該第_半導體㈣與該第二半 導體面12之間的邊界B之-狀態。因此，避免在一汲極側 上的、彎曲部分處之局部薄片載子密度減小，而抑制在該彎 曲部分處之一電壓降。因此，抑制在該彎曲部分處之電壓 降，而因此在該源極與該彎曲部分（介於該第一半導體面 11與該第二半導體面12之間的邊界B)之間施加汲極電壓之 大部分。因此，獲得一高電流驅動能力。 接下來參考圖2之一示意性構成斷面圖來說明本發明之 一具體實施例（第二具體實施例）。 如圖2所示，一半導體區域10具有一第一半導體面丨丨與 一連接至該第一半導體面11且相對於該第一半導體面丨丨具 有一傾斜之第二半導體面12。例如，該半導體區域1〇包括 具有一第一半導體面11之一半導體基板13與在該半導體基 板13上之一具有該第二半導體面12之半導體層14。該第二 半導體面1 2係接合至該第一半導體面而且同樣係形成於該 半導體基板13之一部分上。例如，該半導體層14係藉由蠢 晶生長而形成於該半導體基板1 3上。其足以讓該半導體戶 121724.doc -28- 200818507 1 4與5亥半導體基板1 3之間的一介面處於圖2中以交替的長 短虛線指示之一範圍Η内。即，該半導體層14與該半導體 基板1 3之間的介面可以在以下任何區域内：其中形成一後 面將說明的源極雜質區域23之一區域；其中形成一汲極雜 貝區域24之一區域之一下面；以及其中形成該汲極雜質區 域24之區域。 一閘極絕緣膜21係形成於該第一半導體面丨丨上及該第二 半導體面12上。一閘極電極22係形成於該閘極絕緣膜21 上’包括介於該第一半導體面丨丨與該第二半導體面12之間 的一邊界Β上之一部分。此閘極絕緣膜2丨係形成為一均勻 的膜厚度。 一源極雜質區域23係以一方式形成於該半導體區域丨〇内 以至於與該第一半導體面11内的閘極電極22重疊，而在該 源極雜質區域23與該閘極電極22之間插入該閘極絕緣膜 2 1。另外，一汲極雜質區域24係形成於該半導體區域丨〇中 而至少在該第二半導體面之正下方（例如在該半導體層Μ 及该半導體基板13之一部分中）。此汲極雜質區域24並非 與在该第二半導體面12内的閘極電極22重疊而在該汲極雜 質區域24與該閘極電極22之間插入該閘極絕緣膜21。該第 二具體實施例在此方面不同於該第一具體實施例。該汲極 雜質區域24同樣係形成於該半導體層14中比該半導體基板 13的表面更高之一位置。即，該汲極雜質區域以係形成為 從該半導體基板13之表面上彈起之一狀態。另外，該汲極 雜質區域24與該半導體區域1〇之間的接面介面“係形成為 121724.doc -29- 200818507 較之介於該源極雜質區域23與該半導體區域丨〇之間的接面 介面Js更接近介於該第一半導體面丨丨與該第二半導體面12 之間的邊界B之一狀態。即，在該第一半導體面丨丨的下方 形成之一通道之通道長度a與在該第二半導體面12的下方 形成之一通道之通道長度b有一關係a>b。 一絕緣膜41係形成於該源極雜質區域23及該汲極雜質區 域24上。例如，需要藉由一低介電常數膜形成此絕緣膜 41 〇 該半導體裝置2具有與該半導體裝置丨相同之作用及效 果即’違閘極電極22係形成於包括介於以一角度互相連 接的第一半導體面U與第二半導體面12之間的邊界b上之 口P刀在内的閘極絕緣膜2 1上，而該源極雜質區域2 3係以一 方式形成於該半導體區域1〇中以至於與在該第一半導體面 11内的閘極電極22重豐且在該源極雜質區域23與該閘極電 極22之間插入該閘極絕緣膜21。因此，避免在一源極側上 之閘極角部分中的薄片載子密度減小。因此，可以防止 在該通道之源極端的電位上升，而減少開啟電流之減小。 此外，该汲極雜質區域24係形成於該半導體區域丨〇中而 在。亥第一半導體面12之正下方。因此，該通道之一彎曲部 刀（介於該第一半導體面丨丨與該第二半導體面12之間的邊 界B)處之一表面電位變成高於其他部分之表面電位。使得 γ局部臨界電壓升高，而因此在該彎曲部分處遮蔽一汲極 電％。因此，由於抑制因一短通道效應所導致的臨界電壓 之減小而增加一可允許的閘極長度變化範圍，從而提供若 121724.doc •30- 200818507 干優點。

另外，在該第二半導體面12中介於該汲極雜質區域以與 該半導體區域10之間的接面介面jd係形成為較之在該第一 半導體面η中介於該源極雜質區域23與該半導體區域1〇之 間的接面介面js更接近介於該第一半導體面u與該第二半 導體面12之間的邊界B之一狀態。因此，避免在」汲極側 上的-曲部分處之局部薄片載子密度減小，而抑制在該#聲 曲部分處之一電壓降。因此’抑制在該彎曲部分處之電壓 降，而因此在該源極與該彎曲部分（介於該第一半導體面 η與該第二半導體面12之間的邊界B)之間施加沒極電^之 大部分。因此，獲得一高電流驅動能力。 接下來參考圖3之-示意性構成斷面圖來說明本發明之 一具體實施例（第三具體實施例）。 如圖3所示’ 一半導體區域1〇具有一第一半導體面Η與 -連接至該第一半導體面u且相對於該第—半導體面Η具 有一傾斜之第二半導體面12。例如，該半導體區域⑺包括 具有弟一半導體面"之一半導體基板Η與在該半導體基 板13上之一具有該第二半導體面12之半導體層μ。該第二 =體面12係接合至該第一半導體面而且同樣係形成於該 2體基板13之—部分上。例如，該半導體層1顿藉由蟲 日日長而形成於該半導體基板13上。其足以讓該半導體層 14與該半導體基板13之間的一介φ # 曰 "®慝於圖3中以交替的長 =線指示之一範_内…該半導體層U與該半導體 3之間的介面可以在以下任何區域内：其中形成-後 I21724.doc 31 200818507 將況月的源極雜質區域23之一區域；其中形成一汲極雜 貝區ί或2 4之一Γ5* iJU v ^域之一下面；以及其中形成該汲極雜質區 域24之區域。 ^閘極絕緣膜2 1係形成於該第一半導體面11上及該第二 半導體面12上。一閘極電極22係形成於包括介於該第一半 導體面11與該第二半導體面12之間的一邊界B上之一部分 在内的閘極絕緣膜2丨上。此閘極絕緣膜2丨係形成為一均勻 的膜厚度。一源極雜質區域23係以一方式形成於該半導體 區或1 0内以至於與該第一半導體面1丨内的閘極電極22重 «，而在該源極雜質區域23與該閘極電極22之間插入該閘 極絕緣膜2 1。另外，一汲極雜質區域24係形成於該半導體 區域1 〇中而至少在該第二半導體面12之正下方（例如在該 半‘ to層14及该半導體基板丨3之一部分中）。此汲極雜質 區域24與在該第二半導體面12内的閘極電極22重疊，而在 該汲極雜質區域24與該閘極電極22之間插入該閘極絕緣膜 2 1。此外，該汲極雜質區域24係形成得比一通道層更深， 而介於該第一半導體面丨丨與該第二半導體面12之間的邊界 B之一部分係在一空乏層25中。另外，該汲極雜質區域24 與忒半導體區域1 0之間的接面介面jd係有效地形成為較之 介於該源極雜質區域23與該半導體區域丨〇之間的接面介面

Js更接近介於該第一半導體面u與該第二半導體面a之間 的邊界B之一狀態。 該汲極雜質區域24同樣係形成於該半導體層14中比該半 導體基板1 3的表面更高之一位置。即，該汲極雜質區域μ 121724.doc -32- 200818507 係該半導體基板13之表面上彈起之-狀態。 、 膜4 1係形成於該源極雜質區域23及該汲極雜質區 域24上。例如，兩- 而要糟由一低介電常數膜形成此絕緣膜 4 1 〇 該半導驊驻$。 f 且展置3具有與該半導體裝置1相同之作用及效 J忒閘極電極22係形成於包括介於以一角度互相連 ^ 2第一半導體面11與第二半導體面12之間的邊界B上之 卩刀在内的閘極絕緣膜21上，而該源極雜質區域㈣以— 方式幵/成於5亥半^體區域1〇中以至於與在該第一半導體面 内的閘極電極22重疊且在該源極雜質區域23與該閘極電 極2—2之間插入該閘極絕緣膜2ι。因此，避免在一源極側上 之：閘極角部分中的薄片載子密度減小。因此，可以防止 ㈣源極端的電位上升’而減少開啟電流之減小。 此^卜’该沒極雜質區域24係形成於該半導體區域10中而 在該第二半導體面12之正下方，而介於該第一半導體面“ 與該第二半導體面12之間的邊界B係在該空乏層26内。因 此，一沒極電場受到該空乏層26之遮蔽。因此，由於抑制 因一短通道效應所導致的臨界電處之減小而增加一可允許 的閘極長度變化範圍，故而提供若干優點。 另外在忒第一半導體面12中介於該汲極雜質區域2續 該半導體區域1〇之間的接面介面_形成為較之在該第」 半導體面11中介於該源極雜質區域23與該半導體區域1〇之 間的接面介面Js更接近介於該第一半導體面u盥該第二半 導體面12之間的邊界B之一狀態。因此，避免：二及極側 121724.doc -33 - 200818507 上之一彎曲部分處之局部薄片載子密度減小，而抑制在該 彎曲部分處之一電壓降。因此，抑制在該彎曲部分處之電 壓降，而因此在該源極與該彎曲部分（介於該第一半導體 面11與該第二半導體面12之間的邊界B)之間施加汲極電麼 之大部分。因此，獲得一高電流驅動能力。 固 接下來簽考 一具體實施例（第四具體實施例）。 如圖4所示’例如，一半導體區域1 〇具有一第一半導體 面Π以及（例如）以一直角與該第一半導體面丨i接觸之一第 二半導體面12。例如，該半導體區域丨〇包括具有一第一半 導體面11之一半導體基板13與形成於該半導體基板13上之 一半導體層14。該半導體層14可以包括該第二半導體面 12 ’或者可以不包括該第二半導體面12，如圖4所示。在 此圖示情況下，接合至該第一半導體面丨丨之第二半導體面 1 2 4形成於该半導體基板1 3上。例如，該半導體層丨4係藉 由磊晶生長而形成於該半導體基板13上。其足以讓該半導 體層14與該半導體基板13之間的一介面處於圖4中以交替 的長紐虛線指示之一範圍Η内。即，該半導體層Μ與該半 導肢基板1 3之間的介面可以在以下任何區域内：其中形成 一後面將說明的源極雜質區域23之一區域；其中形成一汲 極雜質區域24夕_ ρ 匕AM之 &域之一下面；以及其中形成該汲極雜 質區域24之區域。 、…閘極、、、邑緣膜2 1係形成於該第-半導體面11上及該第二 半導體面12上。一閘極電極22係形成於包括在介於該第一 121724.doc -34- 200818507 半導體面11與該第二半導體面12之間的一邊界之一部 分在内的閘極絕緣助上。此閘極絕緣助係形成為一均 勻的膜厚度。—源極雜質區域23係以一 #式形成於該半導 :區域1 0内以至於與該第一半導體面i i内的閘極電極η重 且而在°亥源極雜質區域23與該閘極電極22之間插入該閘 極絕緣膜21。另外，一汲極雜質區域24係形成於該半導體 :域10中而至少在該第二半導體面12之正下方。此汲極雜 質區域24與在該第二半導體面12内的閘極電極22重疊，而 在該没極雜質區域24與該閘極電極22之間插人該閘極絕緣 版2丨。另外，該沒極雜質區域24與該半導體區域1〇之間的 妾面"面⑷系$成為較之介於該源極雜質區域η與該半導 體區域10之間的接面介面Js更接近介於該第一半導體面u 與5亥第—半導體面12之間的邊界B之-狀態。 。、S、彖膜4 1係形成於該源極雜質區域及該没極雜質區 或24上例如’需要藉由一低介電常數膜形成此絕緣膜 41 〇 。亥半導體裝置4具有與該半導體裝置丨相同之作用及效 Λ閘極電極22係形成於包括介於以一角度互相連 ㈣第—半導體面11與第二半導體面12之間的邊界Β上之 、/内的閘極絕緣膜2丨上，而該源極雜質區域U係以一 方式形成於忒半導體區域1〇中以至於與在該第一半導體面 内的閘極電極22重疊且在該源極雜質區域23與該閘極電 極2_2之間插人該閘極絕緣仙。因此，避免在-源極側上 ]極角刀中的薄片載子密度減小。因此，可以防止 121724.doc -35- 200818507 在該通道，源極端的電位上升，而減少開啟電流之減小。 此外’該汲極雜質區域24係形成於該半導體區域10中而 ，於4弟二半導體面12之正下方。因此，該通道之一彎曲 部分(介於該第-半導體面11與該第二半導體面12之間的 ^ )處之表面電位變成高於其他部分之表面電位。使 付：，部臨界電壓升高，而因此在該彎曲部分處遮蔽一汲 :電每。目此’由於抑制因-短通道效應所導致的臨界電 ^減]、而增加一可允許的閘極長度變化範圍，故而提供 若干優點。 、 二另外，在§亥第二半導體面12中介於該汲極雜質區域24與 及半‘體區域10之間的接面介面Μ係形成為較之在該第一 半導體面1丨中介於該源極雜f區域23與該半導體區域⑺之 間的接面介面Js更接近介於該第-半導體面U與該第二半 導體面之間的邊界以一狀態。因&，避免在一汲極側 上的t曲部分處之局部薄片載子密度減小，而抑制在該彎 1部分處之—電壓降。因此’抑制在該·彎曲部分處之電麼 降，而因此在該源極與該彎曲部分（介於該第一半導體面 11與該第二半導體面12之間的邊界B)之間施加汲極電壓之 大口P刀。因此，獲得一高電流驅動能力。 接下來，考圖5之一示意性構成斷面圖來說明本發明之 一具體實施例（第五具體實施例）。 如圖5所示，一半導體區域1〇具有一第一半導體面η、 一連接至該第-半導體S11且相對於該第_半導體面㈣ 有傾斜之第二半導體面12以及一第三半導體面15。例 121724.doc -36- 200818507 如°亥半導體區域1〇包括具有一第一半導體面丨丨之一半導 體基板13與在該半導體基板13上之一具有該第二半導體面 12之半導體層Μ以及在該半導體基板n上之一具有該第三 弟二半導體面I2及該第三半 一半導體面且同樣係形成於 例如，該半導體層14係藉由 半導體面15之半導體層16。該第 導體面15可以係皆接合至該第一 5亥半導體基板1 3之一部分上。例 磊晶生長而形成於該半導體基板13上。該半導體層14與該 T導體基板13之間的一介面處於圖5中以交替的長短虛線 扎示之範圍Η内。即，該半導體層14與該半導體基板13 之間的介面處於一其中形成一後面將說明的源極雜質區域 23之區域中或者一其中形成一汲極雜質區域μ之區域中。 一 一閘極絕緣膜21係形成於該第三半導體面15上、該第一 半導體面11上及該第二半導體面12上。在此項具體實施例 中，一閘極電極22係形成於包括介於該第一半導體面丨丨與 該第二半導體面12之間的一邊界Β上的至少一部分在内的 閘極絕緣膜21上、或者該第—半導體面及在該第一半 _弟二半導體面12與第三半導體面15上的閘 此閘極纟巴緣膜2 1係形成為一均勻的膜厚 導·體面1 1兩側之筮-坐道祕r Μ人Μ _丄、从— 極絕緣膜2 1上。 度。 以一方式形成於該半導體區域1〇内

121724.doc 一源極雜質區域23係以一 以至於與該第一半導體 -37- 200818507 =式形成以至於與在該第—半導體面u内的閘極電極_ 豐而介於該源極雜質區域23與該閘極電極22之間插入該閘 極絕緣膜2 1)之—部分巾，而其他組成元件係對稱形成。 例如’該源極雜質區域23之不對稱區域23A係藉由傾斜離 子植入形成。 Μ及料導體基板13之—部分巾卜此汲極雜質區域 在該第二半導體面12内的閘極電極22重疊，而在該汲極雜 質區域24與該閘極電極22之間插入該閘極絕緣膜21。該汲 極雜質區域24同樣係形成於該半導體層14中比該半導體基 板13的表面更高之一位置。# ’該汲極雜質區域μ係形成 為從該半導體基板13之表面上彈起之_狀態。另外，該沒 極雜質區域24與該半導體區域1〇之間的接面介㈣係形成 為較之介於該源極雜質區域23與該半導體區域1〇之間的接 面介面Js更接近介於該第一半導體面u與該第二半導體面 12之間的邊界b之一狀態。因此，在本半導體裝置$中，一 雜質區域係不對稱地形成於該源極雜質區域23(其係以一 、、、邑、、象膜4 1係形成於该源極雜質區域2 3及該;:及極雜質區 或24上。例如，需要藉由一低介電常數膜形成此絕緣膜 41 〇 ' 该半導體裝置5具有與該半導體裝置丨相同之作用及效 果。即，該閘極電極22係形成於包括介於以一角度互相連 接的第一半導體面u與第二半導體面12之間的邊界B上之 4刀在内的閘極絕緣膜2 1上，而該源極雜質區域23係以一 方式形成於該半導體區域1〇中以至於與在該第一半導體面 i 21724.doc -38- 200818507 11内的閘極電極22重疊且在該源極痒隹質區域23與該閘極電 極22之間插人該問極絕緣膜21。因此，避免在—源極側上 之一閘極角部分中的薄片載子密度減小。因此，可以防止 在該通道之源極端的電位上升，而減少開啟電流之減小。 此外，该汲極雜質區域24係形成於該半導體區域1 〇中而 在該第二半導體面12之正下方。因此，該通道之一彎曲部 分（介於該第一半導體面丨丨與該第二半導體面12之間的邊 界B)處之一表面電位變成高於其他部分之表面電位。使得 一局部臨界電壓升高’ ^因此在該彎曲部分處遮蔽一汲極 電場。因此，由於抑制因一短通道效應所導致的臨界電壓 之減小而增加一可允許的閘極長度變化範圍，故而提供若 干優點。 另外，在該第二半導體面12中介於該汲極雜質區域以與 該半導體區域1G之間的接面介面職形成為較之在該第一 半導體面11中介於該源極雜質區域23與該半導體區域丨❻之 間的接面介面Js更接近介於該第一半導體面u與該第二半 導體面12之間的邊界B之—狀態。因此，避免在一沒極侧 上的彎曲部分處之局部薄片載子密度減小，而抑制在該彎 曲部分處之一電壓降。因此，抑制在該彎曲部分處之電壓 降，而因此在該源極與該彎曲部分（介於該第一半導體面 1 1與該第二半導體面12之間的邊界B)之間施加汲極電壓之 大部分。因此，獲得一高電流驅動能力。 將參考圖6之示意性構成斷面圖來說明該第一半導體面 η與該第二半導體面12之間的連接之—部分之形狀。圖6 121724.doc -39- 200818507 顯示其中形成該源極雜質區域23及該汲極雜質區域24的半 導體區域ίο之第一半導體面〗丨及第二半導體面12之間的連 接狀悲，並顯不在形成該閘極絕緣膜2 2之條件下該第一半 導體面11與該第二半導體面丨2之間的連接狀態。 對於如先前第-1第五具體實施 <列中所述在纟中形成該 源極雜質區域23與該汲極雜質區域24的半導體區域丨〇之第 -半導體面11及第二半導體面12’#圖6 A所示，藉由一平 面表面形成之第-半導體面u與藉由—平面表面形成之第 二半導體面12係形成為在介於該第一半導體面丨丨與該第二 半導體面12之間的邊界B處以一角度（一大於〇。而等於或小 於90°之角度）互相接觸。因此，該第__半導體_與該第 二半導體面12之間的邊界B係直線。該第一半導體面⑽ 該第二半導體面12之間的連接狀態還可以係如下所述而形 成0 例如，如圖6B所示，該半導體區域1〇之第一半導體面η 係藉由一平面表面形成’而該第二半導體面12係藉由一平 面表面形成’而在該第—半導體面W —側上於該等平面 之間插入一 f曲表面12R，，該第二半導體面⑵系 猎由該V曲表面12R與該平面表面12p形成。例如，該第一 ，導體面U及該第二半導體面12之彎曲表面12R可：係從 二平表面之導體面11連續地改變為該彎曲表面之 弟-半導體面12，或者可以從該第一半導體㈣不連 改變為該第二半導體面之彎曲表面。同樣，該第二半導體 面12可以從該彎曲表面12R連續地改變為該平面表面12/ 121724.doc •40- 200818507 或者可以從該彎曲表面12R不連續地改變為該平面表面 12P。

此外，如圖6C所示，該半導體區域1〇之第一半導體面工^^ 係藉由一平面表面形成，而該第二半導體面12係藉由一彎 曲表面形成。例如，該第一半導體面丨丨及該第二半導體面 12可以係從該平面表面《第一 |導體面u連續地改變為該 寫、曲表面之第二半導體面12，或者可以從該第一半導體面 11不連續地改變為該第二半導體面之彎曲表面。 此外’如圖6D所示，該半導體區域1G之第_半導體面^ 係藉由-彎曲表面形成，而該第二半導體面12係藉由一平 面表面或-彎曲表面形《，而在該彎曲表面與該平面表面 或在該第-半導體面u之一側上的彎曲表面之間插入一彎 曲表面12R即’该第二半導體面12係藉由該彎曲表面 12R與該平面表面12p形成。 丄作 攻次者，该苐二半導體面12係藉 由可曲表面形成（未顯示）。唁箆— j °哀弟一丰導體面12之彎曲表面 12R之曲率大於該第一半導體面η之f曲表面之曲率。告 導？二半導體面12係藉由f曲表面形成時，使得該第一： ¥體面η之側上的彎曲表 人例如，該第一丰 V體面11及該第二半#^ 此主 ν體面12之彎曲表面12R可以從該彎 曲表面之第一半導體 ^ 之彎曲表面12R，„戈者7，地改"為該第二半導體面 4者可以從該第一半導 改變為該第二半導I# sα A 且面11不連績地 干命殿面之彎曲表面。同 面1 2可以從該彎曲夺 7 ，〜弟二半導體 或者可以/ΛΛ 續地改變為該平面表面i2p， 戈者了以表面I2R不連續地改變為該平面表面 121724.doc 41 200818507 12P 〇 在芩考圖6之說明中，”連續改變η表示介於該第一半導 體面11與該第：半導體面12之間的邊界不呈現為直線之一 平滑狀態，而，，不連續改變，，表示介於該第一半導體面丨丨與 j第一半導體面12之間的邊界呈現為直線之一狀態。順便 提及，不連續改變，，不表示該第一半導體面丨丨與該第二半 V體面1 2之間的一層級差異。

接下來將參考圖7所示製程斷面圖來說明依據本發明之 :具：實施例製造-半導體裝置之-方法之-具體實施 將以一N型通道M0咖T作為-範例來進行參考圖7之 說明。順便提及，勢 於f _道则FET之—方法類似 之一雜質之傳導類型不同。之m同之處係'用於推雜 稚田溝糸隔離在具有一第一丰導俨 面11之-半導體基板13中开u、 ^ ^ ^ 中形成一凡件間隔離區域5 1。 接下來，如圖 斤不，在該半導體基板13之表面上彤成 一虱化物膜（未顯示）。 衣面上形成 此氧化物膜(例如)形：導體基板13之熱氧化而將 , y成為具有一 8 nm之厚度。掊T决 - 由一光阻膜（未顯 予度接下來，猎 板13之表面。然後，, 匕栝作用區域之半導體基 行一活化退火，彳〃 7離子植入，在移除該光阻膜後執 作該離子植入中又形成—通道層17。例如’蝴（B)係用 T又一離子物種。 時，約在該通道植入 田形成一互補型積體電路 顯示）。該井之—晰可以藉由一類似程序形成一井（未 ”貝係（例如）硼（Β)。例如，藉由— 12 1724.doc -42- 200818507 RTA(快速熱退火)方法在】下執行】〇秒鐘的活化退 火。 如圖7C所示，在移除藉由該熱氧化形成之氧化物膜後， 在》玄半導體基板1 3之表面上依序形成一處設閉極絕緣膜3 1 與一間極犧牲層32。例如，藉由熱氧化形成-氧化物膜作 為該虛設問極絕緣膜31。在此情況下，例如，作為一範 例，形成厚度為1随至3麵之一氧化石夕膜。可以藉由讓該 虛設間極絕緣膜31在該氧化後經受氮電漿之處理而將其修 改成-氧氮化物膜。例如’藉由一熱CVD方法將多晶石夕沉 積至- 100 nm至15〇 nm之厚度來形成該閘極犧牲層32。接 下來’在藉由-離子植入方法將一雜質引入該間極犧牲層 32後’例如，執行活化退火來活化植入該閘極犧牲層^中 的雜質。引人該閘極犧牲層32之雜f係（例如）碟⑺。 接下來’如圖7D所示，在該閘極犧牲層32上形成一硬罩 層33。該硬罩層33係（例如）由藉由形成—厚度為⑼麵的 氧切（Si〇2)膜而然後形成一厚度為3〇 _的氮切 膜而獲得之兩層膜組成。例如，此等膜係藉由一敎⑽方 法形成。 接下來’如圖7E所示，在該硬罩層33上形成一光阻膜 (未顯示）後，藉由光學微影触刻技術、電子束微影触刻技 術或其i合在該光阻膜中形成—閘極圖案（未顯示卜接 下來’在错由氧電聚各向同性地使得圖案化的光阻膜更薄 以獲得-所需圖案尺寸之後’執行反應性離子触刻以將該 光阻圖案傳印至該硬罩層33。接下來，採用該硬罩層邮 121724.doc -43 - 200818507 $ ^ I 4 4閘極犧牲層32經受反應性離子蝕刻來獲得 :虛設問極(問極堆疊)34。此時，需要將敍刻條件設定成 使得該氧化物膜31保持於-蝕刻區域内。 接下來’如圖7F所示，在該半導體基板13上之-完整表 形成用以復盍该虛設閘極34之絕緣臈35。例如，該 絕緣膜35係藉由-熱CVD方法形成之-氮化石夕(SiN)膜。 接下來’如圖7G所示，藉由反應性離子蝕刻來回蝕該絕 緣膜35以在該虛設閘㈣之兩側上形成側壁絕緣膜％。依 據閘極長度（該虛設間極34之寬度）與在下_程序中形成之 -源極與-汲極區域的接面深度之間的一關係來選擇該側 壁絕緣膜36之寬度。例如，當該閉極長度係2()咖而該接 面殊度係150 nm時’該側壁絕緣膜％之—底部部分之寬度 係 7 0 n m。 一，下來’如圖，在藉由一光阻膜（未顯示）覆蓋該 半V版基板1 3之作用區域後，執行離子蝕刻，其中該虛設 閑極34與關壁絕緣膜36料—遮㈣將-雜質引3在 其中形成一源極雜質區域與一汲極雜質區域之區域”及 例如，磷（P)係用作該雜質。例如，該離子植入中之 一劑量係設定於5xl0】Vcm2，而植入能量係設定於5 keV。 接下來，如圖71所示，在移除該光阻膜後，在該半導體 基板1 3上執行活化退火以活化在上述程序中引入欲在其中 形成該源極雜質區域及該汲極雜質區域的區域”及“之雜 質。從而形成該源極雜質區域23及該汲極雜質區域24。例 如 作為此活化退 執行一峰值溫度為1050°C之尖峰退火 121724.doc -44- 200818507 火0 接下來，如圖7 τ π - ^ λΑ # 因7J所不，將該半導體基板13浸泡於一經加 熱的磷酸中，而茲 曰由餘刻移除用作該虛設閘極34的側壁 側壁絕緣Μ + 、 夕 圖7H)與形成該硬罩層之氮化石夕（sin) 膜。 ’幸妾下來，士 u岡7 ρ — 、 圖7Κ所示，藉由與參考圖7F及7G所述者類 似之私序來執行一絕緣膜在該半導體基板丨3上之沉積及 回餘。從而，a# 在该虛設閘極34之兩側上形成一間隔物絕緣 膜3 9。例如，卜卜鬥 此間隔物絕緣膜39係藉由一氮化矽（SiN)膜 形成。 接下來，如圖7L所示，將一雜質引入該半導體基板1 3而 在4閘極電極34與該間隔物絕緣膜39的下部側部分之下方 以形成從該源極雜質區域23及該汲極雜質區域24延續之延 :區域25及26。例如，可以使用—離子植人來引入該雜 質。作為用於該離子植入的條件之一範例，在該 MOSFET之心況下，（例如）石申（As)係用作該雜質，能量係 (例如）設定於1 keV或更低，而劑量係設定於1χΐ〇η ^爪·2或 更小。 然後’如圖7M所示，將用以在該源極雜質區域23之側 上形成一重疊區域27之一雜質引入該半導體基板13。該雜 貝之引入係藉由傾斜離子植入來執行。此時，該雜質在該 NMOSFET之情況下係石申（as)，而在該PMOSFET之情況下 係二氟化硼（BF2)。在砷（As)之情況下，作為一範例，植入 此$係1 keV或更低，劑量係依據閘極長度在一丨x 1 〇 13 121724.doc • 45 - 200818507 及更小的範圍内選擇，而離子入射角（傾斜角）係（例 如）4。〇 接下來，如圖7N所示，在清潔該半導體基板13之表面 後，變成該等延伸區域25及26與該源極雜質區域23及該汲 極雜吳區域24的彈起部分之半導體層14及16係形成於該半 導體基板13上的虛設閘極3 4之兩側上。例如，該等半導體 層14及16係藉由在800°C或更低溫度下的磊晶生長形成。

此磊晶生長層係一矽（si)單晶體或鍺（Ge)、碳（c)或兩者與 石夕（Si)之一混合晶體。在一其中於該作用區域中曝露該半 導體基板！3之區域中選擇性地生長該遙日日日生長層。將―雜 質引入該等半導體層14及16可以係與該蟲晶生長同時執 行，或者可以在該蟲晶生長後藉由—摻雜技術(例如離子 植入或類似者）來執行，或者可以係在該蟲晶生長與該離 子植入之兩個時間執行。 亥MOSFET之通道傳導類创在 . 寻V頰型係一 P型時，需要將形成 吞亥專半導體層14及16的蠢晶4： ; jg 士 a 7初日日生長層中鍺（Ge)與矽（Si)之一

比率增加成使得由於賦予該蠢S 丁茨磊日日生長層一比該半導體基板 13更大之晶格常數而在一通道區域中引起I缩應力。相 反，當該刪FET之通道傳導類型係—n型時，需要將形 成該等半導體層14及16的磊晶峰县爲士 士·、 7猫日日生長層中碳（C)與矽（Si)之一 比率增加成使得由於該磊晶生長 ? 王抆層具有—比該半導體基板 13更小之晶格常數。 接下來，如圖70所示 示的程序中引入之雜質。 執行退火以活化在圖7L至7N表 此退火係藉由使用不容易引起雜 121724.doc -46- 200818507 質擴散之閃光燈退火或一換 、 夂八a 决速加熱退火技術（例如雷射退 火或類似者）來執行。 _在圖7N表示的程序中^之雜質輪靡及在圖⑽ 不的程序中用於退火之條件係設定成使得在圖7V所示之- 後續程序中形成之一汲 ^ ν ^ W上之一閘極角部分在一零偏壓 ★悲下位於介於該半導體基板U與該延伸區域26之間的-空之層中而在一源極側上之-閘極角部分位於一延伸區域 上而非位於介於該半導體基板"與該延伸_之間的 一空之層中。因此，力合 允+在一後續熱處理程序中的擴散 之條件下，可以實施一程序， _ ϋ ”中一苐一部分係生長為數 個不米而不用摻雜，而在執 ^ ^ ^，辰度摻雜時生長一後續部 分0 、 開可以首先在比該半導體基板13略微更高之一濃度 等二 可以以一高濃度繼續後續生長，從而減小該 ^ ”冤阻，而同時在比該半 ¥體基板13的表面之一原始 人品二旯冰之一位置形成一 PN接 口 在該汲極側上的閘極角部分在一 @ 該空乏層巾。 * $偏壓狀態下位於 在一其中獲得上述雜質引入輪廓之 此順序執扞円I” 〈乾圍中’未必需要按 只汁m仃圖7K、7L、7M、7N及70餅主 以蔣及70所表示的程序，而可 、，、彼此互換或重複。此外，當可 的程^>夕玫 ；用於圖7N所表示 的私序之條件選擇成使得在該汲 提、奋A j上的延伸區域26中獲 侍—適當的接面深度而僅在圖州所表 時，可以省略圖7£^斤、王序中引入雜質 所表不之程序。另外，為了防止在圖几 121724.doc -47- 200818507 所表示的程序或在圖7]y[所砉+从 < 十丄 、 不的程序中引入的雜質之異 常擴散或在圖7N所表示的程序中 曰 /、 厅5晶生長層之結晶性降 低，可以在圖7L所表示的妒生+ 壬序或圖7Μ所表示的程序後立 即於700°C至900°C之一笳if]向批/ 乾圍内執行一短暫時間之用於缺陷 恢復的熱處理。 "接下來’如圖7p所不’在將一絕緣膜（未顯示）沉積於該 半導體基板13上後’藉由離子反應㈣來㈣該絕緣膜以 在4虛叹閘極34的兩側上形成側壁絕緣層4()且在該等側壁 絕緣層4()與該虛設_34之間插人間隔物絕緣膜^。該絕 緣膜係（例如）藉由使用TE0S作為一材料氣體之一熱cvd方 法形成之氧化矽（Sl〇2)膜。例如，鑒於閘極側壁電容， 將。亥、、、邑、緣膜之膜厚度選擇為介於1G麵與麵之間。 接下來，如圖7Q所示，在該源極雜質區域23(半導體層 16)及該汲極雜質區域24(半導體層14)上形成矽化物層“及 19 〇 接下來，如圖7R所示，在以一方式將一厚層間絕緣膜4 i 沉積於該半導體基板13上以至於覆蓋該虛設閘極“後，讓 孩層間絕緣膜41之表面經受採用化學機械拋光（CMp)之平 坦化餘刻以至於曝露該虛設閘極34之硬罩層33。例如，該 層間絕緣膜41係藉由一電漿CVD方法形成之一氧化矽 (Si02)膜。 接下來，如圖7S所示，藉由蝕刻移除該閘極犧牲層32、 該虛設閘極絕緣膜3 1及該等間隔物絕緣膜39(參見圖7E、 7K及類似圖式），從而形成一閘極開口部分42，而在該閘 121724.doc -48- 200818507 ^^t42内料露該半導體基板13之表面。藉由使用 刻。藉：：Γ 一”劑來執行對該閉極犧牲層32之餘 來執行對，（風乳化四甲基銨)之驗性溶液及類似物 他人 物絕緣膜39之㈣。藉由濕式餘刻或採用 :人來:物陶與氧⑴2)的化學乾式㈣與濕式钱刻之— 、、且。來執行該氧化物膜31之蝕刻。 Γ

曝露的t、#如圖77所不’將藉由移除該虛設閘極絕緣臈而 ^ V體基板13之表面触刻成形成1陷形狀（凹形 。刀）5。例如，該凹形部分15之深度係i随至 Γ係藉由將料導體基㈣在包括—氫氟酸之-飯^ 中，泡:預定時間來執行，或者係藉由讓該半導體基㈣ 面、、工又臭氧水的電漿氧化或很淺的氧化而然後藉由包 括-氫氟酸之一蝕刻劑移除在該表面内之一氧化物膜 行0 接下來，如圖7U所示，在該閘極開口部分42中的半導體 基板13之曝露表面上形成一閘極絕緣膜21。可以使用藉由 熱氧化形成之-氧切（Si〇2)膜、藉由進—步讓該氧^ ⑶ON)膜經受電漿氮化形成之—氧切（si〇2)膜、藉由一 原子層沉積（ALD)方法形成之一氧化铪（Hf〇2)膜或類似者 作為該閘極絕緣膜21。 接下來，如圖7V所示，在該層間絕緣膜41之表面上以一 方式形成一閘極形成膜43以至於填充該閘極開口部分〇之 内部。該閘極形成膜43係（例如）藉由採用一 pvD方法製造 一銅（Ci〇晶種層並執行隨後的銅（Cu)無電電鍍來形成。 接下來，如圖7W所示，例如，藉由該CMp方法移除在 121724.doc -49- 200818507 »亥層間、％緣膜4 1的表面上之多餘的閑極形成膜43，而留下 在該閘極開口部分42内部之閘極形成膜43來形成一閘極電 極22。 接下來，如圖7X所示，在該層間絕緣膜41上進一步形成 一層間絕緣膜44後，藉由用以形成一普通光阻遮罩以便形 成連接孔之微影蝕刻技術及微影技術（例如離子反應蝕刻） 在該等層間絕緣膜41及44中形成連接孔45及46，而然後移 除該光阻遮罩。接著，將—導電材料填充進該等連接孔Μ 及46以形成電連接部分47純以便與上部層導線（未顯示） 電連接。 順便提及’在本發明之具體實施例中，該源極雜質區域 23及該汲極雜質區域24之延伸區域乃及^係在該閘極電極 22下形成之雜質區域。在該源極側上的延伸區域25包括該 重疊區域27。 因此，完成依據本發明之一具體實施例之M〇SFET之主 要部分。圖8顯示在完成參考圖7又所說明的程序後之一雜 質分佈之一範例。圖9顯示在該雜質濃度分佈中之一電子 濃度分佈。 如圖8所不，實線指示一冶金接面位置，而圖中在一左 側上之一部分係僅提供於該源極側上之重疊區域27。由於 此重疊區域27，在該閘極電極22之圖式中在該左側上之一 角部分之雜質濃度高於在該閘極電極22之圖式中在該右側 上之一角部分之雜質濃度。如圖9所示，實線指示一冶金 接面位置，而在閘極至源極電壓^广汲極至源極電壓 121724.doc -50- 200818507 VDS = 0 V(即，處於一零偏壓狀態）之條件下，在該閘極電 極22之圖式中在該左側上之一角部分受高濃度電子包圍， 而在該閘極電極22之圖式中在該右側上之一角部分係空 乏。 & 在上述製造方法中，該半導體基板丨3之主要表面係用作 該第-半導體面η。但是，可以使用(例如)一 s〇i(絕緣體 上矽）基板。在此情況下，該第一半導體面u係在該基板 上之一絕緣層上形成之一半導體層之表面，而該第一半導 體面11係藉由實質上與該基板的主要表面平行之一平面形 成。此外，該第二半導體面12可以係藉由執行一移除程^ 形成之一表面，例如在該半導體基板13或該等半導體層μ 及16的彈起部分上之一蝕刻程序。另外，該第一半導體面 11及該第二半導體面！2可以係藉由執行一移除程序（例如 在該半導體基板1 3上之一蝕刻程序）形成之一表面。 接下來，下面將參考圖10Α至10Μ之製程斷面圖來說明 上述製造方法之修改之一範例。 在此修改範例中，執行參考圖7八至71說明之程序，從而 在一半導體基板1 3内部或上面形成一源極雜質區域、一 汲極雜質區域24、一虛設閘極34及類似者，如圖所 示。 接下來’猎由執行參考圖7Κ所說明之程序，如圖ι〇Β; 示’執行一絕緣膜在該半導體基板13上之沉積與該絕緣 之回蝕以在該虛設閘極34之兩側上形成一間隔物絕緣 39。例如，此間隔物絕緣膜39係藉由一氮化矽（siN)膜 121724.doc 51 200818507 成。 接下來’藉由執行參考圖7L所說明之程序，如圖i〇c所 示’將-雜質引入該半導體基板13而在該閘極電極34與該 間隔物絕緣膜39的下部側部分之下方以形成從該源極雜質 區域23及該沒極雜質區域24延續之延伸區域乃及％。例 如’可以使用-離子植入來引入該雜質。作為用於該離子 植入的條件之-範例，在該nm〇SFEt之情況下，（例如）石申 (AS)係用作該雜質，能量係（例如）設定於1 keV或更低，而 劑量係設定於lxio】3 cm·1或更小。 一接下來#由執仃參考圖7M所說明之程序，如圖贈所 示，將用以在該源極雜質區域23之側上形成一重疊區域27 之一雜質引入該半導濟其1 Q ^ ΑΛ ^ 干等體基板13。该雜質之引入係藉由傾斜 離子植入來執行。此時，該雜質在該NMOSFET之情況下 係坤（As) ’而在該PMG贿之情況下係二氟㈣邮）。 在申（As)之f月況下，作為一範例，植入能量係1㈣或更 :擇劑=依據閘極長度在，〜2及更小之範圍内 4擇，而離子入射角（傾斜角）係（例如）4。。 接下來，如同在參.考圖71>所說明之程序中，如圖ι〇Ε所 =在將—絕緣膜（未顯示）沉積於該半導體基板13上後， =由離子反應㈣回姓該絕緣膜以在該虛設閑㈣的兩側 壁絕緣層4G且在該等側壁絕緣層懒該虛設閉極 ==_39。該絕緣膜係（例如）藉由使 =二為二材料氣體之一熱CVD方法形成之一氧化石夕 -52- 1 …如’ #於間極側壁電容’將該絕緣膜之膜厚 I21724.doc 200818507 度選擇為介於l〇nm與60nm之間。 接下來，如同在參考㈣所說明之程序中，如圖卿所 不，在該源極雜質區域23及該沒極雜質區域24上形成石夕化 物層18及19。 —接下來’如同在參考請所說明之程序t，如圖胸所 不，在以一方式將一厚的層間絕緣膜41沉積於該半導體基 =上以至於覆蓋該虛設閉極34及類似物後，讓該層間絕 緣膜41之表面經受採用化學機械抛光（CMP)之平扭化㈣ …曝露該虛設閉極34之硬罩層33。例如 ㈣係藉由-電漿⑽方法形成之—氧切（叫)膜。 接下來，如同在參考圖78所說明之程序中，如圖謂所 二:：由钱刻移除一閉極犧牲層32、一虛設問極絕緣膜Si 及该相隔物絕緣膜39(參見_、7K及類㈣式），從而 一分42 ’而在該間極開口部分42内部曝露 之表面。藉由使用包括一氣氣酸之一钱刻 Μ來執行對該閘極犧牲層32之_ nTMAH(氯氧化 四甲基録）之驗性溶液及類似物來執行對該間隔物絕緣膜 的式㈣或採用碳氟化合物(CF4_02) 之射 與濕式#刻之—组合來執行該氧化物㈣ 之蝕刻。 -接下：，如同在參考圖7丁所說明之程序中，如請所 :藉由私除4虛设開極絕緣膜而曝露的半導體基板1 3 之：面钱刻成形成一凹陷形狀(凹形部分)15。例如，該凹 开…15之深度係lnm至3 _。此钱刻係藉由將該半導體 121724.doc -53- 200818507 基板1 3在包括一氫氟酸之一 ,+ j d f次泡一預定時間來執 灯，或者係藉由讓該半導體基板丨 將备外+ / 之表面經受臭氧水的電 水乳化或很淺氧化而然後藉由包一 虱鼠酉夂之一餘刻劑移 除在该表面内之一氧化物膜來執行。 接下來’如同在參考請所說明之程序中，如圖i〇j所 不，在該閑極開口部分42中的半導體基板13之曝露表面上 :成-閘極絕緣膜21(凹陷形狀（凹形部分）15)。可以使用 猎由熱氧化形成之-氧切⑽2)臈、藉由進—步讓該氧 切（Si〇2)膜經受.電漿氮化形成之—氧氮切（議)膜、 猎由—原子層沉積（ALD)方法形成之—氧化铪（Hf⑹膜或 類似者作為該閘極絕緣膜2 1。 汝同在芩考圖7V所說明之程序中，如圖1〇κ所 接下來 不’在該層間絕緣膜41之表面上以一方式形成一閘極形成 膜43以至於填充該閘極開口部分42之内部。該閘極形成膜 Μ係（例如）藉由採用—pvD方法製造—銅（cu)晶種層並執 行隨後的銅（Cu)無電電鑛來形成。 接下來，如同參考圖7|所說明之程序中，如圖i〇L所 不，例如，藉由該CMP方法移除在該層間絕緣膜41的表面 上之多餘的閘極形成膜43，而留下在該閘極開口部分心内 部之閘極形成膜43來形成一閘極電極22。 接下來，如同在參考圖7Χ所說明之程序中，如圖1〇M所 示在5亥層間絕緣膜4 1上進一步形成一層間絕緣膜44後， 藉由用以形成一普通光阻遮罩以便形成連接孔之微影蝕刻 技術及微影技術（例如離子反應蝕刻）在該等層間絕緣膜41 121724.doc -54- 200818507 =44中形成連接孔45及46，而然後移除該光阻遮罩。接 著將&電材料填充進該等連接孔4 $及仏以形成電連接 部分47及48錢與上部層導線（未顯帽連接。 在上述修改範例中尤并彡 J T不形成由一磊晶生長層製成之半導 體層14及16，而因此使得在藉由參考圖7Α至所述製造 方法升/成之側壁絕緣層4〇的正下方之導電層之厚度對應地 減小。在該源極側上的延伸區域25係藉由在目i〇c及1〇〇 ^表示^程序中引人之雜質形成，而在㈣極側上的延伸 區域係猎由在圖10C所表示的程序中引入之雜質形成。因 此，略微增加在該源極側與該汲極側上的延伸區域25及26 之串聯電阻。但是，程序數目減少而因此以相應較低的製 造成本彳隻得本發明之效果。 ，接下來將使用圖i!至24中顯示的模擬結果來說明在由此 製造的MOSFET中的本發明之效果。 圖11A所示之— M〇s、结構係依據本發明之—具體實施例 之一不對稱結構之-M0SFET之一模擬結構，該m〇sfet ^用於確認本發明之效果。明確言之，—源極雜質區域Μ 係以一方式形成於一半導體區域1〇内以至於與該第一半導 體面1 1内之—間極電極22重疊，而在該源極雜質區域2 =閉極電極22之間插入-間極絕緣助。另外，一汲極雜 λ區域24係形成於該半導體區域1〇中而在一第二半導體面 12之正下方。因此，該源極雜質區域23與該汲極雜質區域 Μ係相對於該間極電極22而不對稱地形成。下面將此結構 稱為本發明結構。 I21724.doc -55- 200818507 圖11B所示之一 MOS結構係一現有對稱結構之一 M0SFET之一模擬結構。明確言之，形成於一半導體區域 10中之一源極雜質區域23及一汲極雜質區域24係相對於一 閘極電極22而對稱形成。下面將此結構稱為現有結構。 圖23顯示該等M0SFET之主要部分之僅數個區段，其閘 極處於一中心。表1列出圖23未顯示的其他結構參數。表1 列出的參數係藉由開啟電流及臨界電壓之滾降特徵將每一 結構最佳化之一結果。 [表1] 基板 2xl018/cm3 密度 2xl018/cm3 閘極絕緣膜 1 nm 實體膜厚度 1 nm 3.9 可允許值 3:9 閑極電極 20 nm 閘極長度 20 nm 3 nm 延伸重疊數量 3 nm 延伸 8xl019/cm3 密度 4xl019/cm3 3 nm 源極側接面深度 3 nm -2 nm 汲極側接面深度 3 nm 40 nm 蠢晶層厚度 40 nm 閘極側壁 SiN(sr=7.5) 材料 SiN(sr=7.5) 40 nm 厚度 40 nm 源極及汲極深度 0 nm 磊晶層厚度 0 nm 無 PN接面深度 無 電性特徵 最大值 開啟電流離子 最大值 89 mV/每十倍的濃 度變化 次臨界 91 mV/每十倍的濃 度變化 圖24顯示在一零偏壓時本發明結構之一載子密度分佈， 而圖25顯示在一零偏壓時現有結構之一載子密度分佈。 121724.doc -56- 200818507 如圖12及圖13所示，在該等結構之每一結構中，在一閘 極平坦部分之一源極端，該延伸區域25之一中性區域延伸 成到達在該閘極電極22下方之一部分而形成一適當的重疊 區域27。另一方面，在該現有結構中之一汲極端，在該閘 極電極22的正下方形成與該源極端的延伸區域相同之該延 伸區域26之一中性區域，而在本發明結構中，一中性區域 終止於一高於一汲極端之位置，而該汲極端位於一空乏層 圖14及圖15顯示本發明結構的卜v(電流對電壓）特徵與延 伸密度之相依性以及該現有結構的Ι-ν特徵與延伸密度之 相依性。圖14顯示臨界電壓及開啟電流之變化。圖15係次

w ，1二又 州叫、工 υ a i u cm ，隨著延伸雜質密度之增加 壓之減小及次臨界斜坡之降 及更高值之密度範圍内本發 明結構具有一比該現有結構更高的電流驅動功率。還顯示 由於臨界電壓稍有減小而斜坡猶有降低，目此在此範圍中 之一程序限度較大，而獲得一低洩漏。

依性以及該現有結構的I-V特徵與閘極長度之相 121724.doc •57- 200818507 。圖17係次臨界斜坡之 一橫座標軸表示閘極長 1 6顯示臨界電壓及開啟電流之變化 變化之一放大圖。圖16及圖π中， 度。 如圖16及圖17所示，本發明結構與現有結構之間在次臨 界斜坡方面沒有較大差異。但是，顯示本發明結構與現有° 結構相比具有相對於閘極長度之一較小的臨界電壓變化、 相對於閘極長度之-較大程序變化限度及電流驅動功率之

一較小的降低。 圖18及圖19顯示本發明結構的^特徵與該汲極側延伸 的接面深度之相依性以及該現有結構的Η特徵與該沒極 側延伸的接面深度之相依性。圖_示臨界電壓及開啟電 流之變化。圖丨9係次臨界斜坡之變化之一放大圖。圖财 圖1 9中，一橫座標軸表示該汲極側延伸之接面深度。 如圖1 8及圖1 9所示，在與該現有結構相比之一更寬範圍 内（在此範圍内該汲極側延伸之接面深度Xj<〇 nm)，本發 、·°構/、有比6亥現有結構更高的電流.驅動功率，具有對 =接面深度不太敏感之臨界電壓並具有—與該現有結構相 %的極佳次臨界斜坡。 圖20及圖21顯示本發明結構的特徵與該汲極側延伸 的接面深度之相依性以及該現有結構的I-V特徵與該源極 !l Κ申的接面/罙度之相依性。圖2 Q顯示臨界電壓及開啟電 *之化。圖21係次臨界斜坡之變化之一放大圖。圖汕及 圖2 1中 搞座標軸表示該源極側延伸之接面深度。 如圖20及圖21所示，在一寬範圍内，本發明結構與該現 121724.doc -58 - 200818507 有結構相比具有一較高電流驅動功率、一較緩次臨界斜坡 及一較小的臨界電壓降低。 圖22顯示本發明結構的C_v(電容對電壓）特徵與該現有 結構的c-v特徵。圖22顯示當閘極寬度為i nm時閘極電容 與閘極電壓之相依性。圖22中，—縱座標軸指示閑極電 容，而一橫座標軸指示閘極電壓。

如圖22所示，本發明結構之閘極電容與該現有結構之閘 極電容實質上彼此相等。因此，鑒於上述結果，顯示本發 明結構與該現有結構相比在一較寬程序變化範圍内具有軾 高操作速度（藉由cv/ι測量得出）。 表2概述上述比較結果。 [表2]

如表2所示，本發明結構在電流驅動功率及程序限度方 面，於現有結構’而本發明結構與現有結構在問極電容万 面實質上彼此相等。因&，顯示本發明結構適用於高速度 操作而可以藉由不太昂貴的製造設備來進行高良率製造。 121724.doc -59- 200818507 。a 曰匕外’本發明結構對一使用應力及表面定向選擇的遷移 率提南技術具有高親合性，針對閘極長度及該源極與該汲 極的接面深度提供-較寬的製造限度，並且可以廉價地進 行高良率製造。 —下面將參考圖23及圖24之電路圖來說明本發明之一具體 實施例（第六具體實施例）。 圖23之電路圖顯示使用依據本發明之個別具體實施例之 半導體裝置1至5的M0SFET之一靜態隨機存取記憶體 (SRAM)單元。每一M〇SFET之源極側（具有—重疊區域: 一側）係表示為一符號s，而每一 M0SFET之汲極側（一淺延 伸接面之一側）係表示為一符號D。 藉由如圖23所示配置源極及汲極，可以改良操作性能、 靜態功率消耗與單元尺寸之間的一折衷。下面將對此進行 說明。 一般地，在一六電晶體的SRAM單元（6丁_SRam)中，藉 由以下程序來讀取資料。在此情況下，假定。圖Μ中 的位元線係表示為BIT及BIT—，而接點係表示為卩及Q__。 順便提及，MT—及Q—等於以下等式⑴及（2)中顯示的符 號。 [等式1；] BIT = B~ [等式 Q = Q一 (1)位元線BIT及BIT—皆係預充電至一高位準。（2)一字元 121724.doc -60- 200818507 線w係設定為一高位準 半攸而開啟一電晶體M5及一電晶辦 M6。（3)該接點Q —之電位诱 且 一 V又冤位透過该電晶體M5傳播至該位元線 而。亥接點Q之電位透過該電晶體M6傳播至位元線 :T。該位元線阶之電位因該接點Q處於-高位準而不改 义另方面’该位元線ΒΙΤ-之電位因該接點處於— 低位準而降低，而因此透過該電晶體M5及-電晶體⑷將 該位元線BIT一上之_雪尸#兩 、 上之電何放電。（4)藉由一感測放大器偵 測到該位元線BIT I兮a - a n w 、 , 欠1與δ亥位兀線ΒΙ丁之間的一所產生電位 差，而因此讀出該單元之狀態。 “亥電晶體]\45之輕動功率比該電晶體⑷之驅動功率更 強時，該位元線BIT—將該接叫-之電位升高至引起一電 晶體M3及一電晶體_之一狀態變化之一電位，而因此寫 為防止此清形，該電晶體M丨之W/L比率係設定得 门而使得。亥电日日體Μ1之驅動功率變成大於該電晶體 之驅動功率。明確言之，當cr=(wi/l〇/(奶几5)時， 而為（例如）1.2或更高。當該電晶體M5係設計為—最小尺 寸時’該電晶體Ml係設定為比該電晶體M5之閘極長度更 大之一閘極長度。 但疋，在使用依據本發明之具體實施例採用如圖U所示 之-配置的電晶體之一情況下，由於上述角效應，因此當 忒位το線處於一高電位側時該電晶體M5之臨界電壓高於 忒電晶體Μ1之臨界電壓。由於此臨界電壓差異，因此當 從該位元線BIT透過該電晶體Μ5及該電晶體Μ發生該放電 時忒電晶體Μ5之驅動功率低於該電晶體Μ丨之驅動功率。 121724.doc -61 - 200818507 因此，無需將該電晶體Μ1之W/L比率設定為高於該電晶體 M5之W/L比率。因此，可以藉由比該現有電晶體更小之一 電晶體形成該電晶體]VI1 (及該電晶體m3 )。 如下所述執行資料寫入。下面將對將，，〇”寫入Q之一情況 進行說明。

(1)位兀線BIT係設定於一低位準，而位元線BIT-係設定 於一高位準。（2)該字元線貿係設定於一高位準，從而開啟 邊電晶體M5及該電晶體M6。（3)藉由從該位元線βιτ充電 來升高該接點Q—之電位。但是，該接點Q-之電位並不引 起該電晶體M3及該電晶體Μ4之一狀態㈣，因為該電晶 體Μ5之驅動功率係製造成低於該電晶體μι之驅動功率以 防止在-讀取時間錯誤寫人，如上所述。⑷因此，狀態變 化必須係由該電晶體M1及一電晶體M2之一狀態變化引

起，此-狀態變化係由於該接點Q的電位因從該接點q透 過該電晶體M4及該電晶體M6至該位元線B 小所致。因此，該電晶魏之驅動功率需處於一= 準或相對於該電晶體M6之更低位準。當僅藉由現有的對 稱電晶體形成-6T_SRAM時，由於上述第⑷點而需 該電晶體刚設計成-特定尺寸或相對於該電晶體刚之一 更小尺寸。 假定PR=(W4/L4)/(W6/L6)，pR需為（例如）18或更小。 將該電晶請作為一參考來對此重新加以考量 a 體祕之驅動功率需比相對於該電晶細的驅動功率:之： 特定位準更高。 121724.doc -62· 200818507 考量圖23所示組態’在從該接點Q至該位元線BIT之-放電中’ 6亥電晶體M6在—源極側上具有一低電位。因 、子於在此方向上之—電流，該電晶體具有一低臨 界電壓與-高驅動功率’從而實現高速度寫入。 田依據本發明之具體實施例藉由使用電晶體形成 如圖23所示之—6T_SRAM時，該等傳輸問極奶及廳之驅 :功率及臨界電壓之不對稱性係用來防止在一讀取時間錯 祆寫入’並用來縮短在一寫入時間從該接點q至該位元線 顶放電之時間常數。因此，可以將該等電晶體Mi、M3、 M2及M4設計成相對於該等電晶體M5及M6之一比現有電 晶體更小的尺寸。 卜藉由如圖24所示選擇電晶體]yj2及]\44之電晶體定 向，升高處於一保持狀態之電晶體M2及M4之臨界電壓， 而減小洩漏電流。因此，可以減小靜態功率消耗。 熟習此項技術者應明白，於隨附申請專利範圍或其等效 者之範疇内，可依據設計要求及其他因素來進行各種修 改、組合、次組合、以及變更，只要其不脫離隨附申請專 利範圍或其等效内容之範疇。 【圖式簡單說明】 圖1係依據本發明之一半導體裝置之一具體實施例（第一 具體實施例）之示意性構成斷面圖； 圖2係依據本發明之一具體實施例之一半導體裝置之一 具體實施例（第二具體實施例）之一示意性構成斷面圖； 圖3係依據本發明之一具體實施例之一半導體裝置之一 121724.doc -63- 200818507 /、立貝&例（第二具體實施例）之一示意性構成斷面圖； 圖4 ir、依據本發明之一具體實施例之一半導體裝置之一 /、版實％例（第四具體實施例）之一示意性構成斷面圖； 圖5係依據本發明之一具體實施例之一半導體裝置之一 具體實施例(第五具體實施例)之一示意性構成斷面圖； 圖6A至6D係依據本發明之一具體實施例之一半導體裝 置之㈣實施例之_組態範例之示意性構成斷面圖； 圖A至7X係表示依據本發明之一具體實施例製造一半 導體裝置之一方法之一具體實施例的製程斷面圖； 圖8係依據本發明之一具體實施例之一半導體裝置之一 雜負 >辰度分佈之一圖式； 圖9係依據本發明之一具體實施例之一半導體裝置之一 電子濃度分佈之一圖式； 圖10A至ι〇Μ係表示依據本發明t 一具體實施例（修改範 Ϊ J )製k半導體装置之一方法之一具體實施例之製程斷 面圖； 圖11A及11B係依據本發明之一具體實施例之一不對稱 結構及-現有對稱結構之之MqSFet之模擬結構之示意性 構成斷面圖； 圖12係處於一零偏壓時之一本發明結構之一載子密度分 佈之一圖式； 圖13係處於一零偏壓時之一現有結構之一載子密度分佈 之一圖式； 圖14係臨界電壓及開啟電流變化之一圖式，其顯示本發 I21724.doc -64- 200818507 明結構及現有結構的I-V特徵與延伸密度之相依性； 圖15係次臨界斜坡變化之一放大圖，其顯示本發明結構 及現有結構的Ι-V特徵與延伸密度之相依性； 圖16係臨界電壓及開啟電流變化之一圖式，其顯示本發 明結構及現有結構的RV特徵與閘極長度之相依性； 圖17係次臨界斜坡變化之—放大圖，其顯示本發明結構 及現有結構的I-V特徵與閘極長度之相依性； 之一圖式，其顯示本發 汲極侧延伸的該接面深

圖1 8係臨界電壓及開啟電流變化 明結構及現有結構的I-V特徵與一 度之相依性； 圖19係次臨界斜坡變化之—放大圖，其顯示本發明結構 及現有結構㈣特徵與汲極側延伸的該接面深 性； 係臨界電壓及開啟電流變化之-圖式，其顯示本發 明結構及現有結構的[V特徵與—源極側延伸的該接面深 度之相依性； 圖21係次臨界斜坡變化之一放大 日士 2丄W /、，·、、貝不本發明結構 及見有…構的I-V特徵與源極側 性； 申的。亥接面冰度之相依 圃以知本發明結構與現有結構 圖23係顯示依據本發一 之一…力”,_ 具體““列之-半導體裝置 ^貝&例（弟六具體實施例）之一電路圖. 圖24係顯示依據本發明之-具體實施例之-半導體裝置 之一具體實施例（第七具體實施例）之-電路圖； 、 I2I724.doc -65- 200818507 斷面結構之一示意性 圖25係現有平面型MOSFET之一 構成斷面圖；

圖 2 ό Y丰 IB ’、見有凹陷閘極型MOSFET之一斷面結構之一示 意性構成斷面圖；以及 1^1 2 7 γ争 ’、 現有抬高源極/汲極延伸型MOSFET之一斷面結 構之一不意性構成斷面圖。 【主要元件符號說明】 1至5 半導體 10 半導體 11 第一半 12 第二半 12P 平面表 12R 彎曲表 13 半導體 14 半導體 15 第三半 16 半導體 17 通道層 18 裝置 區域 導體面 導體面 面 面 基板 層 導體面/凹陷形狀（凹形部分） 層 19 21 22 矽化物層 矽化物層 閘極絕緣膜 閘極電極 源極雜質區域 汲極雜質區域 121724.doc -66- 200818507

25 空乏層/延伸區域 26 空乏層/延伸區域 27 重疊區域 31 虛設閘極絕緣膜 32 閘極犧牲層 33 硬罩層 34 虛設閘極（閘極堆疊） 35 絕緣膜 36 側壁絕緣膜 37 區域 38 區域 39 間隔物絕緣膜 40 側壁絕緣層 41 層間絕緣膜 42 閘極開口部分 43 閘極形成膜 44 層間絕緣膜 45 連接孔 46 連接孔 47 電連接部分 48 電連接部分 51 元件間隔離區域 100 表面 101 平面型MOSFET 121724.doc - 67 - 200818507 121724.doc 110 表面 111 半導體基板 112 閘極絕緣膜 113 閘極電極 114 源極延伸區域 115 源極區域 116 汲極延伸區域 117 汲極區域 211 半導體基板 311 半導體基板 3 12 閘極 313 源極擴散區域 314 汲極擴散區域 315 延伸區域 316 延伸區域 BIT 位元線 BIT- 位元線 D 每一 Μ 0 S F E T之沒極側 Jd 接面介面 Js 接面介面 Ml 電晶體 M2 電晶體 M3 電晶體 M4 電晶體 )c -68- 200818507 M5 電晶體 Q 接點 Q 一 接點 s 每一 MOSFET之源極側 w 字元線 ( 121724.doc -69-

Claims (1)

1. 200818507 十、申請專利範圍： 1· 一種半導體裝置，其包含： ^半導體區域，其具有一第一半導體面與一連接至該 第半導體面且相對於該第一半導體面具有一傾斜之第 、二半導體面； 閑極絕緣膜，其係形成於該第一半導體面上及該第 二半導體面上；

   問極電極’其係形成於包括介於該第一半導體面與 該第二半導體面之間的一邊界上之一部分在内的該閘極 絕緣膜上； 一源極雜質區域，其係在該半導體區域中形成為與該 第一半導體面内的該閘極電極重疊而在該源極雜質區域 與該閘極電極之間插入該閘極絕緣膜；以及 一汲極雜質區域，其係形成於該半導體區域中而至少 在該第二半導體面之正下方； 其中該汲極雜質區域與該半導體區域之間的一接面介 面係形成為較之介於該源極雜質區域與該半導體區域之 間的-接面介面更接近介於該第—半導體面與該第二半 導體面之間的該邊界之一狀態。 2 ·如請求項1之半導體裝置， 導體面向上彈起 其中該汲極雜質區域具有從該第一半 之一半導體層。 3 ·如請求項2之半導體裝置， 其中該半導體層係形成於該第—半導體面上石曰 石石日日 121724.doc 200818507 生長層。 4·如請求項1之半導體裝置， 其中該汲極雜質區域與在該第二半導體面内之該閘極 電極重疊而在該沒極雜質區域與該開極電極之間插入該 閘極絕緣膜。

   -種半導體裝置之製造方法，該方法包含以下步驟： 在半導體基板上形成一虛設間極，而在該虛設問極 與該半導體基板之間插人—虛設閘極絕緣膜； 於該虛設閘極之兩側上之該半導體基板中形成一源極 雜質區域與一汲極雜質區域； 於該虛設閘極之兩側上在該半導體基板上形成一延伸 區域； 在一源極側上於該虛言免閘極之正了方形成該源極雜質 區域之一重疊區域； 移除該虛設閘極及移除在曝露於一從中移除該虛設閘 極的移除區域中之該虛設閘極絕緣膜； 在曝露於該移除區域中的該半導體基板中形成一凹陷 形狀；以及 在其中形成該凹陷形狀之該半導體基板上依序形成一 閘極絕緣膜與一閘極電極。 6·如請求項5之半導體裝置之製造方法， 其中在形成該延伸區域後執行形成該重疊區域之步 驟。 7·如明求項5之半導體裝置之製造方法， I21724.doc 200818507 其中在形成該虛設閘極後立即執行形成該重疊區域之 步驟。 8.如請求項5之半導體裝置之製造方法： 其中在將一間隔物絕緣膜形成於該虛設閘極之一側壁 上後執行形成該重疊區域之步驟。 9·如請求項5之半導體裝置之製造方法， ”中藉由具有與该半導體基板之一晶格常數不同之一 晶格常數的一磊晶生長層來形成該延伸區域，以及 藉由該蟲晶生長層在該半導體基板中於該閘極電極的 正下方引起一壓縮應力與一拉伸應力之一者。 10. y種藉由—使用一絕緣閘極場效電晶體作為一單元之一 4擇電晶體的靜㈣機存取記憶體形成之半導體裝置， 该絕緣閘極場效電晶體包括 · —半導體區域，其具有一第一半導體面與一連接至

   該第-半導體面且相對於該第一半導體面具有一傾斜之 第一半導體面， ★-閘極絕緣膜’其係形成於該第一半導體面上及該 弟一半導體面上， i閑極電極，其係形成於包括介於該第一半導體面 與忒第一半導體面之間的一 ^ . 』運芥上之一部分在内的該閘 極絕緣膜上， 你在該半導體區域中形成為與 = 半導體面内的該間極電極重疊，而在該源極雜質 °。域與該閉極電極之間插入該閘極絕緣膜；以及 121724.doc 200818507 -汲極雜質區域，其係形成於該半導體區域中而至 少在該第二半導體面之正下方； 八其中該汲極雜質區域與該半導體區域之間的一接面 係幵y成為較之介於該源極雜質區域與該半導體區域 之間的一接面介面更接近介於該第一半導體面與該第二 半導體面之間的該邊界之一狀態， 該源極雜質區域之一側係連接至一位元線，以及 該汲極雜質區域之一側係連接至一單元電晶體之 閘極電極。 11. 12. 如清求項1 0之半導體裝置， 其中該靜態隨機存取記憶體之一上拉電晶體之一汲極 雜質區域之一側係連接至一電源供應線。 如請求項10之半導體裝置， 其中該靜態隨機存取記憶體之一上拉電晶體之一源極 雜質區域之一側係連接至一電源供應線。 121724.doc