TW200818458A - Stackable packages for three-dimensional packaging of semiconductor dice - Google Patents

Description

200818458 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種三維可堆疊式半導體封裝，且尤其係 關於一種用於封裝有關無引線封裝類型之三維可堆疊式半 導體封裝。 【先前技術】 隨著半導體積體電路晶片變得更多功能及高度整合，晶 片包括更多接合墊（或終端墊），且因此用於晶片之封裝具 有更多外部終端（或引線）。當一具有沿封裝周邊之引線的 習知塑膠封裝必須容納大量電連接點時，封裝之佔用面積 會增加。然而，許多電子系統之目標係要使系統之總體大 小最小化。因此，為了容納大量接針而不增加封裝之佔用 面積，該封裝之接針間距（或引線間距）必須減少。然而， 少於約0.4 mm之接針間距會產生許多技術問題。例如，修 整接針間距少於〇·4 mm之封裝需要昂貴的修整工具，且引 線係易於在封裝處理期間弯曲。此外，由於一所需之關鍵 性對準步驟，因而此等封裝之表面安裝要求昂貴及複雜的 表面安裝程序。 因此’為了避免與習知精細間距封裝相關聯之技術問 =二：出具有區域陣列或無引線外部終端的封裝。在此 ==球格柵陣列封裝、晶片尺度封裝、四面扁 引線（QFN)封裝、及雙重扁平封褒 封裝。半導體產業目前使用一些晶片尺#、、丨線（N) 陣列封裝_GA)及凸塊日片又、裝。微球格柵 塊曰曰片載體(BCC)係晶片尺度封裝 123502.doc 200818458 之範例。該μΒ G A封裝包括一聚醯亞胺帶，在其上係形成 一導電圖案及使用一與習知塑膠封裝完全不同的製程。凸 塊晶片載體封裝包括一基板，其具有圍繞一銅合金板之頂 部表面的一中央部分所形成的溝槽，及一在溝槽中形成之 電鍍層。因此，晶片尺度封裝使用增加封裝製造成本之特 殊封裝材料及程序。 圖1A係一先前技術之典型塑膠囊封封裝100(顯示封裝之 俯視圖100A、仰視圖100B、及侧視圖1〇〇〇。明確言之， 已囊封之封裝100係QFN封裝。該QFN封裝1〇〇係無引線封 裝’其中對於印刷電路板（PCB)之電接點，係藉由將在封 裝100之底部100B表面上的平台焊接至PCB而製成，而非 更傳統形成之周邊引線焊接至PCB。 圖1B係一使用中先前技術QFN封裝1〇〇之斷面圖，且其 包括銅平台1〇1、複數個焊接電艘區域1〇3、複數個金引 線105、及一下接合區域107。銅平台101經常具有一已施 加之電鍍材料115(如銀），以有利於金或鋁線接合（未顯 示）。一積體電路晶粒109係用一適合晶粒附著材料113(如 熱環氧樹脂）附著至QFN封裝100。一模化合物1^或其他覆 蓋材料被施加以完成QFN封裝100。 因此，一使用習知封裝材料及程序之積體電路封裝（例 如QFN或DFN)，僅能藉由只在封裝之底部表面上發現之銅 引線框架101/電鍍區域103(圖1B)的下部分，進行對於一印 刷電路板之（例如）電互連。因而，將更高密度之積體電路 封裝提供給一既定印刷電路板佔用面積，所需要的係一種 123502.doc 200818458 允許積體電路封裝更易於彼此堆疊於其上或甚至並排的方 法0 【發明内容】 在一範例性具體實施例中，本發明係一種無引線三維可 堆疊式半導體封裝之基板條組件，其具有在（例如）頂部、 底部及四個周邊邊緣之侧面上的安裝接點。該基板條可製 造用於安裝—單—電組件（如積體電路晶粒）或複數個可^

-χ-γ矩陣圖案中佈局之基板條。該等條之矩陣可後續分 離成為用於無引線封裝之個別封裝條。 該等基板條之各者包括—無引線外部部分，其具有彼此 電絕緣之複數個區段。該等區段之各者具有—扁平線接合 區域及-基本上垂直於該扁平線接合區域的側壁區域。該 側壁區域係同心地位於該外部部分之一最外周邊。 各基板條亦包括-内部部分，其係同心地位於該外部部 分内且與該外部部分電絕緣。㈣部分係比外部部分之侧 壁區域更薄，且係設計以作為用於積體電路晶粒或其他電 組件之-附著區域。内部部分及積體電路晶粒(或組件)之 一結合厚度係比侧壁區域的高度更小。此安裝配置使侧壁 區域之—最高部分電曝露1於在該第-封裝之頂部上安 裝額外之無引線封裝或其他組件。 在另一範例性具體實施例中，一無引線三維可堆疊式半 導體封裝之基板條組件，其具有在 相對（如平行）邊緣之側面上的安麥接點^ — )文表接點。該基板條可製造 用於女裝-早—電組件（如積體電路晶粒）或複數個可在一 123502.doc 200818458 陣圖案中佈局之基板條。該等條之矩 成為用於無弓丨線封裝之個別封裝條。 、刀離 八在此，、體實施例中，基板條具有_對平行無引線外部部 分^各無引線外部部分具有複數個彼此電絕緣的區段。各 品丰又亦“有扁平線接合區域及—基本上與該扁平線接合區 域垂直的側壁區域’該側壁區域係位於各外部部分之一: 外邊緣上。 取 Π

。丨。丨刀係位於該對外部部分間且與該對外部部分電 絕=内部部分係比平行於外部部分之側壁區域更薄，且 係设计以作為用於積體電路晶粒或其他電組件之附著區 域。内部部分及積體電路晶粒（或組件）之一結 : 側壁^高度更小。此安裝配置使侧壁區域之一最高部; 電曝蕗，用於在該第一封裝 裝或其他組件。浅之頂社-裝額外之無引線封 例性具體實施财，本發明係—種封裝半導體 :件二法。該方法包括安裝一電組件至一内部部分晶粒 墊〜、中该晶粒塾係一第一無引線三維可 裝之基板錄件的—部分。㈣轉合㈣從在電 之複數個接合塾’固定至包含在該基板條組件之Μ線外 部部分上的複數個線接合墊中之對應者。該外部部分具有 具有一比電組件及内部部分晶粒墊之結合高度 該電組件、接合線、 用一囊封材料覆蓋至一 及晶粒墊之任何曝露部分，係接著 在無引線外部部分上之側壁的最高 123502.doc 200818458 部分處或靠近其之一位準。 【實施方式】 在圖2A中，一基板條2〇1A被選定具有一接近完全封裝 之最後’’高度”的厚度。被選定用於基板條2〇1A之高度將基 於置放在最後封裝内的特定組件，但典型地將從〇2 變 化至2 mm。決定一用於既定封裝之實際高度的額外細節將 泮盡討論於下。 1 在此所述之程序引用其中許多封裝形成在χ_γ矩陣中之 範例性具體實施例，然而亦可易於藉由相同程序形成一單 一封裝。可選擇用於基板條2〇 ία之Χ-γ矩陣大小以適合一 特定供應商之工具。在一特定範例性具體實施例中，基板 之Χ-Υ尺寸可為205 mmx60 mm且構造材料被選定為銅。在 其他範例性具體實施例中，基板條2〇1 A可為另一類型之金 屬或非金屬材料。材料可為導電或非導電。此外，亦涵蓋 非矩形矩陣形狀。 在圖2B中，基板條201 a被圖案化蝕刻，留下一已餘刻 基板條201B。在圖案化餘刻程序期間，使基板條2〇 1 a之 底部厚度減少，而留下基本上完全高度之側壁2〇3。圖案 化形成及圖案化蝕刻步驟係此項技術中為人已知且根據所 選擇材料而異。側壁203間之區域係已減少厚度的區域。 此等區域之部分將作為後續步驟之晶粒墊安裝區域。因 此’側壁203係實質上垂直於已減少厚度區域之區域。側 壁之一高度被選定以足以使任何已安裝積體電路及包含在 封裝内之接合引線將會在側壁203之最高部分處或其下。 123502.doc 200818458 底部厚度之其他部分後續將作為接合指狀件。在一特定範 例性具體實施例中，已蝕刻基板條201B之底部部分被減少 至約0.12 mm(將近5密耳）之高度。 參考圖2C，已蝕刻基板條2〇ib係進一步圖案化蝕刻， 形成一引線框架基板條201C。引線框架基板條2〇1(：包括 晶粒附著墊205，且側壁2〇3進一步蝕刻以界定在平面圖 2〇7中所見之分離接合指狀件特徵。平面圖2〇7顯示範例性 2〇5 mmx60 mm基板之一部分。如結合斷面及平面圖一起 檢視，接合指狀件具有保持實質上引線框架基板條2〇ic之 元王兩度的整合侧壁203。晶粒附著墊205由於圖案化餘刻 步驟而與接合指狀件/整合側壁2〇3電絕緣。在一特定範例 性具體實施例中，用例如銀來完全電鍍或點電鍍引線框架 基板條201C之曝露區域。在其他範例性具體實施例中，用 一可線接合之金屬及可焊接金屬層完全電鍍引線框架基板 條201C。例如，引線框架基板條2〇lc可為一具有鎳_鈀_金 鍍之引線框架。可用一高溫聚醯胺帶來確保 所有封裝部分在適當位置中。 在圖2D中’已钱刻引線框架基板條201D係藉由將個 別積體電路晶粒209黏著（如經由一標準熱環氧樹脂或膠帶） 至晶粒附著墊205而填入。各種黏著技術及程序係產業中 為人已知。接合線211接著附著以電連接至已蝕刻引線框 架基板條2 01D的部分。 參考圖2E，一已填入引線框架條201E係接著用環氧樹脂 模化合物213囊封。囊封技術係此項技術中為人熟知。囊 123502.doc -10- 200818458 封後，已填人引線框架條2的曝露部分係接著用例如錫 (Sn)、錫合金、Ni/Au或具有係導電及可焊接之特徵的其 他電鍍材料來電鍍。當最後封裝被安裝至一PCB或另一晶 粒封裝時，電鍍允許良好電連接。若引線框架基板條係預 先電鍍，此最後電鍍步驟則不必要。 在圖2F中，已填入引線框架條2〇1E係藉由例如沿複數個 鋸線215來鋸或雷射切割之標準技術而分離。在分離程序 後，會產生複數個QFN類型封裝。該等側壁2〇3之各者（其 係已形成接合指狀件特徵（圖2C)之一完全高度整合部分）將 電信號從封裝之一下部分承載至封裝的一上部分。因此， 所有電信號係可用在最後封裝之上下二部分上，因此封裝 之三維堆疊係屬可能。 或者是，一熟練技術人士可易於預想到對於其中產生 DFN類型封裝之上述程序的修改。DF]sr類型封裝在封裝之 二個平行相對邊緣具有外部連接點，而非如qfn類型封裝 係在所有四個邊緣上。 參考圖3A，一已分離DFN類型或QFN類型封裝300係依 斷面顯示。（應注意QFN類型或DFN類型封裝從斷面中看似 彼此類似）。可將已分離DFN類型或QFN類型封裝300可用 作一單一封裝及直接安裝至PCB或其他結構。或者是，如 圖3 B中所示’三個已分離DFN類型或QFN類型封裝3 〇 0係 依三維結構350堆疊。該等已分離封裝3 00之各者係藉由例 如焊接接合處301彼此電連接。 圖4A至4D指示以上參考圖2A至圖2F詳盡解釋之基板條 123502.doc -11 - 200818458 的=代具體實^例。分離，4G1(或雷射或其他分離方法）佈 提供侧壁之些各種配置的指示。為了比較之目的，圖 同側壁方法係以上參考圖2a至2F描述之相同固 體共同壁方法。 圖4B係用於_侧壁設計之替代組態。—位於二個分離鑛 4 0 1 严1 ”

之間隙係在引線框架基板條蝕刻程序期間（圖2C)形 成、。留下該間隙導致用於分離鋸401之較少金屬側壁，從 而減少鋸的時間同時減少鋸片磨損。 圖4C指其中一間隙已留在側壁之底側的壁配置。此一配 可藉由例如一側式蝕刻達到。或者是，該底側間隙可藉 由例如衝孔或冲壓的機械方法形成。 Θ 4D之雙重側壁配置係用類似於參考圖化描述的形成 方法來形成。 參考圖5，其顯示依據在此所述之本發明之範例性具體 實施例製造的完全QFN類型（左邊之5〇1、5〇3、5〇5)&dfn 類型（右邊之551、553、555)封裝之各種圖式。俯視圖 501、551，側視圖503、553，及仰視圖505、555，係提供 以分別顯現關於QFN類型及DFN類型封裝之完全封裝。如 對於仰視圖505、555應特別注意，該等封裝類型之各者的 熱增強係藉由使晶粒附著槳狀物之一底部部分曝露而達 到。當直接焊接至一 PCB時，因此配置之晶粒附著槳狀物 提供一有效導熱路徑。或者是，亦可透過例如一導熱環氧 樹脂達到作熱傳導。藉由使用下接合或藉由透過一導電晶 粒附著材料電連接，此熱增強可額外地提供穩定接地。 123502.doc -12- 200818458 在圖6A之替代二維堆疊式配置中，一積體電路晶粒6〇丄 係直接附著在一已分離封裝3〇〇(圖3A)上。積體電路晶粒 6〇1係藉由複數個接合線6〇3附著至已分離封裝。一選用囊 封物605可加至積體電路晶粒6〇1及複數個接合線上。 可藉由模製或施配技術施加囊封物6〇5，此兩項技術係此 項技術中為人已知。在一特定範例性具體實施例中，囊封 物605可為半透明，使得可透過該半透明囊封物605取得積 體電路晶粒601之任何光學性質（如一 LED、光學雷射或 EPROM) 〇 在圖6B之另一替代堆疊式配置中，一積體電路晶粒或離 散組件607可預先安裝在一電路基板（如一小的子板）上。此 外，一或多個選用離散組件611可安裝至電路基板6〇9。積 體電路晶粒或離散組件607及一或多個選用離散組件6i i係 藉由複數個基板接合線613電連接至電路基板6〇9，或直接 電連接（未顯示）至電路基板609。電路基板609依次係藉由 複數個封裝接合線615電連接至已分離封裝。一選用囊封 物617可加至積體電路晶粒或離散組件6〇7、一或多個選用 離散組件611、電路基板609、及複數個接合線6丨3、6 i 5 上。可藉由模製或施配技術施加囊封物617，該兩項技術 係此項技術中為人已知。在一特定範例性具體實施例中， 囊封物617可為半透明，使得可透過該半透明囊封物取 得積體電路晶粒或離散組件607、611之任何光學性質 (如，LED、光學雷射或EPROM)。 在前述說明書中，已參考其特定具體實施例來說明本發 123502.doc -13- 200818458 明。然而，热習此項技術人士應明瞭可在不脫離隨附申請 專利範圍中提出之本發明最廣泛精神及範4下，進行其各 種修改及改變。例如，熟練之技術人士將瞭解可易於將本 發明之具體實施例應用於TAPI^(薄陣列塑膠封裝）、 ULGA®(超薄平台格柵陣列）、Bcc⑧（凸塊晶片載體）之修 改版本，或其他類似封裝類型。據此，本說明書及圖式應 視為說明而非限制。 【圖式簡單說明】 圖1 A及1示先前技術之QFN晶片載體封裝。 圖2 A至2F顯示依據本發明之可堆疊式積體電路晶粒及 離散組件載體之範例性斷面圖或平面圖。 圖3 A及3B顯示在單_及堆疊式組態中之分離封裝。 圖4A至4D顯示允許用於分離之佈局的不同配置之各種 斷面的具體實施例。 圖5顯不依據本發明之一般具體實施例的及封 裝之特定具體實施例的完整外部圖。 Θ 6 A及6B顯示堆璺有分離積體電路晶粒及離散組件的 分離封裝。 【主要元件符號說明】 100 封裝 1⑽A 俯視圖 100B 仰視圖/底部 1〇〇c 側視圖 101 銅平台/銅引線框架 123502.doc 14 200818458

103 焊接電鍛區域 105 金引線 107 下接合區域 109 積體電路晶粒 111 模化合物 113 晶粒附者材料 115 電鍍材料 201A 基板條 201B 基板條 201C 引線框架基板條 201D 引線框架基板條 201E 引線框架基板條 203 侧壁 205 晶粒附著墊 207 平面圖 209 積體電路晶粒 211 接合線 213 環氧樹脂模化合物 215 鋸線 300 封裝 301 焊接接合處 350 三維結構 401 分離鋸 501 俯視圖 123502.doc •15- 200818458 503 側視圖 505 仰視圖 551 俯視圖 553 侧視圖 555 仰視圖 601 積體電路晶粒 603 接合線 605 囊封物 607 積體電路晶粒或離散組件 609 電路基板 611 選用離散組件 613 基板接合線 615 封裝接合線 617 囊封物 123502.doc -16-

Claims (1)

1. 200818458 十、申請專利範圍： 1 · 種無引線二維可i金最4 A、皆i 隹且式半導體封裝之基板條組件，該 基板條包含： 一或多個區域，在^ ^ 牡，、上係女裝一積體電路晶粒，該一 或多個區域之各區域具有： 一無引線外部部分，該無引線外部部分包括彼此電 ί <複數_ m且具有_扁平線接合區域及一側 土區域該側壁區域基本上垂直於該扁平線接合區 域該侧壁區域係同心地位於該外部部分之一最外周 邊上；及 一内部部分，其係同心地位於該外部部分内且與該 外部部分電絕緣，該内部部分係比該外部部分之該側 壁區域更薄，且經組態以作為用於該積體電路晶粒之 一附著區域，該内部部分及該積體電路晶粒之一結合 厚度係比該側壁區域的一高度更小。 2. 如請求項1之基板條，其中該一或多個區域係配置在一 矩陣圖案中。 3. 如請求項1之基板條，其中該外部部分及該内部部分係 各由銅組成。 4·如請求項3之基板條，其中該銅之至少部分係用錫電 鑛。 5 ·如請求項3之基板條，其中該銅之至少部分係用一錫人 金電鍍。 6·如請求項3之基板條，其中該銅之至少部分係用一鎳金 123502.doc 200818458 合金電鑛。

   種無引線二維可堆疊式半導體 基板條包含： 封裝之基板條組件，該

   9·如請求項7之基板條 各由鋼組成。 1〇·如請求項9之基板條 鍍。 一或多個區域’在复上孫也肤 、 ，、上係女裝一積體電路晶粒，該一 或多個區域之各區域具有： ，對平行無引線外部部分，各無引線外部部分具有 彼此電絕緣之複數個區段 匕仅且具有一扁平線接合區域 及一側壁區域，該側壁F # 人 側土區域基本上垂直於該扁平線接 5區域’該側壁區域係位於該等外部部分之各者的一 最外邊緣；及 丨不丨琢對外部部刀 <间昱與該 外部部分電絕緣，該内部部分係比該對外部部分^ 侧壁區域更薄，且妳細能丨、，从& 〇Λ 夕— 專、，:組恶以作為用於-積體電路晶粒 人：附著區域，該内部部分及該積體電路晶粒之―結 δ厚度係比該側壁區域的一高度更小。 8.如凊求項7之基板條，其中該一或多個區域係 矩陣圖案中。 社一 其中該外部部分及該内部部分係 其中該銅之至少部分係用錫電 明求項9之基板條，其中該銅之至少部分係用 金電鍍。 蜴合 用求項9之基板條，其中該銅之至少 7 |刀饰用一鎳金 123502.doc 200818458 合金電鑛。 13. -種製造一半導體器件之方法，該方法包含： 安裝-電組件至-内部部分晶粒塾，該晶粒塾係—第 -無引線三維可堆疊式半導體封裝之一基板條組件的一 部分； 將複數個接合線從在該電組件上之複數個接合塾，固

   定至包含在該基板條組件之—無引線外部部分上的複數 個線接合墊中之對應者； 選擇該複數個線接合墊之各者的一侧壁，使其高Μ 電組件及該内部部分晶粒塾之一結合高度；& 人 用一囊封材料覆蓋該電組件、接合線及該晶粒塾之任 ㈣露部分’直至該無引線外部部分上之該等側壁的最 南部分。 14. 如請求項！3之方法，其進_步包含用—導電且非氧化材 料電鍍該等侧壁之該最高部分的任何曝露區域。 15. 如請求項14之方法’其中該導電且非氧化材料被選定為 錫。 16·如請求項14之方法， 一錫合金。 17·如請求項14之方法， 一鎳金合金。 中忒¥電且非氧化材料被選定為 〃中該¥電且非氧化材料被選定為 導電且非氧化材 露區域。 18·如請求項13之方法，其進一步包含用一 料電鍍該晶粒塾之一最低部分的任何曝 19·如請求項13之方法，其進一步包含. 123502.doc 200818458 纟該囊封材料上安裝一或多個額外電組件;及 將複數個接合線從該一或多個額外電組件固定至該等 側壁之該最高部分。 20·如明求項19之方法’其中該一或多個額外電組件係在被 安裝至該囊封材料上之前，先安裝至一電路基板。 21·如吻求項13之方法’其進一步包含在該第一無引線三維 可堆豐式半導體封裝上之電接點中安裝一額外無引線三 維封裝。 ’ 22· 一種製造一半導體器件用之無引線封裝的方法，該方法 包含： 選擇一具有一既定高度之基板； 選擇該基板之高度使其高於已結合之-晶粒墊區域及 一積體電路晶粒； 圖案化及蝕刻該基板來產生該基板之一區域以具有一 減少厚度， ， ϋ擇該減少厚度區域之一部分以作為該晶粒墊； 目案化及_該晶粒㈣在至少兩個邊緣區與該基板 之一外部部分電絕緣； 圖案化及姓刻該基板之該至少兩個外部邊緣區，以作 為複數個接合塾及側壁； 使該複數個接合墊及側壁之各者彼此電絕緣，因而形 成無引線三維連接區域；及 形成基本上垂直於該等接合墊之該等側壁，同時使該 等側壁維持在實質上該基板之該被選定高度。 123502.doc 200818458 23·如請求項22之方法，其進一步包括·· 將該積體電路晶粒安裝至該晶粒墊，· 將複數個接合線從在該電組件上之複數個接合墊，固 定至該複數個接合墊中之對應者；及 用-囊封材料覆蓋該積體電路晶粒、接合線、及該晶 粒墊之任何曝露部分’直至該無引線三維連接區域之該 等側壁的一最高部分。

   24. -種無引線三維可堆疊式半導體封裝，其包含·· 無引線外部部分，其包括彼此電絕緣之複數個區 段’且具有-扁平線接合區域及—側壁區域，該側壁區 域基本上垂直於該騎線接合區域，該側壁區域係同心 地位於該外部部分之一最外周邊； °卩部分，其係同心地位於該外部部分内且與該 卩Ρ :電、、邑緣’該内部部分係比該外部部分之該侧壁 域更薄I經組態以作為用於一積體電路晶粒之一附 品域4内分及該積體電路晶粒之—結合厚度係 該侧壁區域的一高度更小；及 囊封物#實質上形成在該無引線外部部分及該I 部部^上’㈣下料侧壁之_最高部分及_最低部: 被曝露。 25. :::求項24之無引線三維可堆疊式半導體封裝，其中 -導電且非氧化材料電鑛該等側壁之曝露部分。 26. 一種無引線三維可堆疊式半導體封裝，其包含： 吁…引線外部部分，各無引線外部部分具有 123502.doc 200818458 此電絕緣之複數個區段， 一且具有一扁平線接合區域，及 ^係位二扁平線接合區域之側壁區域，該側壁 £域係位於㈣外部部分之各者的-最外周邊上. 立一内部部分’其係位於該對外部部分之間且㈣對外 樹電絕緣’該内部部分係比該對外部部分之該側壁 區域更薄，且經組態以作Α 菩㈣㈣電路晶粒之一附 ρ部分及該積體電路晶粒之-結合厚度俜 比該侧壁區域的一高度更小；及 口厚度係 一囊封物，其實質上芬彡士、 部部分上，而留下_等=引線外部部分及該内 被曝露。 土之-最高部分及-最低部分 27·如1求項26之無引線三維可堆疊式半導體封裝，其中用 -導電且非氧化材料電鍍該等侧壁之曝露部分。

   123502.doc