TW200818457A - Stackable multi-chip package system with support structure - Google Patents

Description

200818457 九、發明說明： 、 [相關申請案之交互引用] ，本申請案包含與 Young Cheol Kim、Koo Hong Lee、Jae

Hak Yee、以及ii Kwon shim所同時申請之美國專利申請 案第11/462,588號相關之主題標的，該美國專利申請案係 申請於2006年8月4日，其案名為“Siackable Muhi_响

Package System”，並讓渡給 STATS ChippAc [μ (史特斯 晶片封裝公司）。 m 【發明所屬之技術領域】 且更特定有關可 本發明係大致有關積體電路封裝件 堆疊式積體電路封裝件。 【先前技術】 "5 有口P門、仃栗，久吧埋對電子業不斷要求接供 =更怏、多功能、更可靠、以及更有成本效=供 同?戶之這些擴大需求，更多電子二 用，對：::：合所需之功能m遍及所有應 成長的需求效能及改善積題電路之特徵有持續 表面上無盡的限制及需求不再比 口口更加顯而易見。更小及 六 生活中的產 電子產cr由么 承在之積肢電路於許多可搾彳 ^卞屋口口中係需要的，你- 夕』揭式 p Ψ ^ 仃動電話、可攜式電腦 p 裝置專、以及許多更大 、錄音 業控制系統等。+對呈 Ί ’列如汽車、飛機、工 ,E 田對具有更多特色之更小雷工太 成長時，廠商持續尋求>更J電子產品之需求 多㈣Μ低積體電路大 94071 5 200818457 小。然而，增加積體電路中的整合密度可能係非常昂貴的 〜 且有技術上的限制。雖然，技術持續成長到昔日無法想像 ' 的程度，個別積體電路之實際限制確實存在。 為了符合這些需求，三維式積體電路封裝技術已被開 發及使用。封裝技術漸增地使用更小的外型尺寸（form factor)與更多的電路於三維封裝件中。一般而言，藉由堆 疊封裝件所作出的封裝堆疊及於封裝件中堆疊晶片所作出 的堆疊式晶片封裝件已被使用。封裝堆疊可藉由已通過其 馨功能之必須測試之堆疊封裝件來製造。因此，這些封裝堆 疊之產量及可靠性可能高於藉由無須受測試之堆疊晶片所 製造的那些堆疊式晶片封裝件。然而，由於各個堆疊式封 裝件之厚度，該等封裝堆疊當其與堆疊式晶片封裝件相較 時可能較厚。 堆疊式封裝件同樣易於翹曲而造成不平均或失去固定 特徵或電性連接。嘗試提供堆疊特徵已遭遇到難以控制製 0造、不相容或不合適材料、以及結構完整性不足。該堆疊 特徵必須提供結構及電性完整性與一致性兩者以便提供可 靠性、高產量及功能性系統。除了提供所需結構及電性完 整性外，該封裝件必須提供容易安裝的程序。該容易安裝 程序對完成之裝置需要高產量、以及已知且有經濟效益的 製造及設備。 具有增加的操作頻率、效能及更高層次之大尺寸整合 之每一新世代的積體電路已強調對後端半導體製造的需求 以增加密封封裝件内之熱管理能力。就每單位體積之電功 6 94071 200818457 率消耗而言，當半導體裝置變得緊密時，所產生的熱也就 、 相應地增加。越來越多封裝件現設計有外部散熱器（heat ' sink)或散熱金屬片（heat slug)以加強散熱至封裝件周遭環 境的能力。當此技術之狀態進展時，充分散熱的能力經常 是有關封裝件組構設計、更小的零件所占據的面積 (footprint)、更高的裝置運算速度及電力消耗而增加複雜度 的一種限制。 當更多的功能被塞進該積體電路且更多的積體電路被 馨塞進封裝件中時’產生更多的熱而降低該積體電路之效 能、可靠性及壽命。當更多電路被塞進該積體電路時，該 積體電路產生稱為電磁干擾（EMI)之更多的輻射能量。不像 熱，EMI不應消散至環境中，但其能量應被系統吸收而回 到接地面。 因此，仍存有對可堆疊式多晶片封裝件系統的需求， 而提供低成本製造、增進可靠性、增力⑼效能、歷緩和、 以及對薄型積體封裝件之堅固結構支撐。1於對節省成本 =進效能之不斷增加的需求，找出這些問題之解決辦法 越來越重要。 這些問題已長期被尋求’但先前之發展尚未教示或暗 解：方案，而因此這些問題之解決辦法已長期困惑 本7員域所屬之技術人員。 “ 【發明内容】 本發明提供一種可堆& —夕θ 形成具有基底與頂部之外片封裝件系統’其包括 卜邵互連件、以及銲盤；固定第一 9407】 7 200818457 — 積體電路晶粒於該銲盤之上；以主動面對主動面組構方式 、 堆疊第二積體電路晶粒於該第一積體電路晶粒之上；連I妾 〜該第-積體電路晶粒與該基底；連接該第二積體電路晶粒 與該基底；以及將該第一積體電路晶粒、該第二積體電路 晶粒、該銲盤、以及該外部互連件模壓，使該外部互 部份外露出來。 m本發明之特定實施例除了或替代以上提及的實施例外 還有其它態樣。該等態樣於參考附加圖式時經由研讀以下 說明’對在此技術領域具有通常知識者將會變得顯 rfQ匆見。 【實施方式】 完4::說1月中’將給予數個特定細節以對本發明提供 二的瞭~。然而，本發明在沒有這些特定的細節下 只行係减而易見的。為Y^ t i 为見❼為了避免杈糊本發明，一 4b孰来的雷 :。、=構—__)，^ 二=，顯示該裝置之實施例的該等圖式係部份概略 二::;a:ar)且非按崎 一尺寸係為了 >月晰王現而非常誇大地顯 此外，為了本發明之說明、描述及理解上的ί4圖式中。 貝，戶斤描+ Α 解上的清晰及容易起 斤揭路及描述的多個實施例具有— 此間類似或同類的特徵通常將用 …、门特徵’而被 如用於本文中的用笋“水 、、兀件付號來描述。 知積體電路表面之。平面(nzontaI)”係定義為平行於習 (W)，,係矣昭垂H，而不論其方向。用語“垂直 …垂直於如剛才定義之水平之方向。例如 94071 8 200818457 :在…上㈣’’、“在...上方（ab_)，，、“在下方㈣㈣)，，、“底 :部(b〇t:’中、“頂部（t〇p)”、“ 側邊（side)”（如 ^ .(sniewall)中）、‘‘較高，，、“較低，，、“上面，，、‘‘在 土 (::以及“在...之下⑽der)”等用語均相對於該:= ^於本文中的用語“製程，，包括材料的沈積、圖案 •如於=成：構::者清洗、模壓、及/或材料之移除或 晶^考第1圖’其中係顯示於本發明之實施例中可堆 U夕日日片封褒件系統的俯視圖。該俯視圖緣示有封 (encapsulation)104(例如環氧模壓化合物（epoxy _ compound))圍繞之積體電路晶粒之非主動面⑽。 ^102可作為該可堆疊式多晶片封裝件系統_1散熱 歹ί 可堆⑤式夕晶片封m统1GG具有雙銲塾（land) 。該雙鲜塾列106具第一列108之第一鲜塾_列 ，:金、鎳/把、或金合金銲墊址（site))以及第二列112 之弟一在干塾114 (例如銅合令、4亀/} .. 該等第一銲墊110和該第-銲墊、114 3 : 5金銲墊址）。 乐一鮮墊114可由任何數目之材料 執衣成以提供可接合的表面。該第二銲墊ιΐ4比該第一銲 ，m更延伸至該可堆疊式多晶片封裝件系统1〇〇之内 口卜該第一歹uom 口該第二歹,n㈣交錯排列而允許連接 至該第一銲塾110，而不會阻礙連接至該第二鮮墊114。 為了說明之目的’該可堆疊式多晶片封裝系統ι〇〇係 94071 9 200818457 顯示具有該雙銲墊列1〇6，雖然應該瞭解列的數目可以不 γ同。同樣為了說明之目的，該可堆疊式多晶片封裝件系統 -100之頂表面及底表面均顯示具有第一銲塾11〇和第二鲜 塾114 ’雖然應該瞭解，該可堆疊式多晶片封裝系統100 可不具有兩種銲墊類型或可不在該頂表面及底表面兩者 iL進—步為了例示之目的，該非主動面⑽係外露於周 4¼%中，然應該瞭解該非主動面可不必外露。 見：考第2圖’其中係顯示第1圖之該可堆疊式多晶 =裳系統100之仰視圖。該仰視圖繪示被封裝體⑽圍 =銲盤（Paddle)202 ’例如晶粒黏接㈣、散熱器_ 性！士禮電1干擾屏p早、或用於減輕麵曲（warpage)之平面剛 。銲盤區段2G4自該銲盤繼延伸至 之封，系統1〇。之邊緣，^ 〇之弟和具有第二銲墊114之第二列112。 現參考第3圖，J：中总，搞#丄a •堆疊式多”封" 者本發明之實施例而顯示可 之叫面FI兮 00沿著帛1圖之切面線3·3 晶該::疊式多晶片封裝系請包括積體電路 電路）下方。今第/产電路晶粒3〇4(例如薄型或超薄積體 粒302可以路晶粒3〇4及該第一積體電路晶 者可以是不同的。/相同類型（例如功能性或技術），或 該第一積體電路晶粒302之第一非主動面3〇6係用第 94071 10 200818457 一接著劑310(例如晶粒黏接接著劑）黏接至銲盤3〇8(例如 晶粒黏接鋅盤）。第一内部互連件312(例如接合線或帶狀 (ribbon)接合線）連接該第一積體電路晶粒3⑽之第一主動 面314與第一外部互連件316(例如引腳 #該第外部互連件3 16具有L型組構，且該l型組構 ，第一基底318比該L型組構之第一頂部32〇延伸更多至 °玄可堆®式多晶片封裝件系統300之内部。該第一内部互 連312黏接至該第一基底318之第一内部奶。該第一基 底318相對於該第一内部份322之兩邊係為第2圖之該: 列112之第二銲墊324之部份。該第一頂部32〇係為第！ 圖之該第一列108之第一銲墊326之部份。 該第二積體電路晶粒304之第二主動面328係用 間結構（inter-ehip st細紙⑽（例如晶粒黏接 隔物咖⑽⑽接至該第_主動面314。該第二龍電= 粒304係自該第一積體電路晶粒3〇2偏移⑽叫使得 ΐ積體電路晶粒綱不致擾亂該第一内部互連件312與該 弟-積體電路晶粒302之連接。第二内部互連件％ 該第二主動面328與第二外部互連件334。 該第二外部互連件334係顯示如該第—外部互 316之類似L型組構但旋轉⑽度或稱為該第—外部 件316之倒置（invert)。該第二外部互連件％4之 336懸於該第二外部互連件334之第二頂點别之二二 弟二内部互連# 332黏接至該第二基底说之第二内^ 340 °該第二基底336相對於該第二内部份340兩邊係^ Π 94071 200818457 第1圖之該第二列112之第二銲墊324之部 部338係為第2圖之該第一列1〇8之第一輝塾咖之部J·頁 封裝體342(例如環氧模壓化合物）覆蓋該第一積體 路晶粒302、該第二内部互連件332、以及該第一内部互連 件312。該封裝體342部份覆蓋該第一外部互連件而 外露出該第-外部互連件316之該第—銲墊咖和該第二 銲墊叫、以及該第—基底318和該第—頂部32()間之外 側邊。類似地，該封裝體342部份覆蓋該第二外部互連件 334,而外露出該第二外部互連件334之第一銲墊第 二銲塾324、以及該第二基底336與該第二頂部338間之 外侧邊。 相對該第一積體電路3〇2之該銲盤3〇8之一側邊係外 露於周遭環境中。該銲盤308可作為其它功能，例如散敎 器、電磁干擾（EMI)屏障、或用於減輕翹曲之平面剛性結 構。該第二積體電路304之第二非主動面344亦外露於周 •遭環境中。 由第一外部互連件316及第二外部互連件334在間隔 位置（alternating location)所形成之第！圖的第一列j 〇8及 第1圖的第二列112的交錯組構形成模壓連鎖（inted〇ck) 特徵。該連鎖特徵改善濕度敏感度等級（m〇isture sensitivity level，MSL)測試之效能以及增加結構剛性。 邊可堆豐式多晶片封裝系統3〇〇可被測試以驗證是該 第二積體電路晶粒304與該第一積體電路晶粒3〇2之良品 裝置（known good device，KGD)。該可堆疊式多晶粒封裝件 94071 12 200818457 •系統遍可以是具有〇.2Gmm封裝件高度之薄型封裝特 ' 別是薄型或超薄形晶粒）。 ' ' 現參考第4圖，其中係於本發明之替代實施例中具有 該可堆疊式多晶片封袭件系統3 〇 〇之積體電路層疊封裝件 ^件糸統:00之第-封裳件402堆疊於第二封褒件404 下方，且該第二封褒件4〇4於第三封裝件4〇6下方。 可η、該第,封裝件4。4、以及該第三封裝件4〇6 •所 θ之可堆登式多晶片封裳件系、统300是類似或 實質上相同的結構。 疋頰似次 pasted二，Γ件4G2係用導電材料41。(例如錫膏(S〇lder 黏接在基板彻(例如印刷電路板）上。該第一封裝件 之^盤412係用接著劑414(例如導熱接著劑 =不=膏)黏接至基板娜該基板彻可為該銲盤412 t不㈤功能’例如系統級散熱器或接地源。第-封裝件 ，。：：：416係用該導電材料4ι〇連接至該基板彻。 〇乂弟一封裝件4〇4堆疊於該第一封裝件上， —封裝件外部互連件418用該導電材料 j — 封裝件外部互連件416 、 / 連接至该第一 堆疊於兮第1壯: 卜類似地’該第三封裝件 用该導^ 4上’且第三封裝件外部互連件42〇 頂部:抖410連接至該第二封震件外部互連件化之 裝件件4〇2、該第二封裝件4〇4、以及該第三封 在層$封裝件組裝製程前制試以健是良品 94071 13 200818457 展置（KGD)。這樣保證任何 電路層疊封褒件系 “、被挑出，使得該積體 體電路層疊封装 饭-的裝置衫音。该積 行測試。 牛系、、先4 0 0可在組裝期間或之後進-步進 可堆==圖係於本發明之另-替代實施例中具有該 狀养/ Βθ.封裂件系統3GG之積體電路封裝件中有封 二穿：：:g:ln-package)系統500之剖面圖。該積體電路 有封裝件系統50。之第—封農件5〇2係堆 一封裝件504下方，且兮箓—私 5 弟—封裝件5G4係在第三封裴件 第-封：Λ弟一封褒件I該第二封裝件5〇4、以及該 =二可以如第3圖之該可堆叠式多晶片封裝件 糸、·充300疋類似或實質上相同的結構。 ㈣封袭件502係用接著劑514(例如導熱接著劑） "土板5〇8(例如印刷電路板）上。該基板508可為銲盤 512提供不同功能，例如系統級散熱器、或接地源。該第 封裳件5G2之第—封裝件外部互連件516係用第-互連 件522(例如接合線）連接至該基板5〇8。 該第，封裝件504用第一内堆疊（intra_stack)結構 524(例如薄膜接著劑）堆疊於該第一封裝件$们之上。該第 一封衣件504之第二封裝件外部互連件5丨8係用第二互連 件526(例如接合線）連接至該基板508。 類似地，該第三封裝件5〇6係用第二内堆疊結構 528(例如薄膜接著劑）堆疊於該第二封裝件5〇4之上。該第 二封裝件506之第三封裝件外部互連件52〇係用第三互連 94071 14 200818457 件53〇(例如接合線）連接至該基板駕。 封裝件封裝體532覆蓋誃繁一 4 裝件504、該第三封裝件二:02、该弟一封 互連件526、以及談 及弟一互連件522、該第二 可以是任何數目之^ 件別。該封裝件封裳體532 了數目之材抖，例如環氧模壓化合物。 该弟一封褒件502、該第二封 裝件506可在該刼#放士 > 4 Μ及这弟二封 證是良品農⑽…有封裳件組袭製程前被測試以保 得該積體電路封裳件中右㈣^ 〕衣置被挑出，使 裝置影響。該積體電路封壯^中^統5〇0之產量不被壞的 f 有封裝件系統5GG可在組 戒期間或之後進一步進行測試。 現麥考第6圖，其中係顯示第 封裝件系統300於第一曰物比又』隹里式夕日日片 308、該第一外部互連件31=之剖面圖。該鮮盤 均自導線架（圖中未顯干^亥弟二外部互連件334 ^ 該導線架具有複數組之該 二盤=二弟一外部互連件316、以及該第二外部互連件 一 f， 進订深度韻刻以形成該第一基底318、該第 二Γ::該第二基底336、與該第二頂部338以及該銲 I 308。該弟一積體電路晶粒3〇2之第一非主動面鳩係 用该弟-接著劑310黏接於該銲盤3〇8上。 盤區段204保持該銲们〇8於該導線架卜 …干 見 > 考第7圖’其中係顯不第6圖的結構於第一互連 件黏接階段之剖面圖。該第一内部互連件312連接— 積體電路晶粒302之第一主動面314及該第一外部^連件 94071 15 200818457 316之該第一内部322。 現參考第8圖，其中係顯示第7圖之結構於第二晶粒 黏接階段之剖面圖。該第二積體電路晶粒3〇4之該第二主 動面328係用該晶片間結構33〇黏接至該第一積體電路 3〇2之該第一主動面314之一部份。該第二積體電路晶粒 304係與該第一積體電路晶粒3〇2偏移，使得該第一内部 互連件312不致被該第二積體電路晶粒3〇4所擾亂。 —現芩考第9圖，其中係顯示第8圖之結構反轉 於第二互連件黏接階段之剖面圖。第8圖之結構係垂直反 轉—該第一内互連件332連接該第二積體電路晶粒go* 第主動面328與該第二外部互連件334之第二内部份 340。該第二積體電路晶粒綱與該第—積體電路晶粒搬 =偏移’使得該第二内部互連件332之連接不致被該第一 積體電路晶粒302所阻礙。

現參考第H)圖，其中係顯示第9圖之結構於模壓階再 之二面圖。第9圖之結構進行模壓及後㈣固化製程(p〇s 3叫process)而形成該封裝體342。該封裝们42覆蓋 積體電路3〇2、該第—内部互連件312、以及該第二 件332。該封裝體342也部份覆蓋該銲盤规、該 二積體以及該第二外部互連件334,使該第 销版电路電路晶粒3 04之筐-非+ # 規夫去… 之弟—非主動面344外露出來。 見多考弟11圖，直中将甚g +隹 fsin〇lll 、 ，、肀知頌不弟10圖之結構於切單 的剖面圖°第1G圖之結構可進行選擇性 復衣程（例如電錢金），用於改善導電性及接合力。第 94071 16 200818457 ίο圖之結構係自該導線架（圖中 中未頒不）切單，而形成可堆 疊式多晶封裝件系統300。 現參考第12圖，其中係翻-士人丄心 ⑷ 〒係頌不於本發明之實施例中用於 製造該可堆疊式多晶片封裝侔糸 / 力玎戒件系統300之可堆疊式多晶片 封裝件系統1200之流程圖。該系統1200包括：於方塊· 中，形成具有基底與頂部之外部互連件、以及鲜盤；於方 塊！2〇4中’ Μ第-積體電路晶粒於該銲盤之上，·於方塊 1206中，堆疊第二積體電路晶粒於該第-積體電路晶粒之 上，於方塊1208中，連接該第一積體電路晶粒與該外部互 連件；於方塊⑵0巾’連㈣第二㈣電路晶粒與該外部 互連件；於方塊1212中，將該第一積體電路晶粒、該第二 積體電路晶粒、該銲盤以及該外部互連件模壓，使該外部 互連件部份外露出來。 已發現本發明因此有數個態樣。 已發現本發明提供具有非常低的封裝件高度之可堆疊 _ ^多晶片封裝件’暨提高散熱效能、避油曲之結構剛性、 间#墊數目、以及來自該封裝件之上、下層兩者之彈性連 接選擇。 一種態樣係本發明提供該第二積體電路晶粒與該第一 積體電路晶粒之偏移面對面堆疊組構，用於提供低封裝件 高度。該面對面組構稱為主動面對主動面組構。 本發明之另一態樣提供該第二積體電路晶粒與該第一 積體電路晶粒之偏移面對面堆疊組構，用於保護該積體電 路晶粒之主動面上的電路，以及提供多個散熱路徑至周遭 94071 17 200818457 環境中。 …t?: 月之又另一態樣提供設有多功能之晶粒點接銲 =。忒sa粒黏接銲盤提供平面剛性以減輕該封裝件 里中的積體電路晶粒之翹曲。該晶粒黏接銲盤也可作 熱板(heat spreader)。此外，該晶粒黏接銲盤於接地時可 為EMI屏障。 了」作 加▲本發明之又另一態樣提供更堅固的封裝件設計和導線

=X BB粒黏接鋅盤免去將膠帶（adhesive tape)黏接至導線 ^为而要以便托住該積體電路晶粒。這樣簡化該樂』程並 降低：面成本，同時利用已證實的技術且合格的結構，用 於大生產。 本發明之又另一態樣從該第一與第二列之銲墊中的第 :與第二外部互連件的交錯組構提供模壓鎖定（mold lock) 特徵。這樣同時提供額外的結構支撐以及改善msl測試的 效能。 _ 本發明之又另一態樣提供堆疊於不同組構中的彈性， 例如層疊封裝件（package_〇n_package)或封裝件中有封裴 件（package_in-package)組構。 ^本發明之又另一態樣提供該封裝件之上、下層兩者之 书性連接性以容納不同的系統連接條件及堆疊組構。 本發明之又另一重要態樣係本發明有價值支持及提供 降低成本、簡化系統、以及增加效能的歷史趨勢。 本發明之這些及其它有價值的態樣因此促進本技術之 狀態到至少下一層次。 94071 18 200818457 因此，已發現本發明之堆疊式多晶片封裝件 7提供重要與迄今未知和無法得到之解決辦法、能力刀 改：：效能、降低EMI、以及系統中的可靠度等功能 恶樣。所產生之製程及組構係直接的、具成本效 不

複=的、高度通用性及有效的，且能藉由改造已知的J 來貫施，且因此立即適用於有效率地及經 丁 路封裝件裴置。 衣仏檟體電 雖然本發明已結合特定最佳 代、修改以及變化對在此技術領域3 *者會疋减而易見的。因此，本發明係欲包含所有 ::於:二申請權利範圍之範嘴内的所有此種替 。本文中迄今所述及之或示出於附加的圖式 _之所，的均以說明或非限制的意義來詮釋。 【圖式簡單說明】 第1⑸於本發明之實施例中可堆疊 系統的俯視圖； 、夕日日斤訂衣件 第2圖係第1圖之可雄 圖； 堆宜式多晶片封裝件系統之仰視 第3圖係於本發明之實 系統之剖面圖； 例中了堆里式多晶片封裝件 曰片本發明之替代實施例中具有該可堆疊式多 曰曰片封衣件布統之積體電路層疊封裝件 (paCk^ge-on_packageM 統之剖面圖； 弟5圖仏於本發明之另一替代實施例中具有該可堆疊 94071 19 200818457 式多晶片封裝件系統之積體電路封裝件中有封裝件 (package-in-package)系統之剖面圖； 第6圖係第3圖之可堆疊式多晶片封裝件系統於第一 晶粒黏接階段之剖面圖； 弟7圖係第6圖之結構於第一互連件黏接階段之 圖； 第8圖係第7圖之結構於第二晶粒黏接階段之剖面圖； 第9圖係第8圖之結構反轉於第二互連件黏接階段之 剖面圖； . f 10圖係第9圖之結構於模壓階段之剖面圖； 第1圖係帛1 〇圖之結構於切單階段之剖面圖；以及 夕曰第12圖係於本發明之實施例中用於製造該可堆疊式 夕晶片封裝件系統之可雄聂彳炙曰μ & & Μ / 3 ^ @。 封裝件㈣之流程 【主要元件符號說明】 1〇0可堆疊式多晶片封裝件系統 102 106 110 114 204 非主動面 雙銲墊列 326 第一辉墊 324 第二銲墊 鋒盤區段 302 第一積體電路晶粒 304第二積體電路晶粒 306 第一非主動面 104 108 112 202 300 封裝體 第一列 第二列 308、412、512 銲盤 可堆疊式多晶片封裝系統 310 第一接著劑 94071 20 200818457 312 316 320 330 336 340 344 402 ,404 406 410 416， 418、 420、 500 522 526 530 1200 1202， 互連件 334外部互連件 頂部 晶片間結構 第二基底 内部份 非主動面 弟—可堆疊 第 第 504 502 506 314 318 322 332 338 342 400 晶 第一主動面 基底 内部份 第二内部互連件 第二頂部 封裝體 積體電路層疊封裝系統 片封裝件系統 式多 第一可堆疊式多晶片封裝件系、統 ϋ 第三封裝件彻、508基/ 導電材料 4Η、514 516第一封裝件外部互連件 518第二封裝件外部互連件 520第三封裝件外部互連件 積體電路層疊封裝系統 :互連# 524第-内堆疊結構 第二互連件 528第二内堆疊結構 第一互連# 532封褒件封裝體 可堆$式多晶片封裴件系統1204、1206、1208、121〇、1212 方塊 接著劑 94071

Claims (1)

1. 200818457 十、申請專利範圍： 1. 一種可堆疊式多晶片封裝件系統（1200)，包括： 形成具有基底（318)與頂部（320)之外部互連件 (316)、以及銲盤（308); 固定第一積體電路晶粒（302)於該銲盤（308)之上； 以主動面對主動面組構方式堆疊第二積體電路晶 粒（304)於該第一積體電路晶粒（302)之上； 連接該第一積體電路晶粒（302)與該基底（318); • 連接該第二積體電路晶粒（304)與該基底（318);以 及 將該第一積體電路晶粒302、該第二積體電路晶粒 (304)、該銲盤（308)、以及該外部互連件（316)模壓，使 該外部互連件（316)部份外露出來。 2·如申請專利範圍第1項之系統（1200)，進一步包括堆疊 第一可堆疊式多晶片封裝件系統（404)於第二可堆疊式 多晶片封裝件系統（402)之上。 •3·如申請專利範圍第1項之系統（1200)，進一步包括： 固定第一可堆疊式多晶片封裝件系統（502)於基板 (508)之上； 堆疊第二可堆疊式多晶片封裝件系統（504)於該第 一可堆疊式多晶片封裝件系統(502)之上；以及 將該第一可堆疊式多晶片封裝件系統（502)和該第 二可堆疊式多晶片封裝件系統（504)與該基板（508)—起 模壓。 22 94071 200818457 4.如申請專利範圍第1項之系統（1200)，其中： 連接該第一積體電路晶粒（302)與該基底（318)包 含： 連接該第一積體電路晶粒（302)與該基底（3 18)之内 部份（322); 連接該第二積體電路晶粒（3 04)與該基底（3 1 8)進一 步包含： 連接該第二積體電路晶粒（304)與該基底（31 8)之内 _ 部份（322);以及 該系統（1200)又進一步包括： 形成連接至該第二積體電路晶粒（304)之外部互連 件（334)對連接至該第一積體電路晶粒（302)之該外部互 連件（3 16)係成倒置組構（inverted configuration)。 5·如申請專利範圍第1項之系統（1200)，其中，以該主動 面對主動面組構方式堆疊該第二積體電路晶粒（304)於 φ 該第一積體電路晶粒（302)之上包含：將該第二積體電路 晶粒（304)之第二主動面（328)面向該第一積體電路晶粒 (302)之第一主動面（314)。 6. —種可堆疊式多晶片封裝件系統，包括： 具有基底（318)與頂部（320)之外部互連件（316)、以 及銲盤（308); 於該銲盤（308)之上的第一積體電路晶粒（302); 以主動面對主動面組構於該第一積體電路晶粒 (302)之上的第二積體電路晶粒（304); 23 94071 200818457 該第一積體電路晶粒（302)與該基底（318); 該第二積體電路晶粒（304)與該基底（3 18);以及 覆盖该弟*積體電路晶粒（302)、該弟二積體電路晶 粒（304)、該銲盤（308)、以及該外部互連件（316)之封裝 體（encapsulation)(342)，使該外部互連件（316)部份外露 出來。 7·如申請專利範圍第6項之系統，進一步包括於第二可堆 疊式多晶片封裝件系統之上的第一可堆疊式多晶片封 _裝件系統。 8. 如申請專利範圍第6項之系統，進一步包括： 於基板（508)之上的第一可堆疊式多晶片封裝件系 統（502); 於該第一可堆疊式多晶片封裝件系統（502)之上的 第二可堆疊式多晶片封裝件系統（504);以及 用以覆蓋該第一可堆疊式多晶片封裝件系統（502) φ 和該第二可堆疊式多晶片封裝件系統（504)與該基板 (508)—起之封裝件封裝體（532)。 9. 如申請專利範圍第6項之系統，其中： 該第一積體電路（302)與該基底（318)間之互連件包 含： 該第一積體電路晶粒（302)與該基底（318)之内部份 (322)間之互連件；以及 該第二積體電路晶粒（304)與該基底（3 18)間之互連 件（312)進一步包含： 24 94071 200818457 該第二積體電路晶粒（304)與該基底（3 18)之内部份 (322)間之該互連件（312);以及 該系統又進一步包括： 連接至該第二積體電路晶粒（304)之該外部互連件 (334)對連接至該第一積體電路晶粒（302)之該外部互連 件（316)係成反轉組構。 10.如申請專利範圍第6項之系統，其中，以該面對面組構 於該第一積體電路晶粒（302)之上的該第二積體電路晶 • 粒（304)具有面向該第一積體電路晶粒（302)之第一主動 面（314)之該第二積體電路晶粒（304)的第二主動面 (328)。 25 94071