TW200818409A - Method for fabricating storage node contact in semiconductor device - Google Patents

Description

200818409 九、發明說明： 本發明主張2006年9月28日申請之韓國專利申請案 第10-2006-0095196號之優先權，將其全文倂入本案參考。 【發明所屬之技術領域】 本發明關於一種用於製造半導體元件之方法，尤其是 關於一種使用線型自動對準接點鈾刻（line type self-aligned contact etch)以形成儲存節點接點之方法。 【先前技術】 隨著半導體元件成爲高度積體化，在80nm或以下之技 術之儲存節點接點插塞中，使用氟化氬（ArF)光阻形成作爲 溝槽型之接點。 然而，當儲存節點接點（SNC1 )被形成於溝槽型中時， 因爲儲存節點接點插塞被塡入溝槽型儲存節點接觸孔，所 以儲存節點接點之上部（upper portion )所曝露的表面積 小。如此，造成與隨後的儲存節點之重疊邊限（overlay margin)不足。因此，通常需要於其間形成襯墊多晶矽（pad polysilicon) ( SNC2)。 再者，當進行飩刻製程以形成溝槽型儲存節點接觸孔 時所使用之ArF光阻會由於採用昂貴設備而造成維護成本 增加。如此，量產性被縮減。已導入一種用於形成線型儲 存節點接點之方法來克服前述限制。 第1A至1E圖係圖示用於形成半導體元件中之儲存節 點接點的習知方法之剖面圖。 參照第1 A圖，將閘圖案G形成於半成品基材1 1上。 -5- 200818409 每一閘圖案G含有閘絕緣層1 2、閘導電層1 3及閘硬遮罩 14。於閘圖案G之側邊上形成閘間隔物1 5。於基材結構上 形成第一絕緣層1 6。於第一絕緣層1 6中形成導降插塞17 並耦接至基材1 1。於第一絕緣層1 6上形成第二絕緣層1 8。 於第二絕緣層1 8之某些部位上形成位元線BL。每一位元 線BL含有配置位元線鎢層1 9及位元線硬遮罩20之堆疊結 構。於位元線BL側壁上形成位元線間隔物2 1。於第二絕 k層18及多條位原元線BL上形成第三絕緣層22。於第三 ® 絕緣層22上形成硬遮罩23。硬遮罩23含有多晶矽層。將 硬遮罩23形成爲線型結構。 參照第1 B圖，使用硬遮罩23作爲蝕刻阻障以蝕刻一 部分的第三絕緣層22而形成開口區。此時，將開口區形成 至不會使位元線鎢層1 9曝露的深度。進行濕飩刻製程以放 大開口區線寬。如此，形成第一開口區24。元件符號22A 意指經蝕刻的第三絕緣層22A。 參照第1C圖，於硬遮罩23及第一開口區24之表面輪 ^ 廓上形成用於形成間隔物之氮化物系層25。 參照第1 D圖，使用乾蝕刻製程來飩刻氮化物系層25。 因此，於位元線硬遮罩20上部上形成儲存節點接點間隔物 25A。飩刻第一開口區24之下部直到導降插塞17被曝露 出，以形成第二開口區26。元件符號22B及18A係分別指 第三絕緣圖案22B及第二絕緣圖案18A。 參照第1 E圖，用於形成插塞之導電層（例如多晶矽層） 被形成於基材結構上，且塡補於以第一開口區24及第二開 -6- 200818409 · 口區26所架構之儲存節點接觸孔。進行平坦化製程（例如 化學機械硏磨（CMP )製程）以形成儲存節點接點插塞27。 在平坦化製程期間移除硬遮罩23。 當採用線型儲存節點接觸孔時，可利用氟化氪（KrF ) 進行圖案化。然而，因爲當形成線型儲存節點接觸孔時， 位元線BL之位元線硬遮罩20被曝露出，因此難以獲得自 動對準接點邊限特徵 （self-aligned contact margin characteristic )，造成位元線硬遮罩20之大量蝕刻損失。即 使形成氮化物系層作爲儲存節點接點間隔物25A，亦難以 在60nm或以下技術之元件中確保自動對準接點邊限。 【發明内容】 本發明之具體實施例係針對提供一種在半導體元件中 形成儲存節點接點之方法，其能確保自動對準接點邊限， 且當形成線型儲存節點接觸孔時，減少位元線硬遮罩之蝕 刻損失。 根據本發明之一態樣，提供一種在半導體元件中形成 儲存節點接點之方法，包括：於含有導降插塞之半成品基 材上形成第一絕緣層；於第一絕緣層上形成位元線，每一 位元線含有包括位元線鎢層及位元線硬遮罩之堆疊結構； 於第一絕緣層上形成第二絕緣層以將鄰近位元線加以絕 緣；以不會曝露位元線鎢層之方式來蝕刻一部分第二絕緣 層而形成第一開口區；放大第一開口區之線寬；飩刻殘留 的第二絕緣層及第一絕緣層以形成曝露出導降插塞表面之 第二開口區；於含有第一及第二開口區之儲存節點接觸孔 200818409 側壁上形成間隔物，該間隔物含有包括氧化物系層及氮化 物系層之堆疊結構；及以導電材料塡補儲存節點接觸孔以 形成儲存節點接點。 根據本發明之另一態樣，提供一種在半導體元件中形 成儲存節點接點之方法，包括：於半成品基材上形成第一 絕緣層；於第一絕緣層上形成含有鎢層之位元線，每一位 元線含有堆疊結構；於第一絕緣層上形成第二絕緣層以將 鄰近位元線加以絕緣；以不會曝露出位元線鎢層之方式來 餓刻一部分第二絕緣層而形成第一開口區；放大第一開口 區之線寬；蝕刻第二絕緣層及第一絕緣層的殘留部分以形 成第二開口區·，於含有第一及第二開口區之儲存節點接觸 孔側壁上形成間隔物·，及以導電材料塡補儲存節點接觸孔 以形成儲存節點接點。 【實施方式】 本發明之具體實施例關於一種在半導體元件中製造儲 存節點接點之方法。 第2A至2F圖係根據本發明之具體實施例的剖面圖， 圖示在半導體元件中形成儲存節點接點之方法。 參照第2 A圖，於半成品基材31上形成閘圖案G。一 般而言，用於形成動態隨機處理記憶體（DRAM )所需製程 (例如井製程（well process)及隔離結構（isolation structure)製程）係預先在基材31上執行。每一閘圖案G 含有閘絕緣層32、閘導電層33及閘硬遮罩34。一般使用 熱氧化製程或乾/濕氧化製程來形成閘絕緣層32。閘導電層 -8-

200818409 3 3含有多晶矽層、金屬層或金屬矽化物層。閘硬； 含有氮化矽（Si3N4 )層。 於閘圖案G側壁上形成閘間隔物3 5。將包含導 (landing Plug)37之第一絕緣圖案36形成於基材31 案G上。更詳細而言，於閘圖案G及基材31上形 絕緣層。進行平坦化製程直到曝露出閘硬遮罩3 4。 塞37接著被形成於第一絕緣層中，耦接至基材31。 塞37包含多晶矽插塞。 於第一絕緣圖案3 6上形成第二絕緣層3 8。於第 層3 8之特定部位上形成多數位元線b L。每一位元| 有配置位元線鎢層3 9及位元線硬遮罩40之堆疊結 位元線BL側壁上形成位元線間隔物41。當與習知 線間隔物比較時，位元線間隔物4 1具有增加的厚违 位元線間隔物41形成爲約200A至約300A之厚度 將習知的位元線間隔物形成爲約1 3 〇 A之厚度，然而 發明之具體實施例之位元線間隔物4 1係形成爲約 厚度。如此，位元線間隔物4 1所增加的厚度改善自 接點（SAC )邊限。同時，位元線間隔物41包含實 層。 於位元線B L及第二絕緣層3 8上形成第三絕縫 於第三絕緣層42上形成硬遮罩43。硬遮罩43含窄 層。將硬遮罩4 3形成爲線型結構。 參照第2 B圖，使用硬遮罩4 3作爲蝕刻阻障》 部分的第三絕緣層42而形成開口區。藉由使用硬 冬 遮罩34 降插塞 及閘圖 成第一 導降插 導降插 ;二絕緣 泉BL含 i構。於 1的位元 [。可將 。例如， ί根據本 260Α 之 I動對準 (化矽系 :層 42 〇 『多晶矽 (蝕刻一 遮罩4 3 200818409 作爲鈾刻阻障而於第三絕緣層4 2上進行乾蝕刻製程，以形 成開口區而形成凹陷（depression)。接著於凹陷上進行濕 飩刻製程以放大開口區線寬。如此，形成第一開口區44。 元件符號42A意指經鈾刻的第三絕緣層42A。放大的開口 區線寬造成後續的儲存節點接點之上表面積增加。如此’ 可確保儲存節點之重疊邊限。 濕蝕刻製程具有等向特徵。如此，凹陷之側壁及底部 表面在所有方向均被鈾刻至約略相同的深度。濕蝕刻製程 使用一般用於蝕刻絕緣層之化學品。將第一開口區44形成 至不會曝露出位元線鎢層39之預期深度（intended depth)。 參照第2C圖，使用硬遮罩43作爲鈾刻阻障，將第一 開口區44下方之經蝕刻的第三絕緣層42A及第二絕緣層 38之部位予以乾鈾刻。元件符號42B及38A分別意指第三 絕緣圖案42B及第二絕緣圖案38A。如此，形成第二開口 區，其曝露出導降插塞37上部。因此，含有第一開口區44 及第二開口區之儲存節點接觸孔45被形成。儲存節點接觸 孔45之形成包括：在形成第一開口區44後，形成未形成 儲存節點接點間隔物之第二開口區，不像習知的方法。如 此，將儲存節點接觸孔45所曝露出的表面積最大化，且可 在60 nm或以下技術之元件中確保開口邊限（open margin)。 參照第2D圖，在硬遮罩43及儲存節點接觸孔45之表 面輪廓上形成用於形成間隔物之氧化物系層4 6及用於形 成間隔物之氮化物系層47。將氧化物系層46形成爲厚度約 450A至約550A，且氮化物系層47形成爲厚度約100A至 -10- 200818409 約200A。當氧化物系層46包含具有惡化的階梯覆蓋特徵 之未攙雜矽酸鹽玻璃（undoped silicate glass，USG )層時， 形成於位元線硬遮罩40上部上方之USG層部位的厚度大 於形成於基材結構之側壁及底部表面上方之USG層其他部 位的厚度。如此，可進一步改善SAC邊限。 參照第2E圖，在氮化物系層47及氧化物系層46上進 行乾蝕刻製程，以形成儲存節點接點間隔物。每一儲存節 點接點間隔物含有已圖案化之氧化物系層46A及已圖案化 ® 之氮化物系層47A。 參照第2F圖，將用於形成插塞之多晶矽層塡補在儲存 節點接觸孔45中以形成儲存節點接點插塞48。 第3圖係圖示一顯示儲存節點接觸孔及儲存節點接點 插塞之SAC的圖面。在位元線BL之間將儲存節點接觸孔 45予以自動對準，且藉由儲存節點接觸孔45將線型儲存節 點接點插塞4 8予以自動對準。 根據本發明之具體實施例，使用KrF光阻來形成線型 儲存節點接點插塞。與習知方法中所使用之位元線間隔物 相比，本發明係形成較厚的位元線間隔物以減少蝕刻損失 (一般係由於位元線硬遮罩之曝露而發生蝕刻損失）。如 此’可進一步確保SAC邊限。 在習知的儲存節點接觸孔之形成過程中，實施部分蝕 刻之後’線寬被放大，並接著形成間隔物。相反地，根據 本發明具體實施例，係在部分蝕刻及放大線寬後形成儲存 節點接觸孔。如此可確保間隔物表面積。又，因爲使用含 -11- 200818409 有氧化物系層及氮化物系層之堆疊結構作爲儲存節點接黑占 間隔物，因此可減少位元線電容並改善SAC邊限。 根據本發明之具體實施例，使用KrF作爲曝光源來形 成線型儲存節點接觸孔。如此，可省略使用ArF作爲曝光 源之習知第二儲存節點接點的形成製程。再者，省略第二 儲存節點接點的形成製程會減少總製程數而導致製造成本 降低。 雖然已藉由特定具體實施例而說明本發明，但對熟習 技藝者而言可清楚明白，在不背離下列申請專利範圍所定 義的本發明之精神及範疇下，能進行各種變化及修改。 【圖式簡單說明】 第1A至1E圖係圖示在半導體元件中形成儲存節點接 點之習知方法的剖面圖。 第2A至2F圖係根據本發明之具體實施例，圖示在半 導體元件中形成儲存節點接點之方法的剖面圖。 第3圖係圖示一顯示儲存節點接觸孔及儲存節點接點 插塞之自動對準接點的圖面。 【主要元件符號說明】 G 閘 圖 案 BL 位 元 線 11 半 成 品 基材 12 閘 絕 緣 層 13 閘 導 電 層 14 閘 硬 遮 罩 -12- 200818409

15 16 17 18 1 8A 19 20

21 22

22A 22B 2 3

24 25 25A

26 27 31 3 2 33 34 35 36 閘間隔物 第一絕緣層 導降插塞 第二絕緣層 第二絕緣圖案 位元線鎢層 位元線硬遮罩 位元線間隔物 第三絕緣層 經鈾刻的第三絕緣層 第三絕緣圖案 硬遮罩 第一開口區 氮化物系層 儲存節點接點間隔物 第二開口區 儲存節點接點插塞 基材 閘絕緣層 閘導電層 閘硬遮罩 閘間隔物 第一絕緣圖案 導降插塞 -13- 37 200818409 38 第 二 絕 緣 層 38A 第 二 絕 緣 圖 案 39 位 元 線 鶴 層 40 . 位 元 線 硬 遮 罩 41 位 元 線 間 隔 物 42 第 三 絕 緣 層 42A 經 飩 刻 的 第 二 絕 緣 層 42B 第 二 絕 緣 圖 案 43 硬 遮 罩 44 第 —^ 開 □ is 45 儲 存 節 點 接 觸 孔 46 氧 化 物 系 層 46 A 已 圖 案 化 之 氧 化 物 系 層 47 氮 化 物 系 層 47A 已 圖 案 化 之 氮 化 物 系 層 48 儲 存 節 點 接 點 插 塞 -14-

Claims (1)

1. 200818409 十、申請專利範圍： 1 ·一種在半導體元件中形成儲存節點接點之方法，其包括： 於含有導降插塞之半成品基材上形成第一絕緣層； 於該第一絕緣層上形成多數位元線，每一位元線含 有包括位元線鎢層及位元線硬遮罩之堆疊結構； 於該第一絕緣層上形成第二絕緣層以將諸相鄰之位 元線加以絕緣； 以不會曝露該些位元線鎢層之方式來蝕刻部分的該 # 些第二絕緣層而形成第一開口區； 放大該第一開口區之線寬； 蝕刻該殘留的第二絕緣層及該第一絕緣層以形成曝 露出該導降插塞表面之第二開口區； 於含有該些第一及第二開口區之儲存節點接觸孔之 諸側壁上形成多數間隔物，該些間隔物含有包括氧化物 系層及氮化物系層之堆疊結構；及 以導電材料塡補該儲存節點接觸孔以形成儲存節點 • 接點。 2. 如申請專利範圍第1項之方法，其中形成的間隔物包括： 於基材結構之表面輪廓上形成該氧化物系層及該氮 化物系層；及 進行乾鈾刻製程。 3. 如申請專利範圍第2項之方法，其中該氧化物系層包含 未攙雜矽酸鹽玻璃（USG)層。 4. 如申請專利範圍第3項之方法，其中一部分該氧化物系 -15- 200818409 層形成於該些位元線上部上方且其厚度較大於形成於該 些位元線之諸側壁上方及在該些位元線間之諸底部表面 上方之該氧化物系層的其餘部分。 5 ·如申請專利範圍第2項之方法，其中所形成該氧化物系 層的厚度範圍爲約450A至約5 50A，且所形成該氮化物 系層的厚度範圍爲約100A至約200A。 6.如申請專利範圍桌1項之方法，其中該些位兀線含有於 該些位元線諸側壁上所形成之諸位元線間隔物，且所形 成該些位元線間隔物之厚度範圍爲約200A至約300A。 7 ·如申請專利範圍第1項之方法，其中將該儲存節點接點 形成爲線型結構。 8 ·如申請專利範圍第1項之方法，其中該儲存節點接觸孔 係使用氟化氪（KrF )作爲曝光源所形成。 9·如申請專利範圍第1項之方法，其中於該第一絕緣層上 形成第二絕緣層以將諸鄰近位元線加以絕緣，包括將第 二絕緣層平坦化直到該些位元線之該些位元線硬遮罩被 曝露出。 1 〇 · —種在半導體元件中形成儲存節點接點之方法，其包 括： 於半成品基材上形成第一絕緣層； 於該第一絕緣層上形成含有鎢層之多數位元線，每 一位元線含有堆疊結構； 於該第一絕緣層上形成第二絕緣層以將該些鄰近 位元線加以絕緣； -16- 200818409 以不會曝露出該些位元線鎢層之方式來蝕刻部分 第二絕緣層而形成第一開口區； 放大該第一開口區之線寬； 鈾刻該第二絕緣層及該第一絕緣層的殘留部分以 形成第二開口區； 於含有該些第一及第二開口區之儲存節點接觸孔 之諸側壁上形成多數間隔物；及 以導電材料塡補儲存節點接觸孔以形成儲存節點 接點。 11.如申請專利範圍第10項之方法，其中該半成品基材含 有導降插塞，及該堆疊結構含有位元線硬遮罩。 1 2.如申請專利範圍第11項之方法，其中蝕刻殘留部分而 曝露出該導降插塞的表面。 1 3 ·如申請專利範圍第1 〇項之方法，其中該些間隔物含有 包括氧化物系層及氮化物系層之堆疊結構。 -17-