TW200818358A - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- TW200818358A TW200818358A TW096135324A TW96135324A TW200818358A TW 200818358 A TW200818358 A TW 200818358A TW 096135324 A TW096135324 A TW 096135324A TW 96135324 A TW96135324 A TW 96135324A TW 200818358 A TW200818358 A TW 200818358A
- Authority
- TW
- Taiwan
- Prior art keywords
- metal layer
- forming
- layer
- semiconductor device
- semiconductor
- Prior art date
Links
Classifications
-
- H10W74/129—
-
- H10W72/20—
-
- H10W74/014—
-
- H10W70/60—
-
- H10W72/01231—
-
- H10W72/01251—
-
- H10W72/07251—
-
- H10W72/07331—
-
- H10W72/251—
-
- H10W72/354—
-
- H10W72/952—
-
- H10W74/00—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
200818358 九、發明說明: 【發明所屬之技術領域】 本發明係有關於一種半導體裝置之製造方法,以及係 關於種=導體裝置之製造方法,其巾該半導體I置在從 -平面圖觀看時具有一大約相同於一半導體晶片之尺 寸,以及其中該半導體晶片係覆晶接合至一 【先前技術】 茶 在傳統半導體裝置中,具有一種稱為晶片尺寸封裝之半 導體裝置(見例如圖υ,該半導體裝置在從一平面圖觀看 時係以幾乎相同於—半導體晶片之尺寸所製成。 圖1係一傳統半導體裝置之剖面圖。 參考圖1,-傳統半導體裝置1〇〇包括一半導體晶片 1(Π、内部連接端102、一樹脂層1〇3、一佈線圖案刚、 一防丨干罩幕1 〇 6及外部連接端1 〇 7。 該半導體晶片1G1包括已薄化之—半導體基板11〇、一 半導體積體電路1U、複數個電極塾U2及—保護膜113。 該半導體龍電路ln被提供於該半導縣板iiQ之上表 面。該半導體積體電路111包括_(或複數個)擴散層、絕 緣層、介層及金屬線等。該複數個電極塾112被提供於該 半^體積體电路111上方。該等複數個電極墊1丨2電性連 接至在該半導體積體電路⑴上所提之金屬線。該保護膜 W被提供於該半導體積體電路⑴上方。該保護膜ιΐ3 係一用以保護該半導體積體電路〗丨】之薄膜。 該等内部連接端102被提供於該等電極墊112上。從該 312XP/發明說明書(補件)/96-10/96135324 6 200818358 :=層:暴露該等内部連接端1〇2之上端。該等内部連 之上端連接至該佈線圖案1〇4。提供該樹脂層 103,以便覆蓋該半導體曰 端1〇2之表面。曰曰片101之提供有該等内部連接 圖案1〇4被提供於該樹脂層⑽上。該佈 二:連接至該等内部連接端1〇2。該饰線圖案 經 ^内部連接端102電性連接至該等電極塾112。該佈 : 4具有外部連接端形成區域1G4A,而在該等外 =連接端形成區域购±提供㈣科 该防焊罩幕⑽被提供於該樹脂層1〇3上方,以便覆㈠ =圖案104之除了該料部連接端形成區域難之外 的部分。 圖2至10顯示該傳統半導體裝置之製造步驟。在圖2 置二中:相同組件係以相同於圖1所示之傳統半導體裝 置100的元件符號來表示。 -Li=圖2所示之製程步驟中’在該尚未薄化之半導 m上方形成該半導體晶片ι〇卜其中該半導體晶 及詩導體積體電路⑴、該複數個電極墊112 叙°膜113。接下來’在圖3所示之製程步驟中,在 5亥硬數個電極墊11 2上开彡a、+ # ^ A + _ 也成该寺内部連接端102。在此 寸,該複數個内部連接端1〇2之高度係不同的。 、—=,在圖4所示之製程步驟中,將一平板u =内部連接謂壓著,以對齊該等内部連接端ι〇2 同-接者,在圖5所示之步驟中’形成該樹脂層⑽, 312XP/發明說明書(補件)/96·ΐ()/96ΐ35324 7 200818358 以便覆蓋該等内部連接端1()2及該半導體晶片m之形成 有該等内部連接端102的表面。 y 然後’在圖6所示之製程步驟中,研磨該樹脂層1〇3, •直到從該樹脂層103暴露該等内部連接端1〇2之上表面 • 1〇2A為止。在此時,實施該研磨,以便使該樹脂層103 之上表面103A大致與該等内部連接端1〇2之上表面1〇2八 齊平。 f 接下來,在圖7所示之製程步驟中,在該樹脂層1〇3之 、上表面103A上方形成該佈線圖案104。然後,在圖8所 示之步驟中,在該樹脂層1〇3上形成該防焊罩幕106,以 便覆蓋該佈線圖案1〇4之除了該等外部連接端形成區域 104A之外的部分。 接著,在圖9所示之製程步驟中,從該半導體基板工i 〇 之下侧研磨該半導體基板Π 〇,以使該半導體基板丨丨〇較 薄。然後,在圖10所示之製程步驟中,在該等外部連接 (端形成區域104A上方形成該等外部連接端丨〇7。在此方 式中’元成遠半導體裝置1〇〇(見專利文件1)。 [專利文件1]日本專利第3, 614, 828號。 然而’该傳統半導體裝置1 0 0之製造方法需要對齊該複 數個内部連接端102之高度的製程及藉由研磨該樹脂膜 :1 〇 3從該樹脂層1 〇 3暴露該複數個内部連接端1 〇 2之上表 ; 面1 〇 2 A的製程’以致於會有需要許多製程步驟之問題, 因而增加製造成本。 【發明内容】 312XP/發明說明書(補件)/96-10/96135324 8 200818358 半= ::: =發明’以及本發明之目的提供-種 、。方去,以允許製造成本之降低。 依據本發明之第一翻 &、丄>、“ 法,該半導體F ^ ^ 供—種+導㈣置之製造方 半導許美相.1 l括一上面形成有複數個半導體晶片之 極執^ΐ複數個半導體晶片具有電極墊;在該等带 斤k供之内部連接端;以及連接: 之佈線圖案, 1 1埂接鸲 f 該方法包括: 絶緣树脂形成製程,用以形成一絕 内部連接端及該複數個半導體晶 :曰:二亥專 接端的表面; 干⑽“之楗供有该專内部連 層 .金屬層形成製程,用以在該絕緣樹脂上形成一金屬 一壓接製程,用以藉由懕莫 該等内部連接端;以1 屬層以壓接該金屬層與 ;-:線圖案形成製程’用以在嶋製 金屬層以形成該等佈線圖案。 =本&明’在錢緣樹脂之形成以覆蓋該複數個内 —予千¥體阳片之形成有該等内部連接端的表 \猎 忒絕緣樹脂上形成打算用於該佈線圖案之該 金屬層及壓著此金屬層以屢接〃 i按4金屬層與該複數個内部 知可以不需要對齊該複數個内部連接端之高度的製 程及研磨該絕緣樹脂從 、古& & 何伽以攸省絶緣樹脂暴露該複數個内部 連接化之部分的製程。在此古4 在方式t,可以減少製程步驟之 312XP/發明說明書(補件)/96_1〇/96135324 9 200818358 數:據m導體裳置之製造成本的降低。 χ之第一觀點,提供一種半導體 法,該半導體梦署七紅 彳版衣置之製造方 半導-美一上面形成有複數個半導體晶片之 η版5亥稷數個半導體晶片具有電極塾;在該等♦ 極墊上所提供之内部連在"專电 之佈線圖案,連接而,以及連接至料内部連接端 該方法包括: r 内:=招:脂形成製程’用以形成一絕緣樹脂以覆蓋該等 接端的表:及該複數個半導體晶片之提供有該等内部連 ^至屬層$ a製程,用以在該絕緣樹脂上連續地疊合一 第一金屬層及一第二金屬層; 一壓接製程,用以藉由壓著該第二金屬層以壓接該第_ 至屬層與该等内部連接端; -連接墊形成製程,用以在該壓接製程後藉由蝕刻該第 ^二金屬層以形成連接墊;以及 一佈線圖案形成製程,用以藉由蝕刻該第一金屬層以形 成該等佈線圖案。 〃 依據本發明,在該絕緣樹脂之形成以覆蓋該複數個内部 連接端及該複數個半導體晶片之提供有該等内部連接端 -的表面後,藉由在該絕緣樹脂上方連續地形成打算用於該 :佈線圖案之該第一金屬層及打算用於該等連接墊之該第 一金屬層以及壓著該第二金屬層以壓接該第一金屬層與 该複數個内部連接端,可以不需要對齊該複數個内部連接 10 312XP/發明說明書(補件)/96· 1 〇/96135324 200818358 程及研磨該絕緣樹脂以從該絕緣樹脂暴露 :製程步驟之數目,以允許該半導體裝置之製造J二 據本么月之第二觀點,提供一種半導體裝置之製造 Ϊ導=體裝置包括一上面形成有複數個半導體心之 丰¥肢基板,該複數個半導體晶片具有電極墊;在該 極=所提供之内部連接端;以及連接至該二 之佈線圖案, < 牧細 該方法包括: 、巴、、彖树知形成製程’用以形成—絕緣樹脂以覆蓋該等 内=連接端及該複數個半導體晶片之提供有該等内部連 接端的表面; 層豐合製程,用以在該絕緣樹脂上連續地疊合一第— :屬層、一第二金屬層及一用以保護該第二金屬層 層; -壓接製程’用以在該層疊合製程後藉由壓著該保護層 以壓接該第一金屬層與該等内部連接端; e τ保護層去除製程,用以在該壓接製程後去除該保護 層, 一連接墊形成製程,用 連接墊;以及 一佈線圖案形成製程, 成該等佈線圖案。 以藉由蝕刻該第二金屬層以形成 用以藉由蝕刻該第一金屬層以形 312XP/發明說明書(補件)/96-10/96135324 11 200818358 :據明’在該絕緣樹脂之形成以覆蓋該複數個内部 2 =錢數個半導體晶片之提供有該等㈣連接端 藉由在該絕緣樹脂上方連續地形成打算用於該 人ϋ及Γΐ弟一金屬層、打算用於該等連接塾之該第二 蒦=用:_第二金屬層洲^ f 一 g 乂I接5亥第一金屬層與該複數個内部連接 端,可以不需要對齊該複數個内部連接端之高度的製程及 研磨该絕緣樹脂以從該絕緣樹脂暴露該複數個 端之部分的製程。在此方式中,可以減少製程步驟之: 目’以允許該半導體裝置之製造成本的降低。 再者,藉由在遷接該第一金屬層與該複數個内部 第二金屬層上所形成之保護層,可以防止對該 弟一金屬層之損害。 、依據本發明之第錢點,提供—種半導體裝置之 法’該半導體裝置包括一上面形成有複數個半導體晶片 半導體基板,該複數個半導體晶片具有電極墊;在^ 極墊上所提供之内部連接端;以及連接至該等内部連接端 之佈線圖案, 該方法包括: 一絕緣樹脂形成製程,用以形成一絕緣樹脂以覆蓋該 内部連接端及該複數個半導體晶片之提供有該 2 4 接端的表面; 、円4連 一金屬層疊合製程,用以在該絕緣樹脂上連續地聂人一 第一金屬層、一第二金屬層及一第三金屬層; 且" 312ΧΡ/發明說明書(補件)/96-10/96135324 12 200818358 一壓接製程,用以藉由壓著該第三 金屬層與該等内部連接端; μ以>1接遠第一 -金屬柱形成製程’用以在_ 三金屬層以形成金屬柱; 精田触幻及弟 一連接墊形成製程,用以藉由蝕刻該 連接墊;以及 王屬層以形成 -佈線圖案形成製程,用以藉由蝕刻該 成該等佈線圖案。 孟屬層以幵y 依據本發明,在該絕緣樹脂之形成以 連接端及該複數個半導體晶片之形數個内部 k 士少 /攻有该等内部連接端 的表面後,藉由在該絕緣樹脂上方連續地形成打算用於琴 佈線圖案之該第一金屬層、打算用於該等連接塾之該第: 金屬層及打算用於該等金屬柱之該第- n u私 蜀〒之。亥弟二金屬層以及壓著 μ弟二孟屬層以壓接該第—金屬層與該複數個内部連接 端以不需要對齊該複數個内部連接端之高度的製程及 研磨該絕緣樹脂以從該絕緣樹脂暴露該複數個内部連 端之部分的製程。在此方式中’可以減少製程步驟之數 目,以允許該半導體裝置之製造成本的降低。 再者’由於在該等連接墊上方形成該等金屬柱,例如: 猎由在該等金屬柱上方提供該等要連接至_安裝板(例 如.-母板)之外部連接端,可以減少可能被施加至該等 外部連接端之任何應力(力)。 依據本發明之第五觀點,提供一種半導體裝置之 法’該半導體裳置包括一上面形成有複數個半導體晶片之 3!2ΧΡ/發明說明書(補件)/96_1〇/9613遍 13 200818358 體基板,该複數個半導體晶片具有電極墊; 極墊上所提供之内部連接端;以及:等电 之佈線圖案, 運接至該寺内部連接端 該方法包括: -非等向性導電樹脂形成製程,用以形成—非等向 電樹脂以覆蓋該等内部連接端及該複數個半導體晶片之 提供有該等内部連接端的表面; f 一=屬層形成製程,用以在該非等向性導電樹脂上形成 '一至屬層, :壓接製程,用以#由壓著該金屬層以壓接該金屬層與 该等内部連接端;以及 :佈線圖案形成製程’用以在該壓接製程後藉由蝕刻該 巫屬層以形成該等佈線圖案。 依據本發明’在該非等向性導電樹脂之形成以覆蓋該複 數個内部連接端及該複數個半導體晶片之形成有該等内 料接端的表面後,藉由在該非等向性導電樹脂上方形成 打算用於該等佈線圖案之該金屬層,及壓著該金屬層以壓 接該金屬層與該複數個内料接端,可以不需要對齊該複 ,個内部連接端之高度的製程及研磨該非等向性導電樹 月曰乂從》亥非荨向性導電樹脂暴露該複數個内部連接端之 部分的製程。在此方式中,可以減少製程步驟之數目,以 允許該半導體裝置之製造成本的降低。 p再者,藉由使用該非等向性導電樹脂,壓著該金屬層之 壓力相較於使用一絕緣樹脂之情況可以比較小,以便可以 312XP/發明說明書(補件)/96-10/96135324 14 200818358 更容易地製造該半導體裴置。 依據本發明之第六觀點,提供一種半導體裝置之製造方 法半導體裝置包括—上面形成有複數個半導體晶片之 半導體基板,該複數個半導體晶片具有電極塾;在該等带 極塾上所提供之内部連接端;以及連接至該等内部連接二 之佈線圖案, 而 該方法包括:
-非等向性導電樹脂形成製程,用Μ形成一非等向性導 ,樹脂以覆蓋該等内部連接端及該複數個半導體晶片之 提供有該等内部連接端的表面; -金屬層疊合製程’用以在該非等向性導電樹脂上連續 地疊合一第一金屬層及一第二金屬層; 、 壓接製程,用以藉由壓著該第二金屬層以壓接該第一 金屬層與該等内部連接端; 乂弟 一連接墊形成製程, 二金屬層以形成連接墊 一佈線圖案形成製程 成该寻佈線圖案。 用以在該壓接製程後藉由蝕刻該第 :以及 ’用以藉由蝕刻該第一金屬層以形 倉ΗΠ豕林月在4非等向性導電樹脂之形成以覆蓋該複 =部連接端及該複數個半導體晶片之形成有該等内 ”的表面後,藉由在該非等向性導電樹脂上方形成 =用於該佈線圖案之該第—金屬層及打算用於該等連 一八广二金屬層,以及壓著該第二金屬層以廢接該第 i萄層與該複數個㈣連接端,可以不需要對齊該複數 312XP/發明說明書(補件)/96-10/96135324 15 200818358 個内部連接端之高度的製程及研磨該非等向性導電 以從該非等向性導電樹脂暴露該複數個内部連接端:: ,分的製程。在此方式中,可以減少製程步驟:連數接目 -許該半導體裝置之製造成本的降低。 數目以允 -依據本發明之第七觀點’提供一種半導體裝置之製 半導體t置包括一上面形成有複數個半導體晶片之 + —體基板數個半導體晶片具有電 該方法包括: :非等向性導電樹脂形成製程,用以形成一非等 :树脂以覆蓋該等内部連接端及該複數個半導體晶之 提供有該等内部連接端的表面; 曰 —層疊合製程’用以在該非等向性導電樹脂 第-金屬層、-第二金屬層及一用以保護該第二心 t層之保護層; 土屬 一壓接製程,用以在該層疊合製程後藉由壓著該 以壓接該第一金屬層與該等内部連接端; 运 -保護層去除製程,用以在該壓接製程後去除 潜; :=接塾形成製程’用以藉由峨第二 •連接墊;以及 λ 金屬層以形 一佈線圖案形成製程,用以藉由蝕刻該第一 成該等佈線圖案。 312ΧΡ/發明說明書(補件)/96-10/96135324 16 200818358 又據本發明,在該非等向性導電樹脂之形成 ,個内部連接端及該複數個半導體晶片之形成有:;: 接端的表面後,藉由在該非等向性導電樹脂上方 =异用於該佈線圖案之該第—金屬層、打算用於該等連接 ^亥弟—金屬層及打算用以保護該第二金屬層之該保 。曰,以及屋者該保護層以壓接該第一金屬層盥戈 二部連接端,可以不需要對齊該複數個内部連接:之“ 的衣程及研磨該非等向性導電樹脂以從該非 :: :脂暴露該複數個内部連接端之部分的方= 、=以減少製程步驟之數目,以允許該半導體 造成本的降低。 不直 時由第在一金屬層與該複數個内部連接端 第二金屬層1= 所形成之保護層’可以防止對該 依據本發明之第八觀點’提供一種半導體褒置之譽造方 半導置r 一上面形成有複數個半導體晶片之 極趙==墊;在該等電 之佈線圖案,P連接m連接至該等内部連接端 该方法包括: 非等向性導 導體晶片之 +一非等向性導電樹脂形成製程,用以形成一 %树知以覆盍该等内部連接端及該複數個半 提供有該等内部連接端的表面; 一金屬層疊合製程 用以在該非等向性導電樹脂上連續 312奶發明說明書(補件)/96-10/96^324 200818358 且;f孟屬層、-第二金屬層及一第 -壓接製程,用以藉由壓著該 弟三金屬層; 金屬層與該等内部連接端; —孟屬層以壓接該第一 一-金屬柱形成製程’用以在該磨^ 二金屬層以形成金屬柱· '^後藉由钱刻該弟 -連接墊形成製程,用以藉由蝕刻該、 連接墊;以及 人一金屬層以形成 一佈線圖案形成製程,用以藉由 成該等佈線圖案。 D亥弟一金屬層以形 依據本發明’在該”向性導電㈣ 數個内料接端及該複數個半$ /bU複 部連接端的表面後=之形成有該等内 从m〜 非4向性導電樹脂上方連續 等=:二該佈線圖案之該第一金屬層、打算用於該 二入严之μ弟一至屬層及打算用於該等金屬柱之該第 二至屬層,以及壓著該第三金屬層以壓接該第一金屬層盥 純數個内部連接端’可以不需要對齊該複數個内部連接 &之局度的製程及研磨該料向性導電樹脂以從該非等 向性導電樹脂暴露該複數個内部連接端之部分的製程。在 此方式中,可以減少製程步驟之數目,以允許該半導體裝 置之製造成本的降低。 —再者,由於在該等連接墊上方形成該等金屬柱,例如: 藉由在該等金屬柱上方提供該等要連接至一安裝板(例 如.一母板)之外部連接端,可以減少可能被施加至該等 外部連接端之任何應力(力)。 ' 312ΧΡ/發明說明書(補件)/96-10/96135324 18 200818358 置:;ί:Γ可以減少製程步驟,以最少化-半導體裝 置之製造成本。 【實施方式】 現在將參考圖式以說明本發明之具體例。 (第一具體例) 圖11係依據本發明之第—具體例的—半導體裝置之剖 面圖。
參考圖1卜依據本發明之第-具體例的-半導體裝置 :〇包括一半導體晶片u、内部連接端12、一絕緣樹脂13、 佈線圖案14、15、-防焊罩幕16及外部連接端17。 /亥+導體晶片11包括—半導體基板2卜-半導體積體 電路22、電極墊23及―保護膜24。該半導體基板21係 -用以形成該半導體積體電路22之基板。已薄化該半導 體基板21。該半導體基才反21之厚I T,可以例如是100_ 至300μιη。該半導體基板21係例如—從一薄化石夕晶圓已
顆粒切割之基板。 »亥半導體積體電路22被提供於該半導體基板21之上表 面。該半導體積體電4 22包括例如在該半導體基板21中 所形成之(或複數個)擴散層(未顯示)、在該半導體基板 U上方所疊合之絕緣層(未顯示)、在該疊合絕緣層中所 形成之介層(未顯示)、以及佈線(未顯示)等。 該等電極墊23以複數個形式被提供於該半導體積體電 路22上方。該等電極墊23電性連接至在該半導體積體電 路22上所提供之佈線(未顯示)。至於該等電極塾μ之材 312ΧΡ/發明說明書(補件)/96-10/96135324 19 200818358 料,可以例如使用I呂。 該保護膜24係形成於該半導體積體電路22上方。該保 濩膜24係一用以保護該半導體積體電路22之薄膜。至於 該保護膜24,可以使用一氮化矽膜、一 pSG膜之類。 該等内部連接端12係形成於該等電極墊以上。該等内 部連接端12係提供用以電性連接該半導體積體電路^與 该佈線圖t 14之連接端。該等内部連接端12之高度I 可以例如是ΙΟμπι至60μηι。至於該等内部連接端12,可以 使用例如金凸塊、一鍍金膜或一包括一由非電解電鍍所形 成之鎳膜及一覆蓋該鎳膜之金膜的金屬膜。該等金凸 以藉由一接合法或一電鍍法所形成。 Α 該絕緣樹脂13係形成用以覆蓋該等内部連接端^之 了該等内部連接端12之上表面12Α之外的部分及該^ 體晶片11。從該絕緣樹脂13暴露該等内部連接#丨2之 上表面。該絕緣樹脂13之上表面13Α大約與該等而内部連 接鈿12之+上表面12Α齊平。至於該絕緣樹脂,可以例如 使用黏著性薄片型絕緣樹脂(亦即,]VCF (非導電膜))式 一膠狀型絕緣樹脂(亦即,NCp(非導電 、" 以厚度T2可以例如是緣樹脂 該佈線圖案14被提供於該絕緣樹脂13之上表面 方,以便與該等内部連接端12之上表面12α拯 j上 線圖案14經由該等内部連接端12與:=佈 以電性連接。該佈線圖案14 μ㈣===電路 14Α’其中在該等外部連接端形成 區域 Μ上^供有該等 312ΧΡ/發明說明書(補件)/96-10/96135324 20 200818358 外部連接端1 7。 該佈線圖案15被提供於該絕緣樹㈣之上表面似上 15具有外部連接端形成區域⑽,其中 =寻夕:部連接端形成區物上提供有該等外部連接 而17。至於該等佈線圖案14、15 銅^料線圖案14、15之厚度可以例如是^。使用 ^防知罩幕16被提供於該絕緣層〗3上方,以便覆蓋兮 15„案14、15之除了該等外部連接端形成區域二: 連^ 卩分。㈣料幕16具有心暴露該等外部 ,形成區域14Α之開口 16Α及用以暴露該 立而形成區域15Α之開口 ι6β。 運接 该等外部連接端17被提供於該等佈線圖案14、15之外 部連接端形成區域1、1 5Α。θ # π ^ 在一安穿板rm/ 部連接端17係將與 性接觸一母板之類)上所提供之墊電 =之連接端。至於該等外部連接# 17 用焊料凸塊。 W 更 晋至22係顯示依據本發明之第—具體例的半導^ :之:造步驟的圖式,以及圖23係該半導體 面 :。在圖12至23中’以相同元件符號表示相 :: 體例之半導體梦罟〗、第 具 ” Φ ΐ 中之任何組件。此外,在圖12至 中,c"表示在該半導體基板31中使用— 切割之位置(以下稱為”切割位置C”)。 所要 首在圖12所示之製程步驟中,提供 31,其中該半導體基板31具有複數個半導體裳= 312ΧΡ/發明說明書(補件)/96-10/96135324 21 200818358 域A及用以分隔該複數個半導體裝置形成區域劃線區 域B(見圖23)。該等半導體裝置形成區域a係形成該等半 V體裝置1 〇之區域。薄化及在該切割位置c處切割該半 導體基板31,以構成先前所述之半導體基板21 (見圖 11)。至於該半導體基板31 ,可以例如使用一矽晶圓。該 半導體基板31之厚度I係例如500_至775μπι。 接下來,在® 13所示之製程步驟中,在該半導體基板 31之對應於該等半導體裝置形成區域Α的上表面上方形 成該等半導體晶片u’其中該等半導體晶片U包括半導 體積體電路22、電極塾23及保護臈24。至於該等電極塾 23之材料,可以例如使用鋁。至於該保護膜%,可以使 用一氮化矽膜、一 PSG膜之類。 在圖14所示之製程步驟中,在該複數個半導體裴置形 成區域A中所提供之複數個電極塾23上方,分別形成該 等内部連接端。至於該㈣部連制12,可以例如使用 金凸塊二-鍵金膜或一包括一由非電解電鐘所形成之錄膜 及-覆盍該鎳膜之金膜的金屬膜。該等金凸塊可以藉由例 士―接口法來形成。藉由圖j 4所示之製程步驟所形成之 複數個内部連接端12的高度係不同的。 之後:在圖15所示之製程步驟中,在該等内部連接 1 2及該複數個半導辦s y〗Ί ^ 嫌料¥體曰曰片提供有該等内部連接 的表面(該複數個半導體晶片Η之上表面)上方形成” 緣樹脂13(絕緣樹脂形成製程)。至於該絕緣樹脂13可邑 以例如使用-黏著性薄片型絕緣樹脂(亦即,膽(非導電 312ΧΡ/發明說明書(補件)/96-10/96135324 22 200818358 薄膜))或一膠狀型絕緣樹脂(亦即,Ncp(非導電膠))。當 使用該黏著性薄片型絕緣樹脂時,藉由將該薄片型絕緣樹 脂附著至圖14所示之結構的上表面以形成該絕緣樹脂 13虽使用该膠狀型絕緣樹脂做為該絕緣樹脂13時,藉 由一印刷法(printing mei;h〇d)在圖14所示之結構的上表 面上方形成該膠狀型絕緣樹脂,以及然後,將該絕緣樹脂 預烤至一半硬化狀態。此半硬化絕緣樹脂係有黏性。該絕 緣樹脂13之厚度I可以例如是2〇叫至1〇〇叩。 接下來在圖16所示之製程步驟中,在該絕緣樹脂13 =上表面13Α上形成一金屬層33(金屬層形成製程)。該 金屬層33係一在稍後圖18所述之製程步驟期間將被蝕刻 以構成該等佈線圖案14、15之金屬層。更特別地,提供 了 =箱以做為該金屬層33,以及將此銅箱黏附至該絕緣 樹脂13之上表面13Α。該金屬層33之厚度%可以 ΙΟμπι。 疋 然後,在圖17所示之製程步驟中,當加熱圖17所示之 :構寸彳欠5亥金屬層33之上表面33Α壓著該金屬層, 以使5亥金屬層之下表面33Β與該複數個内部連接端丨2之 表面12Α接觸,進而壓合該金屬層33與該等内部連接 端12(壓接製程)。並且,藉由加熱圖17所示之結構, 硬化5亥絕緣樹脂13。在該壓接後,該絕緣樹脂13之厚声 Τ2可以例如是ΙΟμιη至60μιη。 予又 上在此方式中,藉由在該絕緣樹脂13上方形成打算 5亥等佈線圖案14、15之金屬層33以及壓著該金屬層33 312ΧΡ/發明說明書(補件)/96·聰阳知4 200818358 2該金屬層33與該複數個内部連接端i2,可 減個内部連接端12之高度的製程及研磨該絕 ,U以從該絕緣樹脂暴露該複 連 :分的製程,其中該等製程係習慣上被實施的。在 中,可以減少用以製造該等半導_ 1〇所需之 驟=數目,以允許該半導體裝置1Q之製造成本的降低。 接者’在圖18所不之製程步驟中,藉由蝕刻來圖案化 该金屬層33’以在該複數個半導體|置形成區域a中形 ^該等佈線圖案14、15(佈線圖案形成製程),以及之後, 實施該等佈線圖案14、15之粗化處理。 乂特別地’在該金屬層33上方形成一圖案化光阻膜 後’藉由使用該光阻膜做為一罩幕來餃刻該金屬層犯, 以形成該等佈線圖帛14、15。可以藉由—黑氧化製程或 :粗化蝕刻製程實施該等佈線圖帛14、15之粗化處理。 實施該粗化處理,以便改善該等佈線圖案14、15盥在該 等佈線圖案H、15之上及側表面上所要形成之防焊罩幕 16的黏著力。 然後,在圖19所示之製程步驟中,形成該防焊罩幕工6, 以便覆蓋該絕緣樹脂13及該等佈線圖案} 4、丨5之除了該 荨外部連接端形成區域14A、15A之外的部分。 接下來,在圖20所示之製程步驟中,從該半導體基板 31之背面拋光或研磨該半導體基板31,以薄化該半導體 基板31。在薄化該半導體基板3丨中,可以例如使用一背 面研磨設備。在薄化後,該半導體基板31之厚度τ6可以 312ΧΡ/發明說明書(補件)/96-10/96135324 24 200818358 例如是 ΙΟΟμπι 至 3〇〇Jum。 然後,在圖21所示之製程步驟中,在該等佈線圖案14、 ^之外部連接端形成區域14A、15A上形成該等外部連接 端/17、。在此方式中,在該複數個半導體裝置形成區域A 中形成等同該半導體裝置10之結構。 接下來,在圖22所示之製程步驟中,沿著該等切割位 ^ C切割該半導體基板3卜在此方式中,完成複數 導體裝置10。 干 牵,據本具體例之製造方法,在該絕緣樹脂13之形成以 覆盍該複數個内部連接端12及該複數個半導體晶片Η之 形成有該等内部連接端12的表面(該複數個半導體晶片 11之上表面)後,藉由在該絕緣樹脂13上形成打算用於 該等佈線圖案14、15之金屬層33,及藉由壓著此金屬層 以壓接該金屬層33與該複數個内部連接端12,可以不需 要對齊該複數個内部連接端12之高度的製程及研磨該$ 緣樹脂13輯該絕緣樹脂暴露該複數個内部連接端^之 上邛为的製程,以便可以減少製程步驟之數目,以允許該 半導體裝置10之製造成本的降低。 (第二具體例) 圖24係顯示依據本發明之第二具體例的一半導體裝置 參考圖24,除了具有一 該半導體裝置10上所使用 第一具體例之半導體裝置 非等向性導電樹脂41以取代在 之絕緣樹脂13之外,以相似於 10的方式配置第二具體例之一 312ΧΡ/發明說明書(補件)/96-1 〇/96135324 200818358 半導體裝置40。 _至於該非等向性導電樹脂41,可以使用一黏著性薄片 =非等向性導電樹脂(亦即,ACF(非等向上導電膜))或一 膠狀型非等向性導電樹脂(亦即,Acp(非等向性導電膠D 等。ACP或ACF係以環氧樹脂為主之絕緣樹脂,其中^以 環氧樹脂為主之絕緣樹脂包含由在其中分散之鎳)金:覆 盍的小樹脂球體,以及它們係在垂直方向上具有導電率及 在水平方向上具有絕緣特性之樹脂。該非等向性導=樹脂 41之厚度T7可以例如是ι〇μιη至6〇μηι。 圖25至27係顯示依據本發明之第二具體例的半 :之製造步驟的圖式。在圖25至27中,以相同元件符2 、不相同於第二具體例之半導體裝置4()中的任何組件。〜 導^27’賴0體例的半 彻=#之一製造方法。首先,實施相似於在第一具 一,所。兒明之圖12至14中所示之製程步驟,藉此 圖Η所示之結構。 哪稭此形成 導所示之製程步驟中,形成-非等向性 二1曰41以覆蓋在該等内部連接端12及該複數個半導 半;體日C共有該等内部連接端12的表面(該複數個 r s _ Βθ 之上表面)(非等向性導電樹脂形成穿 非等至Λ該非等向性導電樹脂,可以使用—黏著性薄^ ^非專向性導電樹脂(亦即,ACF(非等向性導電臈 =狀型非等向性導電樹腊(亦即’厲非等向性導電膠)) 312XP/發明說明書(補件)/96-10/96135324 26 200818358 當使用該膠狀型非等向性 性導電做為該非.頌非等向 法形成該膠狀型非箄^ f 电尽、曰41時,藉由一印刷 導等 然後,在圖二r是至〜。 樹脂41之上表面41A上形成=荨向剛 程)。更特別地,提供—銅上二 = 二金=層形成製 至該非_導電_4;之?表:4;:及: 金屬们3之厚度T5可以例如是⑽。表面似。該 圖27所示之製程步驟中,當加熱圖%所示之 :使二Γ该金屬層33之上表面33Α壓著該金屬層犯, |^亥孟屬層之下表面咖與該複數個内部連接端12之 端觸’進而壓接該金屬層33與該等内部連接 i衣程)。並且,藉由加熱圖26所示之結構,將 ,化該非等向性導電樹脂41。在該壓^性 導電樹脂41之厚度T?可以例如是·至60:4向泣 在此方式中,在形成該非等向性導電樹脂以 等内部連接端12及該複數料導體M h提供有= 内部連接端12的表面(該複數個半導體晶片11之上表面) Ϊ你該非等向性導電樹脂41上方形成打算用:該 荨:線圖* 14、15之金屬層33,以及壓著該金屬層33 以壓接該金屬層33與該複數個内部連接端12,在壓著該 312ΧΡ/發明說明書(補件)/96-10/96135324 27 200818358 金屬層33時所施加之壓力可以小於使用—絕緣樹 況,以便可以容易地製造該等半導體裝置如。 月 之後,藉由實施相似於第一具體例所說明之圖18 所示之製程步驟,完成該複數個半導體裝置40。至22 依據本具體例之製造方法’在該非等向性導電樹 之形成以覆蓋該複數個内部連接端12及該複數個半導體 ί:二之:成有該等内部連接端12的表面(該複數個半 ί \ 之上表面)後,藉由在該非等向性導電樹脂 ^形成打异用於該等佈線圖案14、15之金屬層33及 壓著此金屬層以壓接該金屬層33與該複數個内部連接端 12,可以不需要對齊該複數個内部連接端12之高度的製 程及研磨該非等向性導電樹脂41以從該非等向性導電樹 脂暴露該複數個内部連接端12之上部分的製程,以便可 以減少製程步驟之數目,以允許該半導體裝置4〇之妒造 成本的降低。 < ° ( 再者,藉由提供該非等向性導電樹脂以取代在第一具體 例之半導體裝置1〇上所提供之絕緣樹脂13,在壓著該金 屬層33時所施加之壓力可以比較小,因而可以容易地製 造該半導體裝置40。 (第三具體例) :圖28係依據本發明之第三具體例的一半導體裝置之剖 面圖。 參考圖28,除了該半導體裝置1〇之配置外還提供有連 接墊51,其它是以相似於第一具體例之半導體裝置ί 〇的 312XP/發明說明書(補件)/96-10/96135324 28 200818358 方式配置第三具體例之一半導體裝置5〇。 忒等連接墊51被提供於該等佈線圖案14、15之外部連 接端形成區域14A、15A上。從在該防焊罩幕16中所形成 之開口 16A、16B暴露該等連接墊5卜在該等連接塾51 上提供該等外部連接端17。至於該等連接墊5丨之材料, 可以使用錫ϋ之類。該等連接塾51之厚度可以例 如是2μπι。
圖29至34係顯示依據本發明之第三具體例的半導體裝 f之製造步驟的圖式。在圖29至34中,以相同元件符號 表:相同於第三具體例之半導體裝置5〇中之任何組件。 參考圖28至34,將說明依掳太六〜 很艨本發明之第三具體例的半 ‘體裝置50之製造方法。营| ^ 百先,貫轭相似於第一具體例 中所說明之圖12至15所示的萝寇牛驟 ^ 丨丨日7衣私步驟,以形成圖15所 不之結構。 接Γ來’在圖29所示之製程步驟中,在該絕緣樹脂13 之上表面m上連續地形成一第一金屬層54及一 =二金屬層疊合製程)。該第一金屬層54 二 ==以構成該等佈線圖案14、15之金屬層。並且, :相金制55時,該第—金屬層做為— 止層。該第二金屬声Μ筏脂1姑丄& J Τ 等連接墊51之金屬層 糟由㈣來圖案化以構成該 气使用例如-錫層、一鎳層或一鈦層做為該第 55牯,可以使用一銅層之類做為該第— ς 別地,藉由在該絕緣樹脂13之上表面m上方黏附2 312ΧΡ/發明說明書(補件)/96-10/96135324 29 200818358 片狀金屬f白(其中在一銅猪(蓉π κ白冋於該第一金屬層)上疊合
一錫層(4同於該第二金屬層W „ 卜 蜀層))以形成該第一及第二金屬 層。S亥弟一金屬層54之厚唐Τα^άΓι、,η ^ ^ ^ 子戾Τ9可以例如是ΙΟμιη,該第二 金屬層55之厚度TlQ可以例如是2μιη。 然後’在圖3 0所示之制避丰_ + 从址士 _ 所丁之裏矛壬步驟中,當加熱圖29所示之 、、、口構日$ ’壓著該第二金屬層5 $ r祐 蜀增以使该第一金屬層54之上 表面54A與該複數個内部連接 — 、 <牧又而以之上表面12A接觸, 藉此壓接該第一金屬層54盘士方榮+ 4興忒專内部連接端12(壓接製 幻。並且,藉由加熱圖29所示之結構,將硬化該絕緣樹 月曰13。在該壓接後,該絕緣樹脂13之厚^可以例如是 ΙΟμπι 至 60μπι 〇 在此方式中,藉由壓著該第二金屬^ 55以壓接該第一 金屬層54與該複數個内部連接端12,可以不需要對齊該 複數個内部連接端之高度的製程及研磨該絕緣樹脂i3 J 從該絕緣樹脂暴露該複數個内部連接端12之上部分的製 程,以及因而可以減少製程步驟之數目,以允許該半導體 裝置50之製造成本的降低。 接著,在圖31所示之製程步驟中,藉祕刻來圖案化 該第二金屬層55,以在該第一金屬層54上方之對應於該 等外部連接端形成區域14Α、15Α的部分中形成連接墊 51(連接墊形成製程)。更特別地,在該第二金屬層55上 方形成一圖案化光阻膜,以及藉由使用此光阻膜做為一罩 幕,以非等向性蝕刻來蝕刻該第二金屬層55,藉此形成 該等連接墊51。 乂 312XP/發明說明書(補件)/96-10/96135324 30 200818358 間:Γ:::亥第一金屬層54在該第二金屬層55之蝕刻期 刻。… 刻中止層’以便可以防止該絕緣樹脂13被餘 上圖32所示之製程步驟中,在圖31所示之結構 第-It圖案化光阻膜57。該光阻膜57係一在飯刻該 至屬_ 54以形成該等佈線圖案i4、i5時所使用之 棊0 ^ 膜在圖33所示之製程步驟中’藉由使用該光阻 ==幕’触刻該第一金屬層54,以形成該等佈 、、泉圖案14、15(佈線圖案形成製程)。 j後」巧34所^之製程步驟中,*除該光阻膜57。 -L制,由只加相似於第一具體例所說明之圖20至22所 不的衣程步驟,完成複數個半導體裝置5〇。 依據本具體例之半導體裝置的製造方法,在該絕緣樹脂 之形^覆蓋該複數個内部連接端12及該複數個半導 丰;二:Λ形成有該等内部連接端12的表面(該複數個 漣疗二 1之上表面)後’藉由在該絕緣樹脂13上方 連=形成打算用於該等佈線圖案14、15之第一 用r亥等連接塾51之第二金屬層55以及壓著 =、:自55以壓接該第-金屬層54與該複數個内部 ’可以不需要對齊該複數個内部連接端12之高 研磨該絕緣樹脂13以從該絕緣樹脂暴露該複 連接端12之上部分的製程,以便可以減少製程 "驟之數目,以允許該半導體裝置50之製造成本的降低。 312XP/發明說明書(補件)/96-10/96135324 31 200818358 Θ半導體裝置50之具體例中’說明在該等佈線圖案 、15與該等半導體晶片11間提供有該絕緣樹脂13,然 使用依據第二具體例所說明之非等向性導電樹脂 以取代該絕緣樹脂13。在此情況中,可以獲得相似於 ==據第二具體例之半導體裝置4{)的製造方法所獲得之 f 35至37顯示依據本發明之第三具體例的半導體裝置 广=製造方法的一修改版本。在圖35至37中,以相同元件 '符號表示相同於圖29所示之半導體裝置中之任何組件。 麥考圖35至37,將說明依據本發明之第三具體例的半 導體震置50之製造方法的一修改版本。首先,藉由實施 相同於第一具體例所說明之圖12至15所示之製程步驟, 形成圖15所示之結構。 接下來,在圖35所示之製程步驟中,在該絕緣樹脂13 之上表面13A上連續地形成一第一金屬層54、一第二金 L屬層55及一保護層61(層疊合製程)。該保護層61係一 用以保護該第二金屬層55之層。使用一具有低黏著力之 黏著劑’將該保護層61黏附至該第二金屬層55。於是, 該保謾層61係配置成易於從該第二金屬層55剝除。至於 該保護膜61,可以例如使用一銅箔。此外,該保護膜61 ‘ 之厚度T"可以例如是3 5 μπι至10 〇 μπι。 然後,在圖36所示之製程步驟中,當加熱圖35所示之 結構時,壓著該保護層61以使該第一金屬層54之下表面 54Α與該複數個内部連接端12之上表面12Α接觸,藉此 312ΧΡ/發明說明書(補件)/96-10/96135324 32 200818358 壓接該第一金屬層54及該等内部連接端12(壓接製程)。 並且,藉由加熱圖35所示之結構,將硬化該絕緣樹脂 在該壓接後,該絕緣樹脂13之厚度I可以例如是1〇叩 至 60μπι 〇 在此方式中,藉由壓著在該第二金屬層55上所提供之 保護層61以壓接該第一金屬層54(將構成該等佈線圖案 14、15)與該複數個内部連接端12,可以防止具 之第二金屬層被毀損。 、 接下來,在圖37所示之製程步驟中,去除該保護層 61 (保濩層去除製程)。之後,藉由實施相似於圖31至% 所說明之製程步驟,以及然後實施相似於第一具體例之圖 20至22所說明之製程步驟,完成複數個半導體裝置。 依據該半導體裝置之製造方法的本具體例之此修改版 本,,由在該第二金屬層55上形成該保護層61,以及藉 由$著此保護層61以壓接打算用於該等佈線圖案14、15 之第一金屬層54與該複數個内部連接端12,可以防止具 有小居度之苐二金屬層被毀損。 (第四具體例) 圖38係依據本發明之第四具體例的一半導體裝置之剖 面圖。 芩考圖38,除了具有一封裝樹脂72以取代該防焊罩幕 16且同日守進一步包括金屬柱71之外,以相似於第三具體 例之半導體裝置50的方式配置第四具體例之半導體裝置 70 〇 312:>〇>/__書(補件)/%·1 G/96135324 33 200818358 該等金屬柱71被提供於該等連接墊51上方。該等金屬 柱71之侧邊被該封裝樹脂72所覆蓋。 暴露該等金屬柱η之上表面m。該等金屬柱71ll表 面71A大約與該封裝樹脂72之上表面7以齊平。在該等 金屬柱71之上表面71A上,提供該等外部連接端 該等金屬柱71電性連接至該科料接端17及該等連 接墊等金屬柱71具有—可減輕該等外部連接端I? 在連接至-安裝板(未顯示)(例如:—母板)時所可能遭受 之應力(力)的功能。至於該等金屬柱71之材料,可以例 如使用銅。該等金屬柱71之高度仏可以是5〇叫至1〇〇叫。 该封裝樹脂72被提供於該絕緣樹脂13上,以便覆蓋該 等佈線圖案14、15、該等連接墊51及該等金屬柱71 ^ 側邊。至於該封裝樹脂72,可以例如使用—藉由一轉注 成型法或一壓縮成型法所形成之環氧樹脂。 圖39至49係顯示依據本發明之第四具體例的半導體裝 置之製造步驟的圖式。在圖39至49中,以相同元件符號 表示相同於圖35所示之結構中的任何組件。 參考圖39 i 49,將說明第四具體例之半導體裝置7〇 的一製造方法。首先,實施相似於第一具體例所說明之圖 12至15所示之製程步驟,以形成圖15所示之結構。 接下來,在圖39所示之製程步驟中,在該絕緣樹脂13 之上表面13A上連續地形成一第一金屬層54、一第二金 屬層55及-第三金屬層74(金屬層疊合製程)。該第三金 屬層74係—用以保濩该第二金屬層55之層。當姓刻該第 312XP/發明說明書(補件)/96-1 〇/96135324 200818358 一金屬層55以構成連接墊51時,該第一 一餘刻中止層。至於該第—全屬 #屬層54做為 使用銅。該第一金屬# 54之"材料,可以例如 〜度Τ9可以例如是10_。 田姓刻该弟二金屬層74以構成該等金屬桂Η時, 2屬層55做為-_中止層。至於該第二金屬層^之 ^料’可以例如使用錫、錄或鈦。該第二金屬々55之厚 度Τι。可以例如是2pm。 八,第三金制74係-在藉由_來圖案化後構成該等 圭屬柱71之金屬層。至於該第三金屬層74之材料,可以 例如使用銅。該第三金屬層74之厚度Tu可以例如是5〇叫 至 1 ΟΟμπι。 —例如:藉由在該絕緣樹脂13之上表面13Α上方黏附一 藉由疊合一銅箔(等同於該第一金屬層54)、一錫層(等同 於该第二金屬層55)及另—銅箱(等同於該第三金屬層⑷ 所構成之薄片型金屬箱,以形成該第一至第三金屬層54、 (55 、 74 。 接下來,在圖40所示之製程步驟中,當加熱圖39所示 之結構時,壓著該第三金屬層74,以使該第一金屬層54 之下表面54Α與該複數個内部連接端I〗之上表面12α接 觸I進而壓接該第一金屬層54與該等内部連接端12(壓 接製程)。並且,藉由加熱圖39所示之結構,將硬化該絕 緣樹脂13。在該壓接後,該絕緣樹脂13之厚度T2可以例 如是 ΙΟμιη 至 60μηι。 在此方式中,在該絕緣樹脂丨3之形成以覆蓋該複數個 312XP/發明說明書(補件)/96-10/96135324 35 200818358 内部連接端12及該複數個 部連接端12的表面後,择^體曰曰4 、有該等内 成打算用於該等佈線圖幸Γ,該絕緣樹脂13上連續地形 二金屬層55及該第:全、尸、15之第一金屬層54、該第 ⑽接該第一全屬74以及壓著該第三金屬層
然後’在圖41所示之製程步驟中,在該第三金屬層74 之對應於該等金屬纟71形成區域的部分上方形成一圖案 化光阻膜76。接著’在圖42所示之製程步驟中,使用該 光阻膜76做為-罩幕,㈣該第三金屬層74,以在該光 膜76下方之为中形成该等金屬柱7i(金屬柱形成製 屬層54與該複數個内部連接端12,可 而要對㈣複數個内部連接端12之高度的製程及研 ^絕緣樹脂13以從該絕緣樹脂13暴露該複數個内部連 接端U之部分的製程,以便可以減少製程步驟之數J連 以允許該半導體裝置7G之製造成本的降低。 V 在此日守,當蝕刻該第三金屬層74時,該第二金屬層55 做為:蝕刻中止層,以便當蝕刻該第三金屬層74時,防 止该第二金屬層5 5之#刻。 、接下來,在圖43所示製程步驟中,使用該光阻膜做 為一罩幕,蝕刻該第二金屬層55以形成連接墊51(連接 : 墊形成製程)。 : 在此時,當蝕刻該第二金屬層55時,該第一金屬層54 做為一蝕刻中止層,以便當蝕刻該第二金屬層55時,防 止該第一金屬層5 4之蚀刻。 312ΧΡ/發明說明書(補件)/96-10/96135324 36 200818358 在圖44所示之製程步驟中,去除該光阻膜?6。 接者’在圖45所示之製程步驟中,在該圖44所示 -上方形成一圖案化光阻膜78。該光阻膜78係-用以“ 蝕刻該第-金屬Μ 54以形成該等佈線圖t AH之罩印幕。 •莫在圖46所示之製程步驟中’使用該光阻膜π A://蝕刻該第一金屬㉟’以形成該等佈線圖宰 14、15(佈線圖案形成製程)。然後,在圖47所示之製程 步驟中’去除該光阻膜7 8。 、接著;在® 48所示之製程步驟中,形成—縣樹脂72, 以便覆蓋圖47所示之結構的上表面。例如可以藉由一轉 注,=法或一壓縮成型法形成該封裝樹脂72。至於該封 裝树月曰7 2,可以例如使用一環氧樹脂。 然後,在圖49所示之製程步驟中,去除該封裝樹脂72 之過多部分,以使該等金屬柱71之上表面m與該封裝 樹脂72之上表面72Αλ致齊平。更特別地,藉由例如電 漿灰化去除該封裝樹脂72之過多部分。 之後,藉由實施相似於第一具體例所說明之圖2〇至Μ 所示之製程步驟,完成複數個半導體裝置7〇。 依據該半導體裝置之製造方法的具體例,在該絕緣樹脂 13之形成以覆蓋該複數個内部連接端12及該複數個半導 :體晶片11之形成有該等内部連接端12的表面後,藉由在 :該絕緣樹脂13上方連續地形成打算用於該等佈線圖案 14、15之第一金屬層54、該第二金屬層託及該第三金屬 層74’以及壓著該第三金屬層74以壓接該第一金屬層54 312ΧΡ/發明說明書(補件)/96-10/96135324 200818358 ”複數個内部連接端12’可以不需要對齊該複數個内 部連接端12之高度的製程及研磨該絕緣樹脂13以從該絕 緣樹脂13暴露該複數個内部連接端12之 便可以減少製程步驟之數目,以允許該半導體 製造成本的降低。 、再者,藉由在該等外部連接端17與該等連接墊51間形 成該等金屬柱7卜可以減輕對該等外部連接端17所施加 之應力(力)。 本具體例之半導體裝置7〇被描述成在該等佈線圖案 14、15與該等半導體晶片11間形成有該絕緣樹脂13,然 而’可以提供在第二具體例中所述之非等向性導電樹脂 41 '取代該、絕緣樹月旨13。在此情%中,彳以獲得相似於 依據第二具體例之半導體裝置40的製造方法所獲得之效 在每一具體例中,如果該半導體基板係為一具有8吋直 徑之晶®,則在該屢接製程中藉由在15(r(^ 20(rc下施 加11’000公斤或更大之壓力來實現本發明之目的。 雖然在此以前已說明本發明之較佳具體例,但是本發明 並非侷限於任何所揭露之特定具體例,以及在所述請求項 之範圍及精神内可以允許各種變更及修改。 本發明可應用至-從平面圖觀看時具有一尺寸大致相 同於=半導體晶片t尺寸的半導體裳置之製造方法,其中 該半導體晶片被覆晶接合至一佈線圖案。 【圖式簡單說明】 312XP/發明說明書(補件)/96-10/96135324 38 200818358 圖1係一傳統半導體裝置之剖面圖。 圖2顯示該傳統半導體裝置之一製程步驟(第一)。 圖3顯示該傳統半導體裝置之一製程步驟(第二)。 圖4顯示該傳統半導體裝置之一製程步驟(第三)。 圖5顯示該傳統半導體裝置之一製程步驟(第四)。 圖6顯示該傳統半導體裝置之一製程步驟(第五)。 圖7顯示該傳統半導體裝置之一製程步驟(第六)。 圖8顯示該傳統半導體裝置之一製程步驟(第七)。 「 圖9顯示該傳統半導體裝置之一製程步驟(第八)。 圖10顯示該傳統半導體裝置之一製程步驟(第九)。 圖11係依據本發明之第一具體例的一半導體裝置之剖 面圖。 圖12顯示依據本發明之第一具體例的半導體裝置之一 製程步驟(第一)。 圖13顯示依據本發明之第一具體例的半導體裝置之一 I 製程步驟(第二)。 圖14顯示依據本發明之第一具體例的半導體裝置之一 製程步驟(第三)。 圖15顯示依據本發明之第一具體例的半導體裝置之一 製程步驟(第四)。 :圖16顯示依據本發明之第一具體例的半導體裝置之一 :製程步驟(第五)。 圖17顯示依據本發明之第一具體例的半導體裝置之一 製程步驟(第六)。 312XP/發明說明書(補件)/96-10/96135324 39 200818358 圖1 8顯示依據本私昍 七月之苐一具體例的半導體裝置一 製程步驟(第七)。 <直之 圖19顯示依據本取昍 七月之苐一具體例的半導體裝置之一 製程步驟(第八)。 π版衣罝< 明之第一具體例的半導體裝置之一 圖20顯示依據本發 製程步驟(第九)。 圖21顯示依據本發日g „ 知β之弟一具體例的半導體裝置之一 製程步驟(第十)。 〒版衣κ 具體例的半導體裝置之一 圖2 2顯示依據本發明之第一 製程步驟(第十一)。 圖23係一半導體基板之平面圖。 圖24係依據本發明之第二具體例的一半導體裝置之剖 面圖。 圖25顯示依據本發明之第二具體例 製造步驟(第一)。 t 圖26顯示依據本發明之第二具體例的半導 製造步驟(第二)。 圖2 7顯示依據本發明 製造步驟(第三)。 圖2 8係依據本發明之 面圖。 圖2 9顯示依據本發明 製造步驟(第一)。 之第二具體例的半導體裝置之一 第三具體例的一半導體裝置之剖 之第三具體例的半導體裝置之一
30顯示依據本發明 之第三具體例的半導體裝置之一 312XP/發明說明書(補件)/96-10/96135324 40 200818358 製造步驟(第二)。 圖31顯示依據本發明之第二具 製造步驟(第三)。 _ 圖32顯示依據本發明之第三具體例的 製造步驟(弟四)。 體例的半導體裝置 之 裝 圖33顯不依據本發明之笛— 月之弟二具體例的半導 製造步驟(第五)。 卞♦體衣置之一 圖34顯示依據本發明之楚 豕4 ^ Θ之弟三具體例 製造步驟(第六)。 卞夺餸衣置之一 圖35顯示依據本發明之馀— 私a之弟二具體例的一修改版本之丰 導體裝置的一製造步驟(第—)。 圖36顯示依據本發明之鲎一 χ Θ之弟三具體例的修改版本之半導 體裝置的一製造步驟(第二)。 命 圖37顯示依據本發明之笛— 弟二具體例的修改版本之半導 體裝置的一製造步驟(第三)。 圖3 8係依據本發明之笛 <弟四具體例的一半導體裝置之剖 面圖。 圖39顯示依據本發明夕雔 *十知月之弟四具體例的半導體裝置 製程步驟(第一)。 圖40顯示依據本發明夕给 月之弟四具體例的半導體裝置一 製程步驟(第二)。 圖41顯示依據本發明夕楚 ^ ^ 乃之弟四具體例的半導體裝置之一 製程步驟(第三)。 圖4 2顯示依據本發明夕势 月之弟四具體例的半導體裝置之一 312XP/發明說明書(補件)/96-10/90135324 200818358 製程步驟(第四)。 圖43顯示依據本發明之第四具體例的半導體裝置之一 製程步驟(第五)。 ' 圖44顯示依據本發明之第四具體例的半導體裝置之一 : 製程步驟(第六)。 圖45顯示依據本發明之第四具體例的半導體裝置之一 製程步驟(第七)。 圖46顯示依據本發明之第四具體例的半導體裝置之一 f 製程步驟(第八)。 圖47顯示依據本發明之第四具體例的半導體裝置之一 製程步驟(第九)。 圖48顯示依據本發明之第四具體例的半導體裝置之一 製程步驟(第十)。 圖49顯示依據本發明之第四具體例的半導體裝置之一 製程步驟(第十一)。 I 【主要元件符號說明】 10 半導體裝置 11 半導體晶片 12 内部連接端 12A 内部連接端12之上表面 : 13 絕緣樹脂 13A 絕緣樹脂13之上表面 14 佈線圖案 14A 外部連接端形成區域 312XP/發明說明書(補件)/96-10/96135324 42 200818358 15 佈線圖案 15Α 外部連接端形成區域 16 防焊罩幕 16Α 開口 16Β 開口 17 外部連接端 21 半導體基板 22 半導體積體電路
ί. 23 電極墊 24 保護膜 31 半導體基板31 33 金屬層 33Α 金屬層33之上表面 33Β 金屬層33之下表面 40 半導體裝置 41 非等向性導電樹脂 41Α 非等向性導電樹脂41之上表面 50 半導體裝置 51 連接墊 54 第一金屬層 54A 第一金屬層54之下表面 55 第二金屬層 57 圖案化光阻膜 61 保護層 312XP/發明說明書(補件)/96-10/96135324 43 200818358 70 半導體裝置 71 金屬柱 71A 金屬柱71之上表面 72 封裝樹脂 72A 封裝樹脂72之上表面 74 第三金屬層 76 圖案化光阻膜 78 圖案化光阻膜 ^ 100 傳統半導體裝置 101 半導體晶片 102 内部連接端 102A 内部連接端102之上表面 103 樹脂層 103A 樹脂層103之上表面 104 佈線圖案 ( 104A 外部連接端形成區域 106 防焊罩幕 107 外部連接端 110 半導體基板 111 半導體積體電路 : 112 電極墊 113 保護膜 A 半導體裝置形成區域 B 劃線區域 312XP/發明說明書(補件)/96-10/96135324 44 200818358 C 切割位置 Hi 内部連接端12之高度 H2 金屬柱71之南度 Τι 半導體基板21之厚度 τ2 絕緣樹脂13之厚度 Ts 半導體基板31之厚度 T4 絕緣樹脂13之厚度 τ5 金屬層33之厚度 Te 半導體基板31之厚度 Ττ 非等向性導電樹脂41之厚度 τ8 非等向性導電樹脂41之厚度 Το 第一金屬層54之厚度 Τιο 第二金屬層55之厚度 Til 保護膜61之厚度 Τΐ2 第三金屬層74之厚度 312XP/發明說明書(補件)/96-10/96135324 45
Claims (1)
- 200818358 十、申請專利範圍: 1· 一種半導时置之製造方法,該半導料置包括 面形成有複數個半導體晶片之半導體基板,該複數 體晶片具有電極墊;在該等電極墊上所提供之内 端;以及連接至該等内部連接端之佈線圖案, 該方法包括: -絕緣樹脂形成製程,用以形成一絕緣樹脂以覆蓋 曰曰 内部連接端及提供有該等内部連接端的該複數個導轉 -曰-片之1表面; 夺體 層 金屬層形成製程’用以在該絕緣樹脂上形成一金屬 -壓接製程,用以藉由壓著該金屬層以壓接芦盥 該等内部連接端;以及 曰一 -佈線圖案形成製程,用以在該壓接製程後,藉由 該金屬層以形成該等佈線圖案。 x 2. —種半導體裝置之製造方法,該半導體裝置包括一上 面形成有複數個半導體晶片之半導體基板,該複數個半導 體晶片具有電極t;在該等電極墊上所提供之内部連接 端;以及連接至該等内部連接端之佈線圖案, 該方法包括: 一絕緣樹脂形成製程,用以形成一絕緣樹脂以覆蓋該等 内部連接端及提供有該等内部連接端的該複數個半導體 晶片之1表面; 一金屬層疊合製程,用以在該絕緣樹脂上連續地疊合一 312XP/發明說明書(補件)/96_10/96135324 46 200818358 第一金屬層及一第二金屬層; 第二金屬層以壓接該第一 藉由I虫刻該 金屬層以形 一壓接製程,用以藉由壓著該 金屬層與該等内部連接端;° 以在該壓接製程後, ;以及 用以藉由I虫刻該第一 一連接墊形成製程,用 第二金屬層以形成連接墊 一佈線圖案形成製程, 成該等佈線圖案。 3·如申請專利範圍第 中 2項之半導體裝置之製造方法,其 層 該第-金屬層係一用以蝕刻該第二金屬層之蝕❹止 4.-種半導體裝置之製造方法,該半導體裳置包括 面形成有複數個半導體晶片之半導體基板,該複 體晶片具有電極墊;在該等電極墊上所提 : 端;以及連接至該等㈣連接端之佈線圖案,卩連接 該方法包括: -絕緣樹脂形成製m形成—絕緣樹脂 ^連接端及提供㈣Μ料接端的該㈣個半= 曰日片之1表面; 一層疊合製程,用以在該絕緣樹脂上連續地疊合一 金屬層、-第二金屬層及一用以保護該第二金屬層之保護 層, -壓接製程,用以在該層疊合製程後,藉由廢著 層以壓接該第一金屬層與該等内部連接端; Μ σ 312ΧΡ/發明說明書(補件)/96-10/96135324 47 200818358 一保護層去除製軺,、,^ 去除該保護 用以在該壓接製程後, 層; 屬層以形成 一連接墊形成製藉,田^ , 衣私,用u猎由蝕刻該第二今 連接墊;以及 s 一佈線圖案形成絮# 田、,# , 層以形 表私用以猎由蝕刻該第一 成該等佈線圖案。 I屬 5·如申請專利範圍第 中 间罘4項之半導體裝置之製造方法,其 層 該第一金屬層係一 用以蝕刻該第二金屬層之蝕 刻中止 一上 6,種”置之製造方法’該半導體 面形成有複數個半導體晶片之 G付一 體晶片具有電㈣;在”數個半導 1,在4#電極墊上所提供之 端,以及連接至該等内部連接端之佈線圖案, 該方法包括·· -絕緣樹脂形成製程,用以形成—絕緣㈣ =端及提供有該等内部連接端的該複數個= -金屬層疊合製程,用以在該絕緣樹脂上連續地最人一 第-金屬層、-第二金屬層及一第三金屬層;且口 -壓接製程,用以藉由壓著該第三金屬層以壓一 金屬層與該等内部連接端; 〆弟 -金屬柱形成製程,用以在該壓接製程後,藉 第三金屬層以形成金屬柱; ^ 4 312XP/發明說明書(補件)/96-10/96135324 48 200818358 :ί接墊?成製程,用以藉由钕刻該第二金屬層以形成 連接墊;以及 一佈線圖案形成製程, 成該等佈線圖案。 7·如申請專利範圍第6項之半導 由名虫刻 金屬層 以形 中 體裝置之製造方法, 其 ά亥弟一金屬層係一用以 層 蝕刻該第三金屬層之蝕刻中 止 中 &如申請專利範圍第6項之半導體裝置之製造方法, 其 該第一金屬層係一 層 用以蝕刻該第二金屬層之蝕刻中 止 9.-種半導財、置之製造方法,料導體裝置包括 個半導體晶片之半導體基板,該複數個半導 體曰曰片具有@極墊;在該等電極墊上所提供之内部 1端,以及連接至該等内部連接端之佈線圖案, 該方法包括·· -非等向性導電樹脂形成製程’用以形成—非等向性導 電樹脂以覆蓋料内部連接端及提供有該㈣部連接端 的該複數個半導體晶片之1表面; i屬層开乂成製私,用以在該非等向性導電樹脂上形成 一金屬層; 一壓接製程,用以藉由壓著該金屬層以壓接該金屬層與 該等内部連接端;以及 312XP/發明說明書(補件)/96-1 〇/96135324 49 200818358 -佈線圖案形成製程,用以在該壓 該金屬層以形成該等佈線圖案。 、I猎由飿刻 1〇. 一種半_置之製造方法,該半導體裝置包括 上面形成有複數個半導體晶片 j置已括— _片具有電極塾;在該等電極= 供二= 知,以及連接至該等内部連接端之佈線圖案, 該方法包括: :非等向性導電樹脂形成製程,用以形 電樹脂以覆蓋該等内部連接端及提供有 2 的該複數個半導體晶片之丨表面; 丨運接鸲 祕田二屬f S合製程’用以在該非等向性導電樹脂上連續 地豐合一弟一金屬層及一第二金屬層; 、 -壓接製程’用以藉由壓著該第二金屬層以壓接該第— 金屬層與該等内部連接端; #-連接墊形成製程’用以在該壓接製程後,藉由钮刻該 弟二金屬層以形成連接墊;以及 -佈線圖案形成製程,用以藉由蝕刻該第一金屬層以形 成該等佈線圖案。 11·如申請專利範圍第10項之半導體裝置之製造方 法,其中 該第-金屬層係-用以银刻該第二金屬層之姓刻中止 層。 12·—種半導體裝置之製造方法,該半導體裝置包括一 上面形成有複數個半導體晶片之半導體基板,該複數個半 312XP/發明說明書(補件)/96-10/96135324 5〇 200818358 導體晶片具有電極塾;在該等電極塾上所提供之 端;以及連接至該等内部連接端之佈線圖案,。連接 該方法包括: 一非等向性導電樹脂形成製程,用以 電樹脂以覆蓋該等内部連接端及提供有該等導 的該複數個半導體晶片之1表面; 接鸲 -層疊合製程’用以在該非等向性導電樹脂 合一第一金屬層、一第-今屬爲0 ^ 運、,地豐 層之保護層;第一金屬層及一用以保護該第二金屬 声: = 用以在該層疊合製程後’藉由壓著該保護 層^接忒弟一金屬層與該等内部連接端; :保護層去除製程,用以在該壓接製程後,去除該保護 層, -連接墊形成製程,用以藉由蝕刻該第二金屬 連接墊;以及 取 一佈線圖案形成製程,用以藉由姓刻該第-金屬層以形 成該等佈線圖案。 13.如申請專利範圍第12項之半導體裝置之製造方 法,其中 5亥第一金屬層係-用以蝕刻該第二金屬層之蝕刻中止 層。 14'種|導體裝置之製造方〉去,該帛導體裝置包括一 上面形成有稷數個半導體晶片之半導體基板,該複數個半 V體曰曰片/、有電極墊;在該等電極墊上所提供之内部連接 312XP/發明說明書(補件)/96·10/96135324 5ι 200818358 端」 ·以及連接至該等内部連接端之佈 该方法包括: 電:::程,形成,向性導 的該複數料接;;及料㈣以部連接端 -金屬層疊合製程’用以在 地疊合一第一金眉层 外 寸卩注V电树月曰上連縯 ->1接f程:?: 一弟二金屬層及-第三金屬層; &接衣耘,用以藉由壓著該第三 金屬層與該等内部連接端; *屬層以屋接该弟- 第形成製程’用以在該壓接製程後,藉由蝕刻該 弟二金屬層以形成金屬柱; -連接墊形成製程’用以藉由蝕刻該第 連接墊;以及 一佈線圖案形成製程,用以藉由蝕刻 成該等佈線圖案。 15.如申請專利範圍第14帛之半導 方 法,其中 該第二金屬層係一用以蝕刻該第三金 線圖案 二金屬層以形成 5亥弟一金屬層以形 層 屬層之蝕刻中土 16.如申請專利範圍第14項之半導體之方 法,其中 該第一金屬層係-用以餘刻該第二金屬層之餘刻中土 層0 312ΧΡ/發明說明書(補件)/96-10/96135324 52
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006260948A JP4105202B2 (ja) | 2006-09-26 | 2006-09-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW200818358A true TW200818358A (en) | 2008-04-16 |
Family
ID=38847000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW096135324A TW200818358A (en) | 2006-09-26 | 2007-09-21 | Manufacturing method of semiconductor device |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7749889B2 (zh) |
| EP (1) | EP1906445A3 (zh) |
| JP (1) | JP4105202B2 (zh) |
| KR (1) | KR20080028283A (zh) |
| CN (1) | CN101154606B (zh) |
| TW (1) | TW200818358A (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101303443A (zh) * | 2007-05-11 | 2008-11-12 | 鸿富锦精密工业(深圳)有限公司 | 相机模组及其组装方法 |
| JP4121542B1 (ja) * | 2007-06-18 | 2008-07-23 | 新光電気工業株式会社 | 電子装置の製造方法 |
| JP5064157B2 (ja) * | 2007-09-18 | 2012-10-31 | 新光電気工業株式会社 | 半導体装置の製造方法 |
| JP2010010249A (ja) | 2008-06-25 | 2010-01-14 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| CN102265714B (zh) | 2008-12-22 | 2014-05-14 | 富士通株式会社 | 电子部件及其制造方法 |
| JP2012134270A (ja) * | 2010-12-21 | 2012-07-12 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2015076446A (ja) * | 2013-10-07 | 2015-04-20 | 日立化成株式会社 | 太陽電池セル |
| US10163828B2 (en) * | 2013-11-18 | 2018-12-25 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device and fabricating method thereof |
| KR102256296B1 (ko) * | 2016-08-02 | 2021-05-26 | 삼성에스디아이 주식회사 | 리튬이차전지용 리튬 코발트 복합 산화물 및 이를 포함한 양극을 함유한 리튬이차전지 |
| KR102256299B1 (ko) | 2016-08-02 | 2021-05-26 | 삼성에스디아이 주식회사 | 리튬이차전지용 리튬 코발트 복합 산화물 및 이를 포함한 양극을 함유한 리튬이차전지 |
| KR102463386B1 (ko) * | 2017-06-20 | 2022-11-04 | 가부시키가이샤 무라타 세이사쿠쇼 | 모듈 및 그 제조 방법 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4503112A (en) * | 1981-06-12 | 1985-03-05 | Oak Industries Inc. | Printed circuit material |
| US5517752A (en) * | 1992-05-13 | 1996-05-21 | Fujitsu Limited | Method of connecting a pressure-connector terminal of a device with a terminal electrode of a substrate |
| KR100218996B1 (ko) | 1995-03-24 | 1999-09-01 | 모기 쥰이찌 | 반도체장치 |
| JP3378171B2 (ja) | 1997-06-02 | 2003-02-17 | 山一電機株式会社 | 半導体パッケージの製造方法 |
| JP3780688B2 (ja) | 1998-02-27 | 2006-05-31 | 日立化成工業株式会社 | Csp用基板の製造法 |
| TW495436B (en) * | 1999-06-10 | 2002-07-21 | Toyo Kohan Co Ltd | Clad plate of interposer formation for semiconductor device, interposer for semiconductor device, and their manufacturing methods |
| JP2001308095A (ja) | 2000-04-19 | 2001-11-02 | Toyo Kohan Co Ltd | 半導体装置およびその製造方法 |
| JP2002110854A (ja) | 2000-09-28 | 2002-04-12 | Nec Corp | 半導体装置およびその製造方法 |
| JP2002151551A (ja) * | 2000-11-10 | 2002-05-24 | Hitachi Ltd | フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法 |
| JP3717899B2 (ja) * | 2002-04-01 | 2005-11-16 | Necエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| JP3614828B2 (ja) | 2002-04-05 | 2005-01-26 | 沖電気工業株式会社 | チップサイズパッケージの製造方法 |
| JP2004193297A (ja) | 2002-12-11 | 2004-07-08 | Dainippon Printing Co Ltd | ウェハレベルパッケージおよびその製造方法 |
| JP2004193497A (ja) * | 2002-12-13 | 2004-07-08 | Nec Electronics Corp | チップサイズパッケージおよびその製造方法 |
-
2006
- 2006-09-26 JP JP2006260948A patent/JP4105202B2/ja not_active Expired - Fee Related
-
2007
- 2007-09-17 KR KR1020070093990A patent/KR20080028283A/ko not_active Withdrawn
- 2007-09-17 US US11/856,360 patent/US7749889B2/en not_active Expired - Fee Related
- 2007-09-18 EP EP07018290A patent/EP1906445A3/en not_active Withdrawn
- 2007-09-21 TW TW096135324A patent/TW200818358A/zh unknown
- 2007-09-24 CN CN2007101541921A patent/CN101154606B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101154606A (zh) | 2008-04-02 |
| US7749889B2 (en) | 2010-07-06 |
| JP2008084958A (ja) | 2008-04-10 |
| EP1906445A3 (en) | 2009-11-25 |
| US20080076207A1 (en) | 2008-03-27 |
| JP4105202B2 (ja) | 2008-06-25 |
| EP1906445A2 (en) | 2008-04-02 |
| KR20080028283A (ko) | 2008-03-31 |
| CN101154606B (zh) | 2011-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW200818358A (en) | Manufacturing method of semiconductor device | |
| CN103021921B (zh) | 用于制造集成电路系统的方法 | |
| US7183176B2 (en) | Method of forming through-wafer interconnects for vertical wafer level packaging | |
| TWI286373B (en) | Semiconductor device and the fabricating method of the same | |
| TWI229435B (en) | Manufacture of semiconductor device | |
| TWI261328B (en) | Circuit device | |
| TW200524101A (en) | Electronic device and process for manufacturing same | |
| TW200908152A (en) | Semiconductor device and manufacturing method thereof | |
| JP6908112B2 (ja) | 電子部品モジュール及びその製造方法 | |
| TW200941688A (en) | Semiconductor device and manufacturing method thereof | |
| TW201113992A (en) | Chip package and fabrication method thereof | |
| US7723213B2 (en) | Manufacturing method of semiconductor chips and semiconductor device having the semiconductor chips | |
| TW201244004A (en) | Method of manufacturing semiconductor device | |
| TW200816414A (en) | Semiconductor device and manufacturing method thereof | |
| TW200913216A (en) | Semiconductor device and manufacturing method thereof | |
| TW201001645A (en) | Semiconductor device and method of manufacturing the same | |
| TW200824082A (en) | Manufacturing method of semiconductor device | |
| CN101471269A (zh) | 半导体器件的制造方法 | |
| JP5377657B2 (ja) | 半導体装置の製造方法 | |
| TW200931595A (en) | Semiconductor device and manufacturing method thereof | |
| CN101188204B (zh) | 半导体器件及其制造方法 | |
| CN113937011B (zh) | 芯片封装结构及其制作方法 | |
| CN101355039A (zh) | 图像感测元件封装体及其制作方法 | |
| CN113937012B (zh) | 芯片封装结构及其制作方法 | |
| TW554443B (en) | Semiconductor device and method for fabricating the same |