TW200817991A - Interface of a storage device and storage device with the interface - Google Patents

Description

200817991 九、發明說明： 【發明所屬之技術領域】 _]本發明侧於-種儲存裝置，特別是—種多重序列介面 之儲存裝置。 【先前技術】 、陶在現有的制串舰流排awsalSerialBus ，USB) 磁碟射，主妓· USB大容錄置等級（腦Mass Storage

Class)之儲存協疋，在作業系統上提供以磁碟機型態之記憶體， 此記憶體可胁槽案的儲存與複製，或者身份之認證。 、[003]由於USB磁碟機在各電腦作業系統上多内建驅動程 式’且與其職系統（FileSystem)完整整合，故使用相容性高， 加上體積小巧’且錢、體容量與日倶增，因此漸漸成為可攜式儲 存裝置之主流。 _]請參考『第1圖』，係林前技術所揭露之USB儲存裝 置之系統架構圖，主要由—記憶體⑽、微處理器11Q與一裝置 端介面120組成。記憶體10〇係為一種固態記憶體（solid state)， 例如儲存難閃記髓（Nand Flash)。微處理器110貞責主機端 之USB-MSC(Mass Storage Device Class)命令及記憶體存取。裝置 端介面120為USB裝置端之實體介面，負責USB裝置端之訊號 的通訊處理。 [005]請參考『第2圖』，係為先前技術所揭露之USB儲存裝 置之另一系統架構圖，其主要係將US]B裝置端介面131整合至微 處理？§ 130中，以節省成本並縮小體積。 5 200817991

,jr. 1" ?!2 ^ ^ -B 者_用二D明茶考乐3圖』，其係於電腦平台上，根據使用 者或應撕式之需求，執行儲存取命令 系統320的轉譯，以捭進批也+ ^稭田镉木 观，接著存取命令傳給娜聰類別介面 之命令。 犬、1㈣330將存取命令包襞為MSC協定

广JT接著’卿主機端介面細發出上述MSC協定之樓荦 子〒7喊’亚將該命令訊號傳至微處理器130處理，俾使USB 處理器130根據該命令讀取或寫入記憶體刚之資 =^聰磁碟機或儲存裝置中微處理器13。回覆完成狀態 USB'MSC 330 饋命令完俾一 _]聰磁碟機固然可適用於大部分之電腦平台，但 用=嵌二式系統’以做為系統之儲存介面時，則發生下列缺點: I，嵌人式纽之主機端硬體介面昂責，其主要是目為咖炉 準規格刻意_不對稱架構，使裝置端的造價便宜且簡單；相^ =，主機端硬體之造價昂責。此外，主機端硬體介面之通訊協 碌咖cd Stack)+分複雜’造成微處理器上動體設計困難本 、加。更進—步言，雜主機端硬體介社可插人各種咖 麵於嵌m紐似祕度，彳聽置人有限_程式。、所以 :果只有置人MSC主機驅動程柄，t烟者插人其他種類咖 衣置，系統將無反應而無_使用者之要求，進而造成使用者之 200817991 誤解及困擾。 【發明内容】 _]有鑑於此，本發明揭露— 面之USB儲存裝置。 衣之，丨面及具有該介 _]根據本發明所揭露之儲存裝置 介面以及-裝置端序列介面；发 已財衣置^ 設置於-微處理器中，俾使微處理。^丨面與裝置端序列介面 置端介面麵置物情面其中^應—觸職以啟動該裝 ^根據入本發明所揭露之儲錢置，包括有—記憶體、微處 =、衣置^面、裝置端序列介面、連接埠與判斷電路； 錢理^與記缝連接錢行通訊；裝置端介面與裝置端序列介 =分別設置_填理財；觸物編根據連接埠中所輪 出之電源訊號以輸出-判斷職藉以判斷儲存裝置所連接之外部 = '統之型態’俾使微處回應—判斷訊號以啟動裝置端介面與 衣置端序列介面其中之一。 [012] 根據本發明，裝置端介面與裝置端序列介面係連接一連 接埠’其中連接琿至少具有兩資料接腳，裝置端介面與裝置端序 歹U介面共用該資料接腳。 [013] 根據本备g月’其中裝置端序列介面係採用兩接腳之序列 介面。 [014] 根據本發明，其中裝置端序列介面係使用一時脈 LOCK) /、資料（data)之兩根腳位所組成之通訊介面。 [015] 根據本發明，其中裝置端序列介面使用一接收器（u) 200817991 及赉送為（τχ)組成之通訊介面。 [016]根據本發明所揭露 ^ 儲存衣置之介面，使得嵌入式處理 态僅而經由一個間易主機端序 A h丨面，發出對於USB磁碟機之存 取命令，該命令經由USB磁碟機卜少# $ ，、成上之衣置端序列介面接收，至微 處理态處理，微處理器根攄汽层 行言膚之在敌，、/ 介面上預先設計之協定，進 "" 1斜令完成狀態。該完成狀態透過主機端 ，面繼端序列介面，回覆至嵌人式處理器，完成存取命 令0 [叫以上之關於本發明内容之說明及以下之實施方式之說 明係用與鱗本發明之精神與原理’並且提供本發明之專 利申請範圍更進一步之解釋。 【實施方式】 [018] 以下在貝知方式中詳細敘述本發明之詳細特徵以及優 點，其内容足贿任何__技藝者了解本發明之技術内容並 據以實施’且根據本說明書所揭露之内容、巾請專利範圍及圖式， 任何熟習相關技藝者可輕易地理解本發明柏關之目的及優點。 [019] δ月芬考『第4圖』’係為發明所揭露之USB磁碟機之系 統架翻，主要係由—記憶體勘與一微處理器210組成。記憶 體200係為-種固態記憶體（s〇lid賊），例如儲存型快閃記憶體 (NAND Flash)。微處理器21G包括有裝置端介面⑽與裝置端 序列介面230。此外，USB磁碟機更設有—判斷電路24〇、。 [020] 裝置端序列介面23〇係為一序列介面，為了可與聰 傳輸琿共用讀傳輸接腳，裝置端序列介面⑽制兩接卿之序 8 200817991 列介面。在一實施例中，可使用時脈（CL〇CK)與資料（DATA) 兩根腳位所組成之通訊介面，例如12c序列介面。另一實施例中， 以接收器（RX)及發送器（TX)組成之通訊介面，例如通用非 同步收發傳輸器（Universal Asynchronous ReceiveivTraiismittei·， UART)〇 [021]此外，當USB磁碟機與一主機連接時，判斷電路24〇 會根據V_USB、GND—USB接腳之訊號判斷所連接之主機平台為 -般電腦平台或嵌人式系統，並據以輸出—判斷訊號sng，俾使 微處理210根據該判斷訊號SNG以啟動裝置端介面或裝置 端序列介面230。 [022]此磁碟機具有一連接埠25〇，内建四接腳，分別定義 為（USB、GND-Usb、㈣D_，裝置端介面22〇與装置端序列 介面230共用資料接腳’因此裝置端介面22 腳，裝置端序列介㈣連接至D+_.接腳，整流㈣斷電路^ 連接至V—USB、GND_USB接腳。此—連料縣示例性說明， 並非用以限定該實施例所_之連接埠。實際上，只要至少具有 兩資料接敗連接牡何仙，，裝置齡面與裝置端序浙面 共用連接埠的兩資料接腳。 [023]叫茶考『第5圖』，係為本發明所揭露之咖 舰腦平β欽式系統連接時之_#鮮賴。在本發明之 貫施例中，若咖财裝置所連接之咖线端為—般電 ===之裝置端介面220啟動，裝置端序列介面則 失效亚德《線D+、D_，此時進行維持—般聰之資料傳輸 200817991 功能。 __儲存裝置與―般電腦平线接時，其係於電腦平台 上，根據使用者或應用程式細之需求，執行職存取命令，該 命令藉由權案系統320的轉譯，以標準播案存取命令傳給 腦慰_介面33Q ’接著咖姻c _介面现將存取命 令包裝為MSC協定之命令。 接著’ USB主機端介面發出上述_協定之槽案存取 命令訊號’並將該命令訊號傳至微處理器21〇處理，俾使咖磁 碟機之微處理器21〇根據該命令讀取或寫入記憶體之資料 後，USB _機微處加喊完餘態給聰主機端介面 340，該完成狀態經USB_MSC _介面33q解譯細覆給 案系統320，俾使播案系統32〇及應用程式3ι〇回饋 ^ 態給使用者。 成狀 _若聰齡裝置崎接之卿錢㈣嵌人式 彻平台時，則微處理器上加之裝置端序列介面230啟動: 置端介面220職效並讓出峨線，職概D+、d部置= 列介面別取代以與主機端序列介面彻進行通訊，主機端 介面420係由歲入式系統之嵌入式處理器所控制。 f_t 6 s』’ κ 咖儲 之詳細電路®，主躲示_電路24Q之實酬。 、 [028]判斷電路24〇中包括有一整流電路與一判斷電路 6圖』之實施例中更具有—整流電路，舉例來說，係由四個 體Ml〜244連接組成，用以輪出—整流後之電源，以提供給記情 10 200817991 體200 (第6圖中未示）與微處理器21〇運作使用。 [029]判斷電路提供微處理器21〇進行連接模式之判斷，以判 斷所連接之主機為電腦或嵌人式系統。在如『第6圖』所示之示 例性實施例中，主要由—A肋邏期泌組成，此外另包括有且 他電路所需要之電阻R1、R2與電容C1。娜邏輯間泌之電源 由整流電路提供，兩輸人端分別輸人整流電路提供之電源盘 V—USB之電源’獅_閘撕之判斷後之判斷職腦則傳 送給微處理器210。 [030]田V—USBa壓缺GND—聰之賴時，微處理界 21〇關閉裝置端序列介面23〇，啟動裝置端介面22G之線路進行^ 料傳遞與通訊。當v—USB之電壓 GNI)_usb α壓時，微 處理器2Κ)關職置端介面22G，啟動裝置端序列介面⑽之線 路進行資料傳遞與通訊。 [〇31]根據本發明所揭露之聰儲存裝置，可用於一般的電 月自平口’與-般USB磁碟機使用方法完全相同。糾，又可用於 設計簡單，造價低廉的嵌人式系統平台，使得嵌人式系、統益㈣ 雜的卿主機，而改為簡易序列介面，簡化嵌人式系統之架^ 设计間早且降低開發_度。更進—步，聰介面與序列介面妓 用USB的插槽與連接器，無f額外的硬體介面。 ，、 —[032]雖然本發明以前述之實施例揭露如上，然其並非用以限 定本發明。林脫縣發明之精神和範_，所為之更__， ^本=之專梅魏圍。關於本發騎界定之錢範圍請來 考所附之申請專利範圍。 " 11 200817991 【圖式簡單說明】 第1圖為先雜酬揭叙USB鱗裝置/ 第2圖為先前技術所揭露之卿儲存 系心構圖。 圖。 錢之另-系統架構 第3圖為先前技術所揭露之測 圖。 仔衣置與電腦之連線示意 第4圖為本發明所揭露之USB儲存袭 第5圖為本發明所揭露之U S B儲存裝 之連線不意圖。 置之系統架構圖。 置與電腦及嵌入式系、矣 第6圖係為本發明所揭露 【主要元件符號說明】 之USB儲存裝置之詳細電路圖 100.......... 110.......... 120.......... 131.......... 130.......... 200.......... 210.......... 220 .......... 230 .......... 240 .......... 250 .......... 241〜244 記憶體 微處理器 裴置端介面 裝置端介面 微處理器 記憶體 微處理器 裝置端介面 裝置端序列介面 判斷電路 連接埠 二極體 12 200817991 245 .......................... AND邏輯閘 R1........................... 電阻 R2 .......................... 電阻

Cl ..........................電容 310..........................應用程式 320 ..........................檔案系統 330 .......................... USB-MSC類別介面 340 .......................... 主機端介面 410..........................嵌入式處理器 420.......................... 主機端序列介面 13

Claims (1)

1. 200817991 十、申請專利範圍： 1· 一種儲存裝置之介面，包括有· 一裝置端介面；以及 一裝置端序列介面； 其中該裝置端介面與該裝置端序列介面設置於一微處理 為中’俾使該微處理器回應_判斷訊號以啟動該裝置端介面與 該裝置端序列介面其中之—。 2·如申請專利範圍第i項所述之介面，其中該裝置端序列介面係 採用兩接腳之序列介面。 如申叫專利範圍第1項所述之介面，其中該I置端序列介面係 使用-時脈（CLOCK)與—資料（DATA)之兩根腳位所紐成 之迫訊介面。 屯如申請專利範圍第i項所述之介面，其中該裝置端序列介面使 用一接收器（RX)及-發送器（τχ)組成之通訊介面。 5·如申请專利範圍第！項所述之介面，其中該裂置端介面與該裝 置端序列介面係連接一連接埠，其中該連接埠至少具有兩次^ 接腳，該裝置端介面與該裝置端序列介面共用該資料接胎卩、〆 6· —種儲存裝置，包括有·· P 一記憶體； 一微處理器，與該記憶體連接並進行通訊； 一裝置端介面，設置於該微處理器中； 一裝置端序列介面，設置於該微處理器中； 一連接埠，用以與一外部系統連接；以及 14 200817991 魏，狀根據連接埠中所輸出之電源訊號以輪出 _相M·該儲存裝_連接之外部系統之型 使該微處理器回應-判斷訊號以啟動該装^ 端序列介面其巾之-。 置 7. 如申請專利範圍第6項所述之儲存裝置，其中該裝置端序列介 面係採用兩接腳之序列介面。 8. 如申請專利範圍第6項所述之儲存裝置，其中該裝置端序列介 面係使用-時脈（CL0CK)與—資料（Data)之兩根腳位所 組成之通訊介面。 9. 如申請專利範㈣6項所述之儲存裝置，其中該裝置端序列介 面使用-概器（RX)及-發额（τχ)組成之通訊介面。 •如申凊專利範圍第6項所述之儲存裝置，其中該判斷電路包括 有一邏輯閘。 U.如申請專利範圍第6項所述之儲存裝置，其中該連接琿至少具 有兩貧料接腳，該裝置端介面與該裝置端序列介面共用該 接腳。 、 I如申明專利範圍第6項所述之儲存裝置，其中更包括有-整流 電路用以輸出—整缝之電源訊麟提供電源給該微處理器 與該記憶體。 ^