TW200817703A - Chip testing device and system - Google Patents

Description

17703 九、發明說明： 【發明所屬之技術領域】 本發明是-種晶片測試裝置 號判斷測試結果的晶片測試裝置。疋—種利用回授信 【先前技術】 萄晶片製造完成後，會對晶片 片的運作是否正確。然而如果要對賴’用以判斷晶 則需要的時間非常多，因此晶片測二進打完整的測試， 入-測試信號，並從腳位的輪出信號晶:輸 圖為-習知的晶片測試裝置的方塊 疋曰確。、弟1 内11内具有複數個測試單元15,每」;二。:元片：試裝置 正反器12以及一及閘13。舉例來說正反二：，括-一腳位的輸出信號，其輸出端 。口 日日片中 -，其中及閘㈣-輸::接接―收^ 13:輸出爾至一次級的及間的—輸入端；= ;置因 11運作時:晶片的腳位被設定輪出-邏輯高準位= =大此正反&12輸出的信號亦為邏輯高準位的信 日，控制信號S1亦被設定為邏輯高準位信號，因此及閑:: 的輸出信號亦為邏輯高準位信號。利用這樣的測 若信號S2不為邏輯高準位信號，則表示晶片中至 固 腳位的輸出信號錯誤’由於無法得知哪個腳位的輪出 發生錯誤，因此只能透過顯示襄置14的狀態來判斷錯: 位的位置。顯示裝置14通常為一發光二極體或任何可 兩種邏輯狀態的裝置。在第1圖的測試裝置中，若顯: 〇 119-A21625TWF(N2);Princeton9510;brent 6 200817703 =料’則表示對應的腳位並無輸出邏輯高準 位，因此利用此種方法需要極大的電路 ΪΓ能得知該些腳位的輸出信號發生錯誤， :法知一個腳位發生錯誤，因此，在使用上較為 片測第另—習知的晶片測試裝置的方塊示意圖。晶 u内具有複數個測試單元15，每一 二=的在第2圖中，-或間2! .Η 口σ '輸出為。备晶片测試裝置11運作時，曰 ==定輸出一邏輯低準位的信號， ： ;=，邏輯低準位的信號。此時便可藉由讀ί 、类、M es_ 有—個腳位的輪出信號錯誤，此時亦只於 "^、、不裊置14來判斷錯誤腳位的位置。者n S3位於 邏輯低準位時，表干曰H 士〃 i田b虎S3位於 示裝置14通常A —:中母一卿位的輸出測試正確。顯 態的裝置。在二τ:;=㈣ 擇接收測試單元15的輸出仲^八一了透過多工益17選 為輸入信號，以進行測試。々一輸入端輸入的信號 正 確，以=的方式可以測試晶片的輸出資料是否止 位時，且:二：：輪出資料全為邏輯高準位與邏輯低準 収的結果並不4完全表示晶片是正常的。例 〇119-A2I625TWF(N2)；Princet〇n95I〇;brem 7 200817703 如若有晶片中某一腳位與電源線VDD短路，則利用第1 圖的測試裝置便無法測試出該腳位的錯誤。因此，一種能 改善習知測試裝置的缺點，且可以進行更複雜的晶片測試 步驟的晶片測試裝置是必需的。 【發明内容】 本發明提供一種晶片測試裝置，具有複數個測試單 元，包括一選擇器、一正反器、一第一缓衝器、一顯示裝 置以及一第二缓衝器。該選擇器，受控於一控制信號，具 有一第一輸入端、一回授輸入端以及一第一輸出端。該正 反器，具有一第二輸入端，一時脈輸入端以及一第二輸出 端，其中該第二輸入端耦接該第一輸出端，該時脈輸入端 接收一時脈信號。該第一緩衝器，用以將該輸出資料轉換 為一高電壓資料。該顯示裝置，耦接該第一缓衝器，用以 表示該高電壓資料的邏輯狀態。該第二緩衝器，耦接該第 一緩衝器，用以將該高電壓資料轉換為一低電壓資料，並 傳送至該回授輸入端。 本發明更提供一種晶片測試系統，包括一測試裝置、 一晶片以及一控制單元。該晶片測試裝置，具有複數個測 試單元，包括一選擇器、一正反器、一第一緩衝器、一顯 示裝置以及一第二缓衝器。該選擇器，受控於一控制信號， 具有一第一輸入端、一回授輸入端以友一第一輸入端。該 正反器，具有一第二輸入端，一時脈輸入端以及一第二輸 出端，其中該第二輸入端耦接該第一輸出端，該時脈輸入 0119-A21625TWF(N2);Princeton9510;brent 8 200817703 端接收-時脈信號。該第-緩衝器，用以將該輸出資 換為-高電壓資料。該顯示裝置，輕接該第—緩衝哭 以表示該高電壓資料的邏輯狀態。該第二緩衝哭，輕接1 第一緩衝器，用以將該高電壓資料轉換為一低電厣資以 並傳送至該回授輸入端。該晶片，具有複數個腳位，、 每-該腳位耗接-該測試單元的該第—輸入端。該控制 ^控制該晶片自每-該腳位輸出—測試信號，並比較該 測式信號與該每一該測試單元的低電屢資料是否相同。μ 【實施方式】 ‘第3圖為根據本發明之—晶片測試裝置的— 方塊示意圖。晶片測試裳置3 ^中 、1勺 -測試單元包括一多：=中試單元，每 器32具有U，㈣說，多工 端-I —回授輸入端以及-第-於屮 «控制第-輸二】一:=;:， 端的信號。正反哭33接你夕， 、口^或5亥回授輪入 ，暫存正反器33的輪二：否第輪^ :門鎖S5 34的輪出資料 動；用《提 第二缓衝器37則用《降低二:二：示褒置36。 位’並傳回至多工哭 、、友t 35的輸出資料的電 各夕即 口口 乂的回授輪入端。 二::…SI輪入端接收並傳送測試信號至正

Wh(N2),Prlncet〇n951〇;brem 工工 200817703 反器33後，控制信號Cj控制多工器32，使第一輸出端輸 出回授輸入信號端的貢料，此時再自正反為中讀取由弟二 正反器37傳回的回授資料，並與測試信號比較，便可知道 測試結果是否正確。此外，亦可藉由顯示裝置36來判斷測 試資料與第一緩衝器35的輸出資料是否相同。在本實施例 中，顯示裝置36為一發光二極體，當該第一緩衝器35的 輸出資料位於邏輯高準位時，顯示裝置36發光，當第一緩 衝器35的輸出資料位於邏輯低準位時，則顯示裝置36不 發光。 在第3圖中，正反器33a可透過多工器32a選擇其輸 入信號。多工器32a接收一外部信號與緩衝器，如第一缓 衝器35，的輸出信號，並根據控制信號C2來選擇何者輸 入正反器33a。在本實施例中，外部信號可透過多工器38 來選擇正反器33的輸出信號或另一外部輸入信號，以輸入 至多工器32a。 在本實施例中，第一緩衝器35與第二緩衝器37皆由 兩個反相器串聯組成，且正反器33可能為D型正反器、JK 型正反器或RS型正反器。 於一實施例中，本發明之資料輸入方式可以為串列方 式或並列方式，當使用串列方式時，利用輸入端將資料依 序輸入正反器12，直至每個正反器都具有收到資料時，再 將全部資料輸出。當使用並列方式時，則可利用每各正反 器之資料輸入端同時輸入多各資料，使每各正反器都接收 到貢料。 0119-A21625TWF(N2);Princeton9510;brent 10 第4圖為根據本發明的一晶片 方塊示意圖。晶片測試系 ^系，的-實施例的 =空輪-。晶片測試裝置4心 -，其中每-測試單元接收晶禮個測試單 號。在第4圖中，θ μ . 的一腳位的一輪出信 3 的每一卿位的輸出信號，並在第—時門：控制晶片41中 試裝置42接你曰μ 1 守間週期内使得晶片測 二時間週 圖中控制信號CI與多:出信號 再自每一、、_一 A二2的運作方式’此時控制單元 早兀勺正反器，如第3圖中的正反器33，中 碩，試結果，並與測試信號進行比較。利用這樣的運作， 才制單元43便可控制晶片41輸出更複雜的測試信號，而 不限習知只能輸出〇或】的測試信號，如此以來也可 以提咼晶片的測試正確率。 0119-A21625TWF(N2);Princeton9510;brent 11 200817703 【圖式簡單說明】 第1圖為一習知的晶片測試裝置的方塊示意圖。 第2圖為另一習知的晶片測試裝置的方塊示意圖。 第3圖為根據本發明之一晶片測試裝置的一實施例的 方塊示意圖。 第4圖為根據本發明的一晶片測試系統的一實施例的 方塊示意圖。 【主要元件符號說明】 11、 31〜晶片測試裝置 12、 33〜正反器 13〜及閘 14、36〜顯示裝置 21〜或閘 32、32a、38、17〜多工器 34〜閂鎖器 35〜第一緩衝器 37〜第二緩衝器 41〜晶片 42〜晶片測試裝置 43〜控制單元 0119-A21625TWF(N2);Princeton9510;brent 12

Claims (1)

1. 200817703 卞、π諝寻利範園： 裝置’具有複數個測試單元，包括： -回授輸入端以及—第—輪出端'…有-弟-輸入端、 一正反器，耦接於該選擇 時脈輸入端以及一第二輸出，甘：有—弟二輸入端，-第-輸出端，該時脈輸入端接而收：日:二第;輪入端編妾該 用以於該第二輸出端輸出—輸出資J編虎，該正反器係 一第一緩衝器，耦接於該$ G π m 轉換為一高電壓資料並加以輸出；二卩將該輸出資料 資料轉該第:_，將該高㈣ —,二授輪入端。 更包括一閃鎖器，㈣妾、^之曰曰片測試裝置’其中 暫存該輸出資料。 正反"、及該第-緩衝器、，用以 札制h號用以控制該第一輪 ”中 號或該回授輸入端的信號。 月』〃輸入端的信 今第It請專利範圍帛1項所述之晶片測試裝置，复中 5.如申請專利範圍第？;=相器組成。 該正反器為d型正反器。、u之3日片m置，其中 專利範圍帛1項所述之晶 肩正反态為RS型正反器。 、衣1，其中 A2l625TWF(N2)；Princeton9510；brent 13 200817703 7. 如申請專利範圍第1項所述之晶片測試裝置，其中 該正反器為JK型正反器。 8. 如申請專利範圍第1項所述之晶片測試裝置，其中 另包含一顯示裝置，耦接該第一緩衝器，用以顯示該高電 壓資料。 9. 如申請專利範圍第8項所述之晶片測試裝置，其中 當該高電壓資料為邏輯高準位時，該顯示裝置導通，當該 高電壓資料為邏輯低準位時，該顯示裝置不導通。 10. —種晶片測試系統，包括： 一測試裝置，具有複數個測試單元，包括： 一選擇器，受控於一控制信號，具有一第一輸入端、 一回授輸入端以及一第一輸出端； 一正反器，耦接於該選擇器，具有一第二輸入端，一 時脈輸入端以及一第二輸出端，其中該第二輸入端耦接該 第一輸出端，該時脈輸入端接收一時脈信號，該正反器係 用以於該第二輸出端輸出一輸出資料； 一第一缓衝器，耦接於該正反器，用以將該輸出資料 轉換為一局電壓貢料’並加以輸出，以及 一第二緩衝器，耦接該第一緩衝器，用以將該高電壓 資料轉換為一低電壓資料，並傳送至該回授輸入端； 一晶片，具有複數個腳位，其中一該腳位耦接於該測 試單元的該第一輸入端；以及 一控制單元，耦接於該晶片，用以控制該晶片自該腳 位輸出一測試信號，並比較該測試信號與該低電壓資料是 0119-A21625TWF(N2);Princeton9510;brent 14 200817703 否相同。 測試項之晶片測試系統，其中該 器，用以暫存二接於該正反器及該第-緩衝 他J 該第—輸出端輸出該第-輸入端的 m“授輪人端的信號。 *叛入化的 令4.ΓΓ利範圍第10項所述之晶片測試系統，苴 元自田^正只!^端輸出該回授輸入端的信號時，該控制單 二反^買取並比較該測試信號與該低電壓資料。 中兮第如中睛專利範圍第ig項所述之日日日片測試系統，其 中•-緩衝器與該第二緩衝器由兩個反相器組成。 t申請專利範圍第i 0項所述之晶片測試系統，置 一顯示裝置，輕接該第一緩衝器，用以顯示該高 口中請專利範圍第15項所述之晶片測試系統，其 中當该馬電壓資料為邏輯高準位時，該顯示裝置導通，去 該高電壓資料為邏輯低準位時，該顯示裝置不導通。田 17.如申請專利範圍第1〇項所述之晶片測試系統，其 中該正反器為D型正反器、JK型正反器或RS型正反器二 〇119-A21625TWF(N2);Princeton9510;brent