TW200816728A - An interleaving scheme for an LDPC coded 32APSK system - Google Patents
An interleaving scheme for an LDPC coded 32APSK system Download PDFInfo
- Publication number
- TW200816728A TW200816728A TW096107911A TW96107911A TW200816728A TW 200816728 A TW200816728 A TW 200816728A TW 096107911 A TW096107911 A TW 096107911A TW 96107911 A TW96107911 A TW 96107911A TW 200816728 A TW200816728 A TW 200816728A
- Authority
- TW
- Taiwan
- Prior art keywords
- ldpc
- bits
- code
- efficiency
- bit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
- H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2757—Interleaver with an interleaving rule not provided for in the subgroups H03M13/2703 - H03M13/2753
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
- H03M13/356—Unequal error protection [UEP]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/183—Multiresolution systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/186—Phase-modulated carrier systems, i.e. using phase-shift keying in which the information is carried by both the individual signal points and the subset to which the individual signal points belong, e.g. coset coding or related schemes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
- H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
- H04L27/2053—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
Description
200816728 九、發明說明: 【發明所屬之技術領域】 本發明涉及在32APSK調變系統中交錯低密度奇偶校驗 (LDPC)編碼的位元。具體地說’通過基於不同的位元度(bit jegrees) 分配確定調變符碼的位元,能夠有效地在所使用的ldpc碼提供 的差錯性能和差錯平底(error fl〇〇r)之間找到需要的取捨 (tradeoffs) ° 【先前技術】
在 Yan Li 和 William Ryan 所著,發表於 iEEE communicati〇ns
Letters,ν〇1· 9,no. :l,hnuary 2005 的 “Bit-Reliability Mapping in LDPC-Codes Modulation systems,” ( LDPC 碼調變系統中的位元 可靠性映射)中,作者研究了採用8?8尺的]11)1>(::編碼的調變系 統的性能。利用建議的位元可靠性映射策略,實現了超過非交錯 方法大約0.15dB的性能改進。作者還使用被稱為Εχιτ圖表的分 析工具解釋了這個改進的原因。在該交錯方法中,考慮了 一種交 ,方法,結果表明該方法提供了比非交錯系統更好的性能,也就 疋,在位元可罪性映射方法中,將低可靠性的LDpc碼位元映射 到低階的調變位元,且將較可靠的位元映射到高階的位元。 轉制(F°r肅dEnWC她Gl,FEC)編碼對於通信系 t訊通這的可靠傳輸非常重要。基於香農(Shannon) SNR 7;,,通道在確定的信號雜訊比(Signal to Noise Ratio, ΐ以位元ΐ符碼表示的確定的容量,這被定義為香農 ^、^nnon imit)。通信和編碼理論中最重要的研究領域之一是設 使$ 近香農限的性能的編碼方法:已經表明 的編、Λ Γ pagatiGn, Bp) ’碼的LDPC碼具有可控 的、為馬和~碼_度,並能夠提供接近香農限的性能。 200816728 LDPC碼最初在I960年由Gallager描述。LDPC碼的性能非 常逼近香農限。具有碼長度N和維度K的(N,K)二進位的LDPC 碼由(N-K)行和N列的奇偶校驗矩陣Η定義。矩陣Η的大多數 元素是〇,且僅小部分元素是1,因此矩陣Η是稀疏的。矩陣Η 的每行表示校驗和,且每列表示變數,例如,位元或符碼。由 Gallager描述的LDPC碼是規則的,也就是,奇偶校驗矩陣Η具 有恒定的行重和列重。 規則的LDPC碼能被擴展到非規則的LDPC碼’其中行重和 列重是變化的。非規則的LDPC碼由分別定義變數節點和校驗節 點度分佈的度分佈多項式(degree distribution polynomial) v(x)和 c(x)來指定。更加具體地說,令 ^vmax 一1 和 ^cmax c(x)= 一1 * 分別是最大變數節點度和校驗節點 t分i αΐΙΓ j的變數(校驗)節點發出的邊(edge) 雖然非規則LDPC碼在表示和/或實現上更加 3八
Lore J 例性非規則長度六的示 LDPC碼還可由-八同少 -f If ^ ^ ^a:n;r j 0 * r ® t ^ 而被稱為約束節點(或校驗 、、且即^對應於編碼字的位元,
瑪的一組相校驗崎射定義LDPC 位元節點和校驗節點具有遠技、真卩和杈私節點存在連接邊。如果 通常,假定—對節 它們是鄰近或相鄰的。 夕於一條的邊來連接。 200816728 ,2 f兄明了如圖!所示的非規則LDp 圖】表示的職碼的編碼字長度是 表:。由 圖1所示,在LDpc碼的奇偶校驗矩陣表;存0如 f此在如圖2的Tann er圖表示中,6個位 ^二9 = !。 連接到4個校驗節點2〇2。 ”、201由9條邊203 LDPC碼能以多種方式來解碼,比如多數 碼。因為其奇偶校驗矩陣的結構,LDpc碼是可親=代解 雖然多數賴解碼f要、賴雜度, ^碼的。 ίΓLDtc^^^ίΐ^ LDPC^ Sit! 表現出相當不錯的解碼i能 私結束日守對解碼符碼輸出的可靠性度量用作下一次的$ ,,理直到滿m㈣止條件時結束。此後基於^後三 以議可靠性度量做出最後決定。根據在每次 可*性度κ的不同特徵,迭代解碼演算法可被進一 3刀,硬式決定(harddedsiGn)、軟式決定(SGftdedsion)和 ΞΓϋ decision)演算法。對應的常用演算法分別是迭 ,位兀翻轉(bit_flipping,BF)、置信傳播(則和加權位元翻轉 (而g,d blt-mPPing,WBF}解碼演算法。已經證明當相應的 是非迴圈時,BP演算法能狗實現最大似然解碼,因而該 ί為最流行的解碼方法。下面描述的本發明中將僅討論 U3PC碼的ΒΡ解碼。 曰^ 2P C碼的Β Ρ是一種資訊傳遞解碼。沿著圖的邊發送的資訊 ,和二應於編碼字位元的气數節點相關聯的對數似然比 〇g-_lh〇od rati0, LLR) logj。在這個運算式中,户。和乃分別 200816728 表不相關位元取值〇和1的機率。BP解碼包括兩個步驟:水平步 驟和垂直步驟。在水平步驟中,每個校驗節點。將基於除來自位 以〃外的所有進入校驗的“位元-到-校驗” (bit_tocheck)資 Λ σ十异传出的校驗-到-位元”(ciieck>to-bit)資訊發送到相鄰節 。在垂直步驟中,每個位元節點匕將基於除來自校驗節點〜以 夕,的汽15進入位元匕的“校驗""到-位元”資訊計算得出的“位元-J校氣資成發送到相鄰的校驗節點‘。重複這兩個步驟直到找 到可用的編碼字或達到最大的迭代次數。 曰』ί BP解碼賴著性能,非規則LDPC碼對很多應用都是 ^擇之一。許多通信和存儲標準,如DVB_S2/DAB、 考声^^^指1目^^02.1111和1征002.16[4][5]等均已採用或正在 彳PC碼。#考慮在視頻廣齡統巾應用非規ί pc馬牯,人們經常遇到由於差錯平底引起的問題。 、 技十LDPC解碼态的差錯平底性能區域可以由系統的差_ ::j ;LDPC解碼器系統在輸入信號的品質提高時二妒:現 錯性能曲線被稱為差錯平底。;了==明的差 3(Π和差錯平底區域302的非規則布區域 error rate,FER)性能曲線。 馬的决幀千(Frame 【發明内容】 本發明公開了 -種交錯方法,其 的聰碼位元,映射為一部分低階調性級別 位元。對特定的LDPr石民έ士 Μ 4 μ μ 口^刀向階調變 、、宫化的理认、當瞀、土 馬、、、口構和调受方法,能夠通過被稱Λ宓斧 /貝化的理⑷心㈣定低階和高階調變位元的最優劃^稱為名度 在本發明的一個實施例中,提供 32APSK調㈣、統中交錯位元的數位通㈣統,其包括EC能^ 200816728 生經通信ϋ it!彳触㈣錢 產生帶有相應的信號波形的一射器具有-個 射器中的交錯是一種非遠砵_1+生4號达入到“號映射器,在映 ldpc :. ^ ^ 發明 要求下的傳輸功^值特性’能夠降低狀舰性能 長/趨1鮮當編碼字 因此不Si以以:值和差錯平底具有不同要求。 特定標準。 所而的門檻值’ _簡差錯平底低於 【實施方式】 參考附圖’其提供根據本發明實 位元映射方法和執行這個方法的程式⑽C碼的編碼 雖然本發明是通過LDpc碼描述的 ίί^ΪΓίΓ:ί#Ι^^ (bit labeling 以在非編碼糸統中實現這個方法。 信系::㈡=t j用„ ldpc碼的具有交錯器的通 通道402發送到接收哭4=J:S 4〇1 =發射器產生經通信 組離散的可能的眘次 > 的“號波形。龟射器401包括產生一 形。該波形進對應於某:信號波 ?丨人的干擾。對於特定 ‘nm由 狡叹态403中使用父錯器和解交錯器。 々 200816728 元編碼為LDP二石將來自資訊源5〇1 ’的資訊位 個TDp「 、馬子攸母個資吼塊(information block)到每 成矩陣字Γ映射由[咖碼的奇偶校驗矩陣(或等效的生 信號波形。錯調變LDPC編碼字為 所示的接收ϊ 了 被發到發射線504並傳播到如圖6 ,哭圖3述了圖4的示例性接收器,其中採用ldpc碼和解交 Γ〇2 Λ天線6G1接收信號波形,並分發到解_/解交ί器 代地2m砸由較錯轉交錯波形,讀分發到迭 If的消息的LDPC解碼器_,並輸出發送的編碼 =/以。哭==交錯器、602採用的解交錯規則應該與由交 該&^=#==謙,嫩錯方法應 錯為和/^^調變方法’我們定義最優交 碼的最佳門捏值。& “產生由讀演化預測得到的相應ldpc 位元=丨=2 32apsk位元,符碼映射電路每次獲取五個 值m,Mi+2,b5w,撕4),並將它們映射為I值和q 值其中1=0, 1,2,…·。映射邏輯如圖8所示。 32APSK中,對於㈣丨〇幻 7^ 〜 〜〜 :一 1,且,·mod5 = 0} , ^ (厶厂 γ 〜〜 -"T ldpc_bits A5 l muu J = U) …丄u 口、j hun ,詞 -1,且/mod5 = 〇}和尸叫从,32ApSK交錯規則是: ^ t u L 是確定第1個符碼的5位元。我們指定y 底ί 個編碼ϊ率!!位元映射的數量。給定LDPC碼和差Ϊ-率、^ ’通過松度凉化分析來獲得最優交錯方法 丰 2/3、3/4、4/5、5/6、13/15 和咖的 LDpc 于碼
Idpc _ bits 200816728 i+j ^-+32xA^0#5e/+3072xy Jmod7V/47C_^-^-Jm〇d256+^~mod8jx32+ — mod32 在表1 “32APSK中的交錯偏移值”中羅列了位元偏移數 【表1】32APSK中的交錯偏移值 效率 ^offset 3/4 72 4/5 80 5/6 120 13/15 160 9/10 192 發明ίίΐίί佳實施例示例性地描述了本發明’應該理解在本 以有可能出現多種其他變化和修改。因此,本 所目的是覆蓋在本發明的真正精神和範圍中的 【圖式簡單說明】 陣表=是編碼字長度六的示雌非_LDPC碼的奇偶校驗矩 :了=1所示的非規則LDPC觸二分圖表示; 例性曲i#規則麗碼的瀑布和差錯平底區域的示 一圖4是根據本發明實施例, 的示例性通信系統;、 採用LDPC碼和交錯器/解交錯器 11 200816728 圖5說明了圖4中發射器的實例; 圖6說明了圖4中'接收器的實例; 圖7說明了 32APSK調變中的位元映射功能模組; 圖8說明了 32APSK符碼的位元映射。 【主要元件符號說明】
位元節點201 連接邊203 校驗節點202 瀑布區域301 差錯平底區域302 發射器401 通信通道402 接收器403 資訊源501 LDPC編碼器502 交錯器/調變器503 發射天線504 接收天線601 解調器/解交錯器602 LDPC解碼器603 12
Claims (1)
- 200816728 十、申請專利範圍: 1、一種在32APSK調變系統中基於下面規則交錯ldPC編碼位 元的數位通信發射器: bits ~ r mod 256+ -mod8 )χ32+ i l5 J _40_ mod 32 广 32xAW+3072χ 小 od~c 對於’€{叫〇5?^/_,一1,且,111〇(15:==〇}和7 = 〇,1,2,3,4.,其中卜」是返回 小於或等於X的最大整數的取整函數,:議是所使用的 ypc碼的編碼字長度,且乂伽是不同編碼效率的偏移值,定 義為: 效率 Noffset 3/4 72 4/5 80 5/6 120 13/15 160 9/10 192 2、一種採用LDPC解碼器的數位通信接收器,該接收器在 32APSK調變模式中基於下面規則解碼交錯的LDpc編碼位元 的: i+j-^32χΝφβί +3072xj mod^ idpc_bits-\ ~~ mod256+ -mod8 x32+ mod 32 對於♦、一 l且/m〇d5 = 〇}和/,,…,其中㈤是返回 小於或等於X的最大整數的取整函數,是所使用的 LDPC碼的編碼字長度,且乂細是不同編碼效率的偏移值,定 義為: 13 含. 200816728 效率 3/4 72 4/5 80 5/6 120 13/15 160 9/10 1923、一種存儲電腦程式的電腦可讀媒體,該程式用於執行能夠實 現32APSK調變系統中基於下面規則交錯LDPC編碼位元方法 的方法: i+j -+?>2xNoffset Λ-mix j modNIdpi 、c bits ' mod256+ -mod8 x32+ mod32 對於匕{/|0:^<7\^_-1,咖2/111〇(15 = 0}和1/ = 0,1,2,3,4.,其中4」是返 回小於或等於X的最大整數的取整函數,^=15360是所使用 i 的LDPC碼的編碼字長度,且是不同編碼效率的偏移值, 定義為: 效率 -^offset 3/4 72 4/5 80 5/6 120 13/15 160 9/10 192 14
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2006/002422 WO2008034287A1 (en) | 2006-09-18 | 2006-09-18 | An interleaving scheme for an ldpc coded 32apsk system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200816728A true TW200816728A (en) | 2008-04-01 |
| TWI328951B TWI328951B (en) | 2010-08-11 |
Family
ID=38667079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW096107911A TWI328951B (en) | 2006-09-18 | 2007-03-07 | A digital communications transmitter,a digital communications receiver,and a computer readable medium |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8301960B2 (zh) |
| EP (1) | EP1901435A1 (zh) |
| TW (1) | TWI328951B (zh) |
| WO (1) | WO2008034287A1 (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8370711B2 (en) | 2008-06-23 | 2013-02-05 | Ramot At Tel Aviv University Ltd. | Interruption criteria for block decoding |
| KR20110071225A (ko) * | 2009-12-21 | 2011-06-29 | 한국전자통신연구원 | 우수한 비트 오류 성능을 갖는 4+12+16 apsk 변조 방식을 위한 비트 매핑 방법 |
| JP2012151676A (ja) * | 2011-01-19 | 2012-08-09 | Jvc Kenwood Corp | 復号装置および復号方法 |
| TWI562560B (en) | 2011-05-09 | 2016-12-11 | Sony Corp | Encoder and encoding method providing incremental redundancy |
| KR102287629B1 (ko) * | 2015-02-16 | 2021-08-10 | 한국전자통신연구원 | 길이가 64800이며, 부호율이 3/15인 ldpc 부호어 및 4096-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법 |
| KR102287620B1 (ko) | 2015-02-16 | 2021-08-10 | 한국전자통신연구원 | 길이가 64800이며, 부호율이 2/15인 ldpc 부호어 및 1024-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법 |
| US11043969B2 (en) * | 2019-11-12 | 2021-06-22 | SK Hynix Inc. | Fast-converging soft bit-flipping decoder for low-density parity-check codes |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60206284A (ja) | 1984-03-30 | 1985-10-17 | Nippon Hoso Kyokai <Nhk> | 静止画信号伝送方式 |
| JP3974712B2 (ja) | 1998-08-31 | 2007-09-12 | 富士通株式会社 | ディジタル放送用送信・受信再生方法及びディジタル放送用送信・受信再生システム並びにディジタル放送用送信装置及びディジタル放送用受信再生装置 |
| KR20020001039A (ko) | 2000-06-23 | 2002-01-09 | 서평원 | 인터넷 및 위성망을 이용한 인터넷 위성 방송 서비스 방법및 장치 |
| US7471735B2 (en) * | 2001-04-27 | 2008-12-30 | The Directv Group, Inc. | Maximizing power and spectral efficiencies for layered and conventional modulations |
| DE10134764A1 (de) | 2001-07-13 | 2003-01-30 | Deutsche Telekom Ag | Satelliten-Managementsystem für eine effiziente Auslastung der Transponderbandbreite |
| US7577207B2 (en) * | 2002-07-03 | 2009-08-18 | Dtvg Licensing, Inc. | Bit labeling for amplitude phase shift constellation used with low density parity check (LDPC) codes |
| US20050180534A1 (en) * | 2002-09-09 | 2005-08-18 | Infineon Technologies Ag | Iterative estimation and equalization of asymmetries between inphase and quadrature branches in multicarrier transmission systems |
| KR100996029B1 (ko) * | 2003-04-29 | 2010-11-22 | 삼성전자주식회사 | 저밀도 패리티 검사 코드의 부호화 장치 및 방법 |
| KR101143732B1 (ko) | 2003-05-30 | 2012-05-09 | 소니 주식회사 | 복호 방법 및 복호 장치, 기록 재생 장치 및 방법과, 재생 장치 및 방법 |
| US7237174B2 (en) | 2003-09-04 | 2007-06-26 | The Directv Group, Inc. | Method and system for providing short block length low density parity check (LDPC) codes in support of broadband satellite applications |
| ES2278112T3 (es) | 2003-09-05 | 2007-08-01 | Agence Spatiale Europeenne | Procedimiento para la sincronizacion de fase de portadora asistida por piloto. |
| US7590199B2 (en) * | 2003-09-12 | 2009-09-15 | Advantech Advanced Microwave Technologies Inc. | Hybrid frequency offset estimator |
| US7907641B2 (en) * | 2003-10-27 | 2011-03-15 | Dtvg Licensing, Inc. | Method and apparatus for providing signal acquisition and frame synchronization in a hierarchical modulation scheme |
| US7174495B2 (en) | 2003-12-19 | 2007-02-06 | Emmanuel Boutillon | LDPC decoder, corresponding method, system and computer program |
| JP3875693B2 (ja) * | 2004-03-24 | 2007-01-31 | 株式会社東芝 | Lpc符号を用いた符号化ビットのマッピング方法及び送信装置 |
| US7281192B2 (en) | 2004-04-05 | 2007-10-09 | Broadcom Corporation | LDPC (Low Density Parity Check) coded signal decoding using parallel and simultaneous bit node and check node processing |
| US20060085720A1 (en) * | 2004-10-04 | 2006-04-20 | Hau Thien Tran | Message passing memory and barrel shifter arrangement in LDPC (Low Density Parity Check) decoder supporting multiple LDPC codes |
| US7359449B2 (en) | 2004-10-05 | 2008-04-15 | Kamilo Feher | Data communication for wired and wireless communication |
| US7496162B2 (en) * | 2004-11-30 | 2009-02-24 | Stmicroelectronics, Inc. | Communication system with statistical control of gain |
| US7516390B2 (en) * | 2005-01-10 | 2009-04-07 | Broadcom Corporation | LDPC (Low Density Parity Check) coding and interleaving implemented in MIMO communication systems |
| JP4831294B2 (ja) * | 2005-06-20 | 2011-12-07 | アイシン精機株式会社 | 車両用ドア開閉制御装置 |
| DE602006011240D1 (de) * | 2005-06-21 | 2010-02-04 | Samsung Electronics Co Ltd | Vorrichtung und Methode zum Übermitteln/Empfangen von Daten in einem Mehrantennenkommunikationssystem unter Verwendung eines strukturierten Low Density Parity Check (LDPC) Codes |
| WO2008034286A1 (en) * | 2006-09-18 | 2008-03-27 | Juntan Zhang | An interleaving scheme for an ldpc coded 16apsk system |
-
2006
- 2006-09-18 WO PCT/CN2006/002422 patent/WO2008034287A1/en not_active Ceased
-
2007
- 2007-03-07 TW TW096107911A patent/TWI328951B/zh not_active IP Right Cessation
- 2007-08-24 EP EP07016674A patent/EP1901435A1/en not_active Withdrawn
-
2010
- 2010-02-22 US US12/710,276 patent/US8301960B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20110202814A1 (en) | 2011-08-18 |
| US8301960B2 (en) | 2012-10-30 |
| EP1901435A1 (en) | 2008-03-19 |
| TWI328951B (en) | 2010-08-11 |
| WO2008034287A1 (en) | 2008-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7900127B2 (en) | LDPC (Low Density Parity Check) codes with corresponding parity check matrices selectively constructed with CSI (Cyclic Shifted Identity) and null sub-matrices | |
| Chen et al. | Protograph-based raptor-like LDPC codes | |
| TWI325259B (en) | An interleaving scheme for an ldpc coded 16apsk system | |
| CN103152055B (zh) | 编码和解码通信系统中的信道的设备和方法 | |
| Casado et al. | Multiple-rate low-density parity-check codes with constant blocklength | |
| CN103259545B (zh) | 基于振荡的准循环低密度奇偶校验码置信传播译码方法 | |
| TW200835168A (en) | Overlapping sub-matrix based LDPC (Low Density Parity Check) decoder | |
| TW200816728A (en) | An interleaving scheme for an LDPC coded 32APSK system | |
| TW200816731A (en) | Bit mapping scheme for an LDPC coded 32APSK system | |
| TWI330470B (en) | Construction of irregular ldpc (low density parity check) codes using rs (reed-solomon) codes or grs (generalized reed-solomon) code | |
| CN101150551B (zh) | 低密度奇偶校验编码的qpsk/8psk系统的交织方案 | |
| CN101425873B (zh) | 一种多媒体广播组播数据发送/接收方法、装置与系统 | |
| TWI325257B (en) | An interleaving scheme for an ldpc coded qpsk/8psk system | |
| CN101150378B (zh) | 低密度奇偶校验编码的32apsk系统的交织方案 | |
| US7559010B2 (en) | Short length LDPC (Low Density Parity Check) code and modulation adapted for high speed Ethernet applications | |
| CN101150550B (zh) | 交织低密度奇偶校验编码比特的方法、发射器和接收器 | |
| Tuntoolavest et al. | Scaling method to increase data rate with no degradation in vector symbol decoding performance | |
| CN105227193B (zh) | 基于LDPC的Turbo结构码混合级联编译码方法 | |
| Hekim et al. | Performance of low density parity check coded continuous phase frequency shift keying (LDPCC‐CPFSK) over fading channels | |
| CN101150377A (zh) | 用于低密度奇偶校验编码的32apsk系统的比特映射方案 | |
| TW200816650A (en) | Bit mapping scheme for an LDPC coded 16ASPK system | |
| Bhagavatula et al. | Low density parity check (LDPC) codes for optical data storage | |
| Li et al. | The Research of the Raptor Fountain Code in Shortwave Communication System | |
| Lau et al. | Future Design of Channel Codes: A Complex Network Perspective | |
| CN101150552A (zh) | 用于低密度奇偶校验编码的16apsk系统的比特映射方案 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |