TW200816492A - Semiconductor decice - Google Patents

Description

200816492 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種半導體裝置，特別是關於一種記 憶胞結構，且特別是關於一種快閃記憶體記憶胞之結 及其操作方法。 ' ° 【先前技術】 、，近年來，快閃3己憶體的使用逐漸流行。快閃記憶體 通常包括一記憶體陣列，其具有依照區塊方式設置:大 量的快閃記憶胞。眾多快閃記憶體種類中之一為單一带 晶體型快閃記憶體（one_transistor flash memory)，其内: 忑’&胞中分別製備有包括一控制閘（control 與一浮 置閘（floating gate)之一場效應電晶體（fieid_eff⑽ transistor)。浮置閘可捕捉電荷，而其與設置於基底中之 源極與，極則藉由一薄之氧化物（即隧穿氧化物）而分隔 開來。每一記憶胞可藉由自汲極注入電子並通過隧穿氧 化層抵達浮置閘處而完成電性充電。另外，於抹除操作 時則可使於電荷自浮置閘處隧穿通過隧穿氧化物層而抵 達基底處。因此，便可藉判定浮置閘中電子之存在與否 而判定了記憶胞結構中之儲存資料型態。 於當今非揮發性記憶體裝置中，於記憶胞操作（例如 抹2與寫入等操作）時，通常採用高電壓（介於9-20伏特） 以得到期望之記憶狀態。因此用於晶片之高電壓操作之 几件為必須的，藉以支持上述記憶胞操作，而此些用於

0503-A32611TWF 5 200816492 曰曰片之局笔麼操作之元件因此於非揮發記憶體與產品中 佔，了 一定的區塊。此些用於晶片之高電壓操作之元件 通^包括用於處理高電壓操作之分組設立之電晶體且於 一習知互補型金氧半導體（CMOS)製造技術至少額外增 加了五道光罩之使用。如此，非揮發性記憶體之製造技 術將更為將複雜化。 另外，南電壓操作元件之另一問題為其於新世代技 術下之微縮能力。高電_作元件由於牽涉記憶胞操作 之兀件物理’因而為不可微縮或為不易微縮。相對地， 邏輯電路之料㈣敎最近數十年來隨著CM0S技術 所能達到之最小元件尺相持續地微縮。因此，可發現 電路與記憶胞間之操作電壓的差距持續增大。上 =、於〇」25微米以下世代之⑽⑽技術中更為嚴重。 二U父新之世代記憶體產品中常見到高電壓電路佔 * °大部分之區域。高電壓電路之 壓電晶體之最小元件尺权 侣：又限於-- B ^ 通吊，用於相同類型 卜屋琶晶體之設計準將沿用於 中。如此，高電壓操作將導致了σ t代之產片 之更多問題。 ¥致了於產-功能與可靠度上 於美國第6,958,513號專利中則揭 一 低操作電㉝例如低於約5 _ 圖所示，包上== 成於控=:一成:^ 夕日曰石夕頂閘8。多晶石夕頂❹與控制

0503-A32611TWF 200816492 閘6間為一第一絕緣物10所分隔，而控制閘6與浮置閘 2間為一第二絕緣物12所分隔。於寫入操作（program operation)時，相對於控制閘6，多晶石夕頂閘8處施加有 一負偏壓，因此電子可自多晶矽頂閘8處射入控制閘6。 第二絕緣物12具有低於電子能階之一導帶能階 (conductive band level)，因此電子可彈道地射入至浮置閘 2中，因此浮置閘2可作為快閃記憶胞之資料儲存層。而 於抹除操作（erase operation)時，相對於控制閘6，多晶石夕 頂閘8處施加有一正偏壓，因此電洞可自多晶石夕頂閘8 處彈道射入控制閘6。由於第二絕緣物12具有低於電洞 能階之價帶（valance band)，因此電洞可彈道射入至浮置 閘2。前述快閃記憶胞之操作電壓遠低於其他常見之快閃 記憶胞。然而，為了達到隧穿穿透第二絕緣物12之效應， 施加於控制閘6與多晶矽頂閘8間之電壓較佳地為高， 藉以增進電子與電洞之能階以分別克服所需跨越之導帶 與價帶。 於理想狀態下，快閃記憶體的操作電壓較佳地需相 同於核心積體電路之操作電壓。雖然上述目標於當今仍 舊很難達成，但較佳地仍求儘量達成低操作電壓之快閃 記憶胞。因此，便需要具降低之操作電壓之新半導體裝 置。 【發明内容】 有鑑於此，本發明提供了一種半導體裝置，以解決 0503-A32611TWF 7 200816492 上述習知問題。 依據一實施例，本發明提供了一種半導體裝置，勹 括： 、、，匕 一基底；一阻障層，位於該基底上；一浮置閘，位 於該阻障層上；一資料保存層，位於該浮置閘上；—押 制閘，位於該資料保存層上；一隧穿層，位於該控制； 上；-頂閑，於該隧穿層上；以及一第一電壓源，垂直 地麵接於該頂閘與該控制閘之間，其中該卜電壓源產 生具有低於該資料保存層導帶之能階之電子。 、 依據另一實施例，本發明提供了 一種半導體妒 包括： 又’ 一基底；一阻障層，位於該基底上；-浮置閑，位 於該阻障層上，其中該浮置閘包括—介電材料；— 保存層，位於該浮置閘上；—控制閘，位於該資料保存 層上；一隨穿層’位於該控制閑上；以及一 隧穿層上。 ' 依據另一實施例，本發明提供了一種半導體 製造方法，包括： 乂 提供一基底；形成一阻障層於該基底上；形成一 置閘於該阻障層上；形成―f料保存層於該浮置閑上· 形成-控制間於該資料保存層上；形成—隧穿層於該控 制閘上；以及形成一頂閘於該隧穿層上。 依據又一實施例，本發明提供了一種上述半 壯 置之操作方法，包括： 、衣

0503-A32611TWF 8 200816492 、曾 ^該頂閘與該控制閘之間施加一負偏壓以寫入該半 導體裝置内之-快閃記憶胞，·以及於該頂閘與該控制閑 =間施加一正偏壓以抹除該半導體裝置内之一快:記‘ 胞，其中上述之寫入與抹除步驟中包括電荷隧穿資 存層之非彈道機制。 、” 更明二了，本發明之上述和其他目的、特徵、和優點能 ”、、、重，下文特舉一較佳實施例，並配合所附圖干， 作詳細說明如下·· 口不 【實施方式】 凊蒼照f 2 @，顯示了依據本發明之一實施 ¥體裝置其包括形成於—基板2G頂面之—快閃 t矽Si:施例中’基板2〇為一塊狀材料所形成，例如 ί:ί=其，他實施例中，基板2〇糊^^ 板20可輕度地摻雜有-p型或- η型之 ;二；土板20内則形成有包括ρ型或η型摻質之 極區22以及一汲極區24。 貝炙取 於基板2 0上形成有—_堆疊物，其包括一阻障層 穿;Γ盘置閉28、一資料保存層3〇、一控制閉32、一i :頂閑％。阻障層26係形成於基板20上。阻 具有低漏電特性。如此，阻障層％較佳 也：有冋 (conduction band)，以使 之導帶與基板20之導帶間之能障高度 ^ 1二=章^6較佳地由高介電常好^ =口為 AlLa03、HfA103、聰2、Ta2〇5、Al2〇3、&〇2、 】2、SrTi〇3及上述材料之組成物。阻障層“之介電常

0503-A32611TWF 9 200816492 數較佳地南於3 · 9，且較佳地高於9。 、浮置，28係形成於阻障層26之上。浮置閘28較佳 地為具有尚捕捉密度（high trap density)之一介電層。於一 ，佳實施例中，浮置閘包括氮化鋁（A1N)，其可藉由物理 氣相沈積或濺鍍方式所形成。於物理氣相沈 方法：，可採用銘材質之娜較佳地導入氮 ，應氣體而形成。於形成氮化鋁之較佳實施例中，反應 ，體包括流率約為25Sccm之氮氣以及流率約為5sccm^ f 氬氣三於其他實施例中，浮置閘28可包括其他包括氧化 物、、氮化物以及氮氧化物等之高介電常數介電材料，例 如為氮化矽、氧化鋁、氧化铪、氮氧化铪、氮氧化銼， 或為亡述材料之組成物。採用氮化鋁之浮置閘28之優點 在=氮化鋁具有低於一般所採用之氮化矽材料導帶之一 ，因此，低了浮置閘28與後續形成之控制閘32的 價帶之不連續性，進而使得儲存於浮置閘28内電 流的降低。 、甩 —、〃於更佳實施例中，浮置閘28除了氮化鋁之外更包括 (鎵或氮化鎵，因而形成了氮化鎵鋁。氮化鎵之優點在於， 其對應於矽為一負值之導帶，即意謂著氮化鎵之導帶不 僅低於氮化矽之導帶，亦低於矽之導帶。氮化鎵之另一 Ϊ點f於氮化鎵具有一高價帶，因而使得氮化鎵鋁之價 帶較氮化，為高。氮化鎵鋁之低導帶使得漏電流可更而 減少而高其價帶則有利於降低過度抹除效應。 氮化鎵銘較佳地利用金屬有機化學氣相沈穑 (rocvl?方ί於約55『c下所形成，其可較佳地藉由調 正鋁、鎵與氮之成分以達到期望之導帶與價帶情形。於 一實施例中，浮置閘28包括1〜99%之鋁以及99〜1%之

0503-A32611TWF 10 200816492 更佳地介於 1。二間28之厚度較佳地则 於其他實施例中，浮置閘28包括如細养 二i金屬石夕化物、金屬氮化物以 等 晶 ，其他實施例中，浮置間28包括為介電才料。 米結晶島狀物所組成之奈米結晶物。 -刀Ik之奈 形成二Cff 3〇較佳地包括如氧化石夕之氧化物，其係 °A：IV30

Al2〇3 > ζΓο； T!〇^ ；HfAI°3 ' Hf〇2 ' Ta2〇5 ' 電常數介電材料。^料;呆二3〇::才科之組成物之高介 層之-複合膜層，各別之膜層中則以上膜 材料。眘粗仅六m 或多個前述之 押制η保^ 將於後續圖式中進-步描述。 閘係形成於#料保存層3G之上。0制門32 導電材料，例如為摻雜 上二32

材料之組合物。控制㈣將連結-;IS 於控制閘32上則形成有隨穿声 中，隧穿層34包括位於一氮化9 實施例 為’例如為二氧化矽層。於曰二：化物層，例如 34包括氮化物、氮氧化物 ；^ /例中，隧穿層 細5、Al2〇3、Zr〇2、Tl〇2 ==0:、、_2、 之高介電常數介電材料。 3上述材料之組成物 頂閘36則位於隧穿層34 頂閘36包括經n型摻質摻 ：：較佳實施例中’ 貝6本隹之多晶矽。於其他實施例

0503-A32611TWF 200816492 中，頂閘36包括經p型摻質摻雜之多晶矽。於又一實施 例中，頂閘3 6包括金屬、金屬石夕化物、金屬氮化物以及 上述材料之組合。 第3A圖與第3B圖顯示了於寫入操作（program operation)時之一能帶圖，此時對應於控制閘32，於頂閘 36間施加一負偏壓Vbias(請參照第2圖）。而控制閘32可 接地或連結於一正或負電位。於一實施例中，頂閘3 6施 加有介於-2伏特至-10伏特之負偏壓Vbias，而控制閘32 為接地。基板20可為接地，或可連結於介於0〜6伏特之 一電壓，其較佳地連結有高於施加於控制閘32電壓之一 電壓。 請參照第3A圖，於較佳實施例中，頂閘36包括經 η型摻質摻雜之多晶矽，因此大部分之載子為處於導帶之 電子。當於頂閘36施加負偏壓時，電子將依照FN隧穿 效應（Fowler-Nordheim tunneling，顯示為標號52)或直接 隧穿效應（顯示為標號54)而隧穿通過隧穿層34。值得注 意的，由於矽具有約1.12eV之帶隙，自矽之導帶射出之 電子將具有較於自P型多晶矽處射出之電子為高之能 階，兩者間之能量差異至少為1.12eV。如此，對於η型 摻雜之多晶矽頂閘36而言，便較於ρ型摻雜之多晶矽頂 閘36更需要較低之偏壓電壓（具有1.12ev或更大之差 異）。敬請注意，當控制閘與基板20兩者皆為接地時，資 料保存層30、浮置閘28與阻障層30之能帶皆為平坦的。 於隧穿通過隧穿層34後，電子將射入至浮置閘28 中。於較佳實施例中，電子之射入可藉由包括直接隧穿、 FN隧穿、彈道射入(ballistic injection)、熱電子射入（hot electron injection)等機制以及上述機制之結合等方式施 0503-A32611TWF 12 200816492 行。第3A圖中繪示了電子之直接隧穿通過資料保存層 ^之&死>(見標號58)。於此實施例中，資料保存層30較 佳地a為薄，以允許直接隧穿的發生，其厚度較佳地少於 3〇埃。此外，為了降低漏電流並增加資料保存時間，資 =!30較佳地具有一高導帶程度以及-高能隙。如 ，可此造成電子之能接降至低於資料保存層3〇之導帶 情因此使得電子之隨穿機制將包括直 於一實施例中，資料保存層3〇係由二氧化 { ,(成，於其他實施例中，可於資料保存層3〇内 一 寺雜貝以降低其導帶與價帶。於另一f :中，：料保存層30可由具有相同或大於二氧二‘ :及氟化：科所組成，例如為氧化鋁、氧化鈹、氟化鈣 例中，浮置閘28係由介電材料所:H ’於較佳實施 保存層30非常薄，並處於 存此既使當資料 於其上時，儲存於浮置 j存狀悲下且無電I施加 可增加資料保存時間。" 电子漏出情形較少，因而 當彈道電子射入機制為較佳 值或者是降低資料保存層3〇之二开則會增加偏壓 顯示了電子之彈道射入 ^3A圖中標號59 存層30之能隙降低可藉二」乂佳貫施例申，資料保 人氮及/或石夕於二氧化二。曰=外摻質而達成，例如加

之介電材料，例如採用氮化二、& 採用具有較低能隙 及高介電常數介電材料:此、f氧化矽、富矽氧化物 石夕及/或氮之二氧化矽以降二二料保存層可包摻雜有 加偏壓值或降低能隙，電。其結果為，無論増 之導帶，且因而可發生彈道射二二^呵於貧料保存層3〇 0503-A32611TWF 200816492 電荷之彈道射入具有高射入效率， 而’其需要高操作電壓以增加電子能量至高二 之導帶之一較高能階。為了達到降低：作j „制並於其中結合彈道射入。於一實施例中用： ，可，由熱電子射入之施行而射入浮置閘28中。上】一 為可藉由增加偏壓電壓所達成。第3 A圖中示旁-= =子/電洞對之產生(標號為電洞電子對61):、熱；；接 。人(茶照標號56)而進人浮置閘28。藉由調整偏壓電 ς b二二及資料保存層3 〇之厚⑨與能隙，可因而 用不同機制之隧穿電子之比例。 木 f 3B圖則顯示了電子之FN隧穿穿過資料保存層 地實，中’㈣保存層3G之厚度較佳 二弟3A圖中之厚度為厚’以使得電子較少地直接 30^5 舉例來說，資料保存層30之厚度可大於約 矢’以產生FN隨穿效應。於一第一實施例中，為了 着助a™機制的生成，於基板20處施加以一正偏 v “:：：第2圖)，其中正偏壓、“系對應於控制閘 32。正偏壓之電壓值較佳地介於〇〜6伏特。由 之，，於控制閉32内之電子將可藉由即隨 牙枝制而隨牙透過資料保存層3〇，如標號6〇。於此實施 =中a雖然尚要於基板2〇處施加一額外電壓，然而卻可 严牛低施加於頂間36之電壓，其原因在於 道射，式將電子射入浮置,”8中(或者僅射頁= S::::彈道射入而其其他比例之電子則採用FN L牙或，、他機制），故電子之能階可較為接 低於資料保存層30之導帶。而於—第二實施例中，^

0503-A32611TWF 14 200816492 產生電子之FN隧穿效應，控制閘32係連結於一負偏壓 笔位’而基板20則為接地或連結於一正電位。 、，於其他實施例中，隧穿層34可採用具有低導帶之一 材，因而具有低月匕隙。随穿層34之能隙可更降至低 2料保存層3G之能隙及/或二氧化石夕之能隙。於一實施 穿層34包括氮化砂、富石夕氧化物、高介電常數 =材枓収相似物。由於隨穿層34導帶的降低，因而 :牛低偏壓vbias而不會影響電子通過随穿層34之 降低則降低了電子之能階。然而，能 直接隨穿等效應而獲得補卜f U一部份電子之謂 存數種、二里解的，於任何寫入與抹除操作中，可丑 用機何機制。透過上述描述，至少可注意當採 | τ，可確認採用此機制所通過之電荷比例A饤 舉例說多於總射入電子二包仃比例為何， 實施例中，可换用、θ人41们百刀比。於本發明之較佳 層30，!中夂機:二機制以將電子射入穿過資料保存 *有高能中4::固定比例之電荷。舉例來說， 制具有可依直二= 穿機制。上述機 適用於不同之設以透機制，因而可平衡其内機制而 第4Α圖與第4Β圖 能隙圖。較佳地，相對地顯不了於抹除操作時之 jm v 于於控制閘3 2，頂間3 6方念4 士 =Vblas。於一實施例中， 貝間36轭加有正偏 锊，控制閉32則可接址上偏[Vblas約介於4〜12伏 連結於介於〇〜-6 _—負H2。二可接地或選擇性地 、甩土 Vsub(明苓照第2圖）。相 〇5〇3-A32611TWf 15 200816492 似於寫入操作，抹除操作亦可採用包括直接隧穿、FN隧 穿、彈道射入、熱洞射入等機制、以及上述機制之組合 形成之施行而達成。 第4A圖繪示了通過資料保存層30之一電洞直接隧 穿情形（標號64)，，其中資料保存層30較佳地為薄且具 有高能隙。請注意當控制閘與基板20皆接地時，資料保 存層30、浮置閘28與阻障層26之能隙皆為平坦。在此 標號66顯示了電洞之彈道射入浮置閘28。電洞之彈道射 入可藉由增加施加於頂閘36偏壓電壓Vbias或降低資料保 存層30之能隙而達成。如前述段落中所苗述，可於包括 二氧化矽之資料保存層30中增加如氮或矽之摻質而降低 其能隙，並因而降低了價帶之能隙。或者，亦可採用具 低能帶之其他材料。 電洞射入浮置閘28行為亦可採用熱電洞射入機制 所達成，如標號68所示，其係於頂閘36處施加正偏壓 Vbias所達成。 第4B圖則顯示了電洞藉由FN隧穿（標號70)穿透資 料保存層30之情形。於本實施例中，資料保存層30之 〜 厚度較於第4A圖中之厚度為厚，藉以幫助FN隧穿的生 成，於基板20與控制閘32處則施加一負偏壓Vsub，而 基板20具有一低電位。上述負偏壓Vsub較佳地介於0〜-6 伏特。在此，藉由施加額外電壓Vsub，施加於頂閘3 6之 電壓可更為降低。或者，當基板20接地且控制閘32連 結於負電位時，可產生電洞之FN隧穿效應。 相似於電子之注入，穿過資料保存層30之電洞注入 情形亦可採用前述機制之一結合機制，藉以適用不同之 設計需要。 0503-A32611TWF 16 200816492 本發明之較佳實施例之優點在於入 用不同之電荷注入機制。此外， =二= 上述因素不僅降低了二 保存時間。 」气加。己fe胞之貧料 以ΡΡ ίΓί發明已以較佳實施例揭露如上，然其並非用 二疋柄明’任何熟習此技藝者，在不脫離本發明之 更動與潤飾，因此本發明 之保4粑以視後附之中請專利範圍所界定者為準。 【圖式簡單說明】 弟1圖繪示了一種習知快閃記憶胞； 第2圖顯示了依據本發明—較佳實施例之— 憶胞之剖面圖式； " 顯示了電 弟3 Α圖顯示了於寫入操作時之能帶圖 子之直接隧穿與彈道射入情形； 其中電子 弟3 B圖顯示了於寫入操作時之能帶圖 藉由FN隧穿效應而隧穿通過_資料保存層· 顯不了電 第4A圖顯示了於抹除操作時之能帶圖 子之直接隧穿與彈道射入情形；以及 其中電洞 第4B圖顯示了於抹除操作時之能帶圖 藉由FN隧穿效應隧穿通過一資料保存層。 【主要元件符號說明】 2〜浮置閘； 4〜井區； 0503-A32611TWF 17 200816492 6〜控制閘； 10〜第'^絕緣物 20〜基板； 24〜>及極區 28〜浮置閘 3 2〜控制閘 3 6〜頂閘； 8〜多晶碎頂閘； 12〜第二絕緣物； 2 2〜源極區， 26〜阻障層； 30〜資料保存層； 34〜隧穿層； Vbias〜偏壓；

Vsub〜額外電壓 52、60〜電子之FN隧穿； 54、58〜電子之直接隧穿； 56〜電子之熱電子射入； 59〜電子之彈道射入；61〜電洞電子對； 64〜電洞之直接隧穿；66〜電洞之彈道射入； 68〜電洞之熱電洞射入； 70〜電洞之FN隧穿。 0503-A32611TWF 18

Claims (1)

1. 200816492 十、申請專利範圍： 1.一種半導體裝置，包括： 一基底； 一阻障層，位於該基底上； 一浮置閘，位於該阻障層上； 一貪料保存層，位於該浮置閘上； 一控制閘，位於該資料保存層上； 一隧穿層，位於該控制閘上； 頂閘 於該隧穿層上；以及 一第—電㈣，垂直_接於該頂閘與該控 間、、中該第一電壓源產生具有低於該資料 之能階之電子。 w 2·如申請專利範圍第 $亥頂閘及控制閘包括摻雜 3·如申請專利範圍第 遠頂閘及控制閘包括換雜 4.如申請專利範圍第 该頂閘及控制閘包括金屬 物或金屬氮化物。 1項所述之半導體裝置，其中 有η型雜質之多晶矽。 1項所述之半導體裝置，其中 有Ρ型雜質之多晶矽。 1項所述之半導體裝置，其中 、金屬矽化物、金屬氧化導電 5 ·如申請專利範圍第1 該浮置閘包括一介電材料。 6·如申請專利範圍第5 該浮置閘包括氮化鋁。 項所述之半導體裝置，其中 項所述之半導體裝置，其中 如申請專利範圍第5項所述之半導體裝置，其中 0503-A32611TWF 19 200816492 該浮置閑包括氮化鎵鋁(AlGaN)。 如申請專利範圍帛1項所述之半導體裝置，其中 4㈤具有包括奈米結晶島狀物之—雙相結構。 該資二專利範圍第1項所述之半導體裝置，其中 僅:二“包括二氧化石夕，且該資料保存層摻雜有擇 氮矽與上述材料之組成物所組成族群之一材 請專利範圍第1項所述之半導體裝置，其中 :二矽；：層之厚度少於30埃’且該資料保存層之能隙 大於矽之能隙。 d 如申請專利範圍*1項所述之半導體裝置，其中 弟电I源產生具有高於該資料保存層之價帶之-能 階之電洞。 W •如中請專利範圍第i項所述之半導體裝置，更包 電性純該控制與該基底之間，其 綱-電壓源產生具有與該第一 場相同方向之一電場。 % 浚申明專利範圍第1項所述之半導苴 、，* 士申明專利範圍第1項所述之半導體裝置，其中 祕牙層包括二氧切，且該隧穿層摻雜有擇自僅包含 乳、石夕與上述材料之組成物所組成族群之一材料。 ，★士申明專利範圍第1項所述之半導體裝置，其中 .請牙層胃料保存層、阻障層為包括數層絕緣層之一 0503-A32611TWF 20 200816492 摻雜氮或石夕之一材料或 複合膜層’其中該些絕緣層包括 一高介電常數介電材料。 16· —種半導體裝置，包括： 一基底； 一阻障層 一浮置閘 介電材料； ，位於該基底上； ’位於該阻障層上，其中該浮置閘包括一 一資料保存層，位於該浮置閘上； 一控制閘，位於該資料保存層上； 一隨穿層，位於該控制閘上；以及 一頂閘，於該隧穿層上。 二17·如申請專利範圍第16項所述之半導體裝置，苴 中該頂閘包括摻雜有η型雜質之多晶矽。 ^ 二一丨8·如申請專利範圍第16項所述之半導體裝置，其 中口亥浮置閘包括氮化！呂或氮化鎵銘(A1GaN)。 19·如申請專利範圍第16項所述之半導體裝置，龙 中孩浮置閘具有包括奈米結晶島狀物之一雙相結構。 2〇·如申請專利範圍第16項所述之半導體裝置，发 中該浮置閘包含高介電常數介電材料。 〃、 •如申明專利範圍弟16項所述之半導體裝置，复 中該資料保存層與該隧穿層包括二氧切，且該資料^ 存層與該隧穿層摻雜有擇自僅包含氮、矽與上述材料^ 組成物所組成族群之一材料。 22·如申請專利範圍第16項所述之半導體裝 0503-A32611TWF 21 200816492 包括一第一電壓源，垂直地耦接於該頂閘與該控制閘之 間，其中該第一電壓源產生具有低於該資料保存層導帶 之能階之電子，以及產生具有高於該資料保存層之價= 之一能階之電洞。 、 利11㈣22項料之半導财置，其 牙層/、有低於該資㈣存m -能隙 认如中請專利範㈣22項所述之半^ 包括一弟二電屡源，φ卜 、衣置 更 苴中該第-+ 、私馬接该控制閘與該基底之間， 八甲4弟—電壓源產生具有盥 電場相同方向之一電場。” ^弟一电壓源所產生之一 0503-A32611TWF 22