TW200816421A - Chip package, chip structure and manufacturing process thereof - Google Patents

Description

200816421 NVT-2006-004 19294twf.doc/t 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種半導體元件及其製程，且特別1 有關於一種晶片封裝體、晶片結構及晶片結構的製程。 【先前技術】 •隨著封裝技術不斷地演進，晶片-薄膜（Chip % Film，COF)接合技術已成為目前主要的封裝技術之一♦ 而言，晶片·薄膜揍合技術的應用範圍相當的廣泛，如液9 面板(liquid crystal panel)與驅動晶片（drive 1C)之間的電^ 連接就是晶片-薄膜接合技術的一種應用。 以液晶面板與驅動晶片之接合製程為例，此技術是先 提供:可撓性基板，其中可撓性基板之一表面具有一線路 層，並且線層具有多條内引腳。之後提供一驅動晶片， 八中驅動曰曰片的一主動表面上具有多個金凸塊。接著將 動晶片配置於可撓性基板上，以使得金凸塊與相對應之内

。然後，將一底膠（Underfill)填入驅動晶片* =性基板之間。接著，進行—沖切步驟，㈣配:、 片的可撓性基板分割為多個獨立的晶片封裝體。之 = 體與液晶面板接合’以形成—液晶顯示模組，Z ，=晶，經由可撓性基板來與液晶面板電性連接。/、 右#於错由晶^薄難合技術進行封裝後的封裝體I 另外，由於日Η㈣心， 彳的厚度能狗薄化。 K n aS片封衣體本身具有可折彎(flexible)的特性， 因此讀的技術還可以使得 ”知 後’能夠輕易地折彎至液晶面在與液晶面板接合 200816421 NVT-2006-004 19294twf.doc/t

但是，值传注意的是在進行底膠的填充前，由於驅動 晶片的主動表面容易受到化學物f或是雜f顆粒的污染。 因此’在習知技術將一底膠填入驅動晶片與可撓性基板之 間後，底膠通常無法緊密地與·_晶片之主動表面貼合。 也就是說、，，底顯軸W之間往往會具有乡侧隙。如 -來，當液晶顯賴組運作時，在電場、污染物以及水 ^的作用下，部分的金就料從金凸塊向外生長，並且沿 著驅動晶片與可撓性基板之間的間隙延伸。當向外生長白: t與其他的凸塊電性接觸時，就容易造成金凸塊之間的短 路，進而造成液晶顯示模組的顯示異常。 【發明内容】 本發明的目的就是在提供一種晶片結構及其製程，i 中晶片結構的凸塊之間具有良好的絕緣性。 ’、 的再一目的是提供一種晶片封裝體，其中此晶 片封衣體在運作上具有較高的可靠度。 ，發明提出-種晶片結構製程，其至少包括下述步 -’。提供-晶圓。此晶圓具有多個積體電路元件，並且每 :固電路元件具有多個接點。接著於接點上形成凸 積體電路雜的表面上並且於兩相鄰之凸塊之 且間险間隙物’其中間隙物的材f為介電材質，並 曰^隹/的最大厚度小於或等於這些凸塊之厚度。之後對 曰曰0進仃切割，以形成多個晶片結構。 成二照ί發明的較佳實施例所述之W結構製程，在形 來成包括於晶圓上形成至少—金屬I。以及在 ’ Λ之後並且在形成間隙物之前，對金屬層進行圖案 200816421 NVT-2006-004 19294twf.doc/t ’其中每一個球底金屬層是位於 兵之相對應之凸塊與接點之間。 如是電鑛。 此外喊Μ的方法例 依照本發明的較佳實施例所述之晶片結構 形成這些間隙物的方法包括先在上成中 層介電層。之後"二，上形成一 子度小於或极廷些凸塊之厚度，以暴露出這些凸塊。 首先ίΓΤ:?晶片結構製程，其包括下列步驟。 該k供-aa®。此晶圓具有多個積體電路 體電路元件具有多個接點。之後於積體電路元件: 2上亚且於兩相鄰接點之間形成至少—_物， =的材質為介電材Ϊ。然後㈣體電路元件的表面上形 成夕個凸塊’其中間隙物位於兩相鄰之凸塊之 =的最大厚度小於鱗於凸塊之厚度。之後對^ 切割，以形成多個晶片結構。 α 依照本發明的較佳實施例所述之晶片結構製程，在形 成間隙物讀並且在形成凸叙前，更包括於晶圓上形成 至少-金屬層。之後在形成凸塊之後，對金屬層進行圖案 化以形成多姆底金顧，其中每—個球底金屬層是位於 與·^對應之凸塊與接點之間。此外，形成凸塊的方法例 如電鐘。 依照本發明的較佳實施例所述之晶片結構製程，其中 形成間隙物的方法包括下述步驟。先於晶圓上形成一層介 电層。之後職化介電層，以形成間隙物。 7 200816421 NVT-2006-004 19294twf.doc/t 本發明提出一種晶片結構，其包括一 及至少一_物。積體電路：件:有多個接 ==翻上。_物是位於積體電路元件的表 小於或等於凸塊Si凸塊之間，其中間障物的最大厚度 物的實施例所述之晶片結構，其中間隙 依照本發明的較佳實施例所述之晶片 之：=之;且每-個球底金屬層是位爾 二 基板之-表面上，結丄= 連接。晶片結構包括一積體 性連t二與線路層之間’並且將接點電 =線路層。間隙物位於積體電路元 =相;之凸塊之間’其中間隙物的最大厚度小於= 之旱度。底膠填充於晶片結構與承载結構之間1 將凸塊以及間隙物包覆於其内。 、’ _:ΐ:=ί實施例一封裝體，其中間 依照本發明的較佳實施例所述之晶片封 板是可撓性基板。並且基板可以是單一一層介電層或3 200816421 NVT-2006-004 19294twf.doc/t 多層介電層以及多層線路層交錯堆疊而成。 依照本發明的較佳實施例所述之晶片封裝體，其中基 板是玻璃基板。. ^ 依照本發明的較佳實施例所述之晶片封裝體，更包括 夕個球底金屬層，並且每一個球底金屬層是位於與其相對 應之凸塊與接點之間。 、 由於本發明是在積體電路之表面並且在兩相鄰凸塊 之間配置至少一間隙物，因此本發明之晶片結構的凸塊之 間能夠具有較佳的絕緣性。是以本發明所提出之晶片封裝 體在操作上能夠具有較佳的可靠度。 “為讓本發明之上述和其他目的、特徵和優點能更明顯 易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說 明如下。 【實施方式】 本發明提出一種晶片結構，其主要包括一積體電路元 件、多個凸塊以及至少一間隙物。積體電路元件具有多個 接點。凸塊位於接點上。間隙物位於積體電路之表面上， ，且位於兩相鄰凸塊之間，其中間隙物的最大厚度小於或 等於凸塊之厚度。關於晶片結構的製作方法將於下述的實 施例中進行詳細的描述。 圖1A〜圖1F是本發明—實施例之晶片結構製程的流 =思圖。请茶照圖1A ’首先提供一晶圓w。晶圓▽具 ，夕個積體電路元件11G ’每—個積體電路元件ιι〇具有 夕個接點112，其中接點112的材f例如是銘或是其他的 200816421 NVT-2006-004 19294twf.doc/t 導電材質。 请芩照圖IB，於接點Π2上形成凸塊12〇。在形成凸 塊120之前，本實施例例如經由化學氣相沈積 Vapor Deposition，CVD )、激鍍（Sputtering)或是其他的 方式，先在晶圓w上形成一金屬層125，其中金屬層i25 與接點112電性連接。之後經由微影/飿刻以及電錢的方 ‘式，將多個凸塊120形成於接點112上，其中凸塊12〇的 ‘材質例如是金或是其他的導電材質。值得注意的是，金屬 層125除了可以是單一一層的金屬外，亦可以是由多層的 金屬所豐合而成。 睛麥照圖1C，對金屬層125 (如圖1B所示）進行圖 案化以形成多個球底金屬層125a，其中球底金屬層125a 是位於凸塊120與接點112之間。 請簽照圖1D，例如經由旋轉塗佈的方式，於晶圓w 以及凸塊120上形成一層介電層13〇，其中介電層I%的 材質例如是氧化矽（Siiicon 〇xide )、氮化矽（Silic〇n I Nitride )、氮氧化石夕（siiic〇n 0Xy-nitride )、聚亞萨胺 (Polymide)、旋塗式玻璃（Spin-〇n_glass，s〇G)或是其 入它種類的絕緣材料。值得注意的是，由於介電層13〇是2 、由旋轉塗佈等方式形成於晶圓W以及凸塊120上，是^介 電層130與晶圓W的表面之間能緊密的貼合並且不容易^ 生間隙。另外，本實施例更可以經由乾钱刻的方式，在介 電層130上形成多個開口 132，以利後續製程的進行，其 中開口 132暴露出凸塊12〇的頂面。 ’、 200816421 NVT-2006-004 19294twf.doc/t 請參照圖IE，縮減介電層〗3〇 (如圖】D所示 二並且使介電層m之最大厚度等於凸塊之厚度，以 凸塊120的頂面能夠完全地暴露出。如此一來 =你=電路元件!10上並且於兩相鄰::之 = 其中間隙物135是緊密地一 請參照圖1F ’對晶圓w (如圖 以形成多個晶片結構職。 進仃切剎 並非在上述圖1?中，_勿135的外型 最大厚产^、，明。在本發明的其他實施例中間隙物的 之曰ΙέΓ二以7、於凸塊120的厚度’其示意圖如圖2Α m有—Πσ甘1物135&所不。此外，間隙物亦可 二有開口，其示意圖如2Β之晶片結構1〇加的問 物^=^5,話說，本發明的特徵不是在_ 體電路元件上〔寸被主要在於將間隙物緊密地貼合於積 物==置於兩相鄰之凸塊之間，其中間隙 巧的取大厚度等於或小於凸塊之厚度。 流程^Α〜。®^，本發明另；實施例之晶月結構製程的 且有心二°月茶照圖3A，首先提供一晶圓W。晶圓W 積體電路元件11〇，每一個積體電路元件ιι〇具 的材ί:12,其中接點112的材質例如是鋁或是其他 兩相ΪΓ照圖3δ ’於積體電路元件110的表面上並且於 魏點112之間形成至少一間隙物135c，其中間隙物 11 200816421 NVT-2006-004 19294twf.doc/t 方二f二材質。舉例而言，間隙物135c的形成 Γ 塗佈的方式’於晶圓w形成一層介電 二㈣"^切、氮切、氮氧化石夕、 式玻璃或是其它種類的絕緣材料。值得注 疋：由電層是經由旋轉塗佈而形成於晶圓以及凸 X二总：包層與晶圓的表面之間能夠緊密的貼合並且 之後對介電層進行随化，以形成間隙 c，、&祕135。是緊密地貼合於晶圓表面。 ^後’例如經由化學氣概積、麵或是其他的方 ^在曰曰圓W上形成一金屬層125，其中金屬層125與 接點11.2電性連接。之後經由微影/钱刻與電鍍的方式，將 夕個凸塊120形成於接點112上，其中凸塊12〇的材質例 如是金或是其他的導電材f，並且f物135。的最大厚度 小於或等於這些凸塊之厚度。如此一來間隙物13允便會位 於兩^凸塊120之間。值得注意的是，金屬層125除了 可以疋單一一層的金屬外，亦可以是由多層的金屬所疊合 而成。 請参照圖3C，對金屬層125 (如圖3B所示）進行圖 案化以形成多個球底金屬層125a，其中球底金屬層125a 是位於凸塊120與接點n2之間。 明芩照圖3D，對晶圓w進行切割，以形成多個晶片 結構100d。 基於上述的晶片封裝體（100a、l〇〇b、100c、lood)， 本發明更可以經由封裝技術將一晶片結構與一基板組合成 12 200816421 NVT-2006-004 19294twf.doc/t 一晶片封裝體。請參照圖4，其繪示本發明一實施例之晶 片封裝體的示意圖。晶片封裝體5〇主要包括一晶片結構 100a、一承載結構200以及一底膠3〇〇。承載結構2〇〇主 要包括一基板210以及一線路層22〇。基板21〇可以是可 撓性基板或是玻璃基板。當基板21〇是可撓性基板時，其 除了可以是單一層的可撓性介電層外，更可以由多層的 • 可撓性介電層以及多層線路層交替堆疊而成。 __ 線路層220位於基板210之一表面212上。晶片結構 100a配置於承載結構2〇〇上並且與承載結構2〇〇電性連 接，其中凸塊120是位於接點112與線路層22〇之内引腳 之間，並且將接點Π2分別電性連接至線路層22〇。值得 一，的是，當基板210是玻璃基板時，凸塊12〇例如是經 由單向導電接著膜（Aniso加Pic Conductive Film，ACF)來 將接點112與線路層220之内引腳電性連接。底膠3〇〇是 填充於晶片結構100&與承載結構2〇〇之間，並且將晶片結 龜 構100a的凸塊120以及間隙物135包覆於其内。值得注= • 較’雖然:本實施例是將晶片結構100a配置於承載^ 上，但是在本發明之其他實施例中，更: - 構100b、100c或1⑻d配置於承載結構2〇〇上。 - 當晶片封裝體處於運作狀態時，由於間隙物是緊密地 貼合於積體電路元件的表面上，因此間隙物可以有效ς抑 制凸塊材料向外生長或是大幅地增加凸塊材料向外生長的 路徑，進而有效地避免相鄰凸塊之間因為凸塊材料的向外 生長而發生短路的現象。是以，相較於習知技術而言，本 13 200816421 NVT-2006-004 19294twf.doc/t 發明所提出的結射_著地提朴 相鄰凸塊之間不容易因為凸塊_料: 生長而發㈣短路，因此本發明所提出之 = 的晶片封裝體在操作上㈣具有較高的可靠度。30片、、、。構 盖揭f之結構及製造方法’除了 ；以應用於改

接合之習知缺陷外，亦可應用於 =片/、其他材料之接合。因為本發明之結構及夢造可 有效避免相鄰金屬凸塊之_短路情 、I 屬凸塊與外部電路接人之Μ〜“所U使用金 知結構的魅。°之以’自可剌本發明來改善習 發明已崎佳實補揭露如上，然其並非用以 二本|§ Ά何熟習此技藝者，在不麟本發明之精神 二扼圍内’當可作些許之更動與潤飾，因此本發明之保護 範圍當視後附之巾請專利範圍所界定者為準。 【圖式簡單說明】 一圖1Α〜圖1F是本發明一實施例之晶片結構製程的流 程示意圖。 圖2Α是本發明一實施例之另一種間隙物之外型的示 意圖。 圖2Β是本發明一實施例之再一種間隙物之外型的示 意圖。 圖3Α〜圖3D是本發明另一實施例之之晶片結構製程 的流程示意圖。 圖4是本發明一實施例之晶片封裝體的示意圖。 200816421 NVT-2006-004 19294twf.doc/t 【主要元件符號說明】 50 :晶片封裝體 100a :晶片封裝體 100b :晶片封裝體 100c :晶片封裝體 100d :晶片封裝體 - 110 :積體電路元件 112 :接點 ’ 120 :凸塊 125 :金屬層 125a :球底金屬層 130 :介電層 132 :開口 135 :間隙物 135a :間隙物 135b :間隙物 • 1.35c :間隙物 200 :承載結構 . 210 :基板 220 :線路層 300 :底膠 W :晶圓 0 :開口 15

Claims (1)

1. 200816421 NVT-2006-004 19294twf.doc/t 十、申請專利範圍： 1·一種晶片結構製程，其步驟包括： 提供一晶圓，其具有多個積體電路元件， 體電路元件具有多個接點； k些積 於該些接點上形成多個凸塊； 於該些積體電路元件的表面上並且於兩 凸塊之間形成至少一間隙物，其中該間隙物 2些 材質，並且該_物的最大厚度小於《等於;1電 度；以及 塊之厚 切割該晶圓，以形成多個晶片結構。 2. 如申請專利範圍第i項所述之晶片 括； 啤衣％，更包 及在形成該些凸塊之前，於該晶圓上形成一金屬層丨以 在形成該些凸塊之後並且在形成該些間 該金屬層進行B案化以形成多個球底金屬層，'=二皆 些球底金屬層是位於與之相對應之該料與該接點=该 3. 如申请專利範圍第2項所述之晶 # 4. 如申請專利範圍第！項所述之晶 該些間隙物的方法包^ π具中形成 於該晶圓上以及該些凸塊上形成一層介電層. 縮減該介電層之厚度，並且使該介電 於或等於該些凸塊之厚度，以暴露出該些^塊。子又” 16 200816421 NVT-2006-004 19294twf.doc/t 5. —種晶片結構製程，其步驟包括： 提供一晶圓，其具有多個積體電路元件，每一該些積 體電路元件具有多個接點； 於該些積體電路元件之表面上並且於兩相鄰接點之 間形成至少一間隙物，其中該些間隙物的材質為介電材質； 於該些積體電路元件之表面上形成多個凸塊，其中該 ^ 間隙物位於兩相鄰之該些凸塊之間，並且該間隙物的最大 - 厚度小於或等於該些凸塊之厚度；以及 切割該晶圓’以形成多個晶片結構。 6. 如申請專利範圍第5項所述之晶片結構製程，更包 括· 在形成該些間隙物之後並且在形成該些凸塊之前，於 該晶圓上形成至少一金屬層；以及 在形成該些凸塊之後，對該金屬層進行圖案化以形成 多個球底金屬層，其中每一該些球底金屬層是位於與之相 對應之該凸塊與該接點之間。 • 7.如申請專利範圍第6項所述之晶片結構製程，其中 形成該些凸塊的方法是電鍍。 . 8.如申請專利範圍第5項所述之晶片結構製程，其中 形成該些間隙物的方法包括： 於該晶圓上形成一層介電層； 圖案化該介電層，以形成該些間隙物。 9.一種晶片結構，其包括： 一積體電路元件，具有多個接點； 17 200816421 NVT-2006-004 19294twf.doc/t 多個凸塊，位於該些接點上；以及 至少一間隙物，位於該些積體電路元件之表面上並且 位於兩相鄰之该些凸塊之間，其中該間隙物的最大厚度小 於或等於該些凸塊之厚度。 W·如申請專利範圍第9項所述之晶片結構，其中該些 間隙物的材質為介電材質。 11‘如申請專利範圍第9項所述之晶片結構，更包括多 二層，每—該麵底金屬層是位於與其相對應之 該凸塊與該接點之間。 12.一種晶片封裝體，其包括： 一承載結構，其包括； 一基板；以及 一線路層，位於該基板之-表面上； 構概==包=於該承載結構上’並且與該承載結 一積體電路元件，具有多個接點； 些接路層之™^ 位二凸::nr路元件之表面上並且 於或等於，;之==中侧物的最大厚度小 將該此:塊以該晶片結構與該承载結構之間，並且 塊从錢間隙物包覆於其内。 申月專利範圍第12項所述之晶片封裝體，其中 18 200816421 n v i-zuud-004 19294twf.doc/t 該些間隙物的材質為介電材質。 14. 如申請專利範圍第12項所述之晶片封裝體，其中 該基板是可撓性基板。 15. 如申請專利範圍第14項所述之晶片封裝體，其中 該基板是由錢可撓性介電層以及多層線路層交錯堆疊而 成。 16·如申請專利範圍第14項所述之晶片封裝體，其中 該基板是單---層可撓性介電層。 17·如申請專利範圍第12項所述之晶片封裝體，其中 該基板是玻璃基板。 18·如申請專利範圍第12項所述之晶片封裝體，更包 括多個球底金屬層，每一該些球底金屬層是位於與其相對 應之该凸塊與該接點之間。

   19