TW200816404A - Processes and packaging for high voltage integrated circuits, electronic devices, and circuits - Google Patents

Description

200816404 九、發明說明： 【發明所屬之技術領域】 本發明大致上係關於高壓㈣電#⑽ 與高壓電路的製程與封裝。更 衣置' 於製作與製造能夠在數十伏特 ，、關於用 壓運作之高壓積體電子元件的製程。 進订私 【先前技術】 高壓積體電路（1C)、電子裝置、| 高壓IC、高壓電子裝置、與電路可=具有眾多應用。 工 了用來取代大型的離散電 子組件，例如個別的高塵電晶體、電阻器、以及變壓哭。 此外，可能還會希望將該此大髀 σσ 直接整Α在石…敕人 為大型的離散高壓組件 f 整合在—封裝之m整合在印刷 電路板（PCB)之上，以便達到更 、 』文大彳政型化、更南可靠户、 以及更低電力消耗的目的。此等高壓ic、高壓電子裝：、 與電路還可藉由去除大量電子組件所必要的至少—些 = and place)」作業來縮小目前採用大型電子組件的 南壓電子元件的尺寸並且降 ' ^ ^ 卩+低其成本。再者，還有機會估 “用於製造積體電路的大量生產設施與製程。 =過’當形成在半導體基板之上時以及#安置在咖 之上4 ’南壓電子元件卻需要特別注意實際的佈局。這係 因為高電討能會對鄰近的組件或是電路線路造成電弧^ 亚且從而會導致該等電路故障及/或損壞。崩潰電遷係 -電子組件耐受高電壓之能力的常用度量值。具有高崩潰 7 200816404 電壓(vbd)的電子裝置比較能耐受裝置失效。因此，希望在 高壓IC、高壓電子裝置與電路之中會具有極高的崩潰電壓 (Vbd)。 早期用於整合高I组件的方式係將重點放纟PCB層 級。舉例來說，ElHatem等人獲頒的美國專利案第5,699,23 1 號便揭示隔離一具有狹縫或其它削切形狀之pcB上的離散 私氣組件”口該PCB的表面模封’以便防止該電路板之 表面上於高壓節點與低壓節點之間發生電荷遷移。該等狹 、、逢或其匕肖丨切$狀可讓邊模封材料在該電路板與該等電子 裝置附近流動並且流過該電路板與該 —等人所揭示的方式卻僅能在PCB二到=的 密度。 已I二有人採取其它的方式來製造高壓Ic。舉例來說， Mo—di等人獲頒的美國專利案第5,382,826號便揭示藉 由堆疊任意數量的低壓€晶體纟整合一高㈣晶體。如 Mo—di等人所獲頒的專利案中所揭示者，可以使用螺旋 狀與星狀的電場板來改變等位電場線的空間配置，用以防 亡电C术中。Mojarach等人還進一步揭*，藉由以串聯組 心的方式來堆g數個裝置，便可提高該電路的電壓範圍。 不過，此等串聯堆疊組態通常需要用到高壓電阻$，用於 _ 刀壓、’用路以及其它構件來正確地施加閘極電壓偏 歷。即使在已整合的形式中，高壓電阻器的體積仍然非常 龐大。因此’如果一製程同樣可輕易地提供高壓電阻器用 以施加高壓電晶體偏壓以及用於其它應用中的話，將會特 200816404 別有利。 /等人^刀員的美國專利案第4,908,328號則揭示一種 用於形成1化物隔離半導體晶圓的製程，其可包含形成 相關的冋壓電晶體。Hu等人所提出的製程包含：利用氧 化物將：第-晶圓黏接至一第二晶圓；形成一貫穿氧化物 、冓&以及利用—經過磊晶再成長的半導體來進行回 填’以便擺設該等高壓裝置。不過，Hu等人似乎並未揭示 如何在-基板上形成個別的t路、如何分離該基板上的該 等個別電路、如何對—模組進行切晶處 該等分離的個別電路、如何隔離該模組、如何在)該模= 進行連接、以及如何進行回填用以進—步隔離該等個別的 屯路並且用以達到高崩潰電壓的目的。 ,用於封裝高壓電晶體的另一種方式則揭示在Mojaradi 等人獲頒的美國專利㈣5,577,617號之中。更明確地說， 該’617 |虎專利揭示的係使用—導線架來安置多個個別電晶 體且同時隔離基板’用以在單—封裝中達成複數個可電堆 疊的高壓電晶體的目的。該，61 7 f虎專利還揭示，利用一隔 離環氧樹脂來包封被安置在該等晶粒安置片上的該等晶粒 則可達成進一步隔離的目的。該包封會提供進—步絕緣效 果’因為該包封劑的介電常數大於空氣的介電常數。

ElHatem等人獲頒的美國專利案第5,739,582號則揭示 一種將多個高壓裝置封裝在一多晶片模組之中的方法。更 明確地§兒’§亥5 8 2號專利揭示於一封裝的凹腔中安置任何 數量的高壓晶片，將該等高壓裝置電連接在一起並且將該 9 200816404 等高壓裝置電連接至一導線架。該，582號專利還進一步揭 示使用三種塗劑來提供進一步隔離。首先，會塗敷一非導 體的環氧樹脂，用於將該等裝置安置在該凹腔層。接著， 則會將一聚亞醯胺或Dup〇ntTM pyraluxTM薄層塗敷至每一 個該等裝置的向下側處。最後，則會將一由Ql-6646 HipecTM Gel晶粒塗佈材料所組成的晶粒塗劑塗敷至每一個晶片的 向上側處，用以抑制電弧。不過，該，582號專利卻警示必 須使用所有三種塗佈材料（聚亞醯胺68、晶粒塗佈材料川、 以及非導體的環氧樹脂72)方能達到並且承受該等極高的 運作电壓。即使該等塗佈材料中僅缺少其中一者，或是僅 =其中一者有缺陷，該封裝所能夠承受的電壓會大幅地下 滑丄而且該等部#的可靠度將會嚴重地降低。（參見該專利 的第6至U頁，第二段，第*行） 據此本技術中仍然需要一種用於整合低壓電子穿置 :製程與封裝’以便形成高壓積體電路、高壓電子裝置與 路。

L赞明内容J 本文揭示一種用於单人带-哕 、正口电子兀件的製程的一實施例。 成項製程可包含提供一 項勢^ 具有谡數個電子元件的半導體。該 至該絕緣奸赤^田仏、吧緣體，以及將該半導體黏接 可進牛C 緣體來塗佈該半導體。該項製程 二步包含對該等電子元件進行 便在該半導雜上以物理的方式來彼此分離該等電:元 10 200816404 件。該項製程可進一步包含對該等經過開槽的電子元件進 行切晶處理，用以形成至少一絕緣模組。該項製程可進一 步包含將該至少一絕緣模組附接至一晶片載板，並且將該 至少一絕緣模組電連接至該晶片載板，用以達成一積體電 路。 本文還揭示一種用於整合電子元件的製程的另一實施 例。該項製程可包含提供-另外含有複數個電子元件的半 導體基板。該項製程可進一步包含將一聚亞酿胺層或是並 它的絕緣層塗敷至該半導體基板。該項製程可進一二 對該等電子元件進行開槽處理，用以形成複數個經過^ 元件，、以及對該等經過開槽的電子元件進行切晶^ 以形成至少一絕緣模組。該項製程可進一 ，少一絕緣模組附接至-晶片載板，並且將該至少―： 緣模組電連接至該晶片載板，用以達成—積體電路。、、-邑 本：還揭示一種用於封裝積體電路的方法的 ::該：程可包含提供一經過處理的半導體晶圓，心 作者稷數個電子元件。該方法可進—步包含視决、上1 該經過處理的半導體晶圓，以便縮減厚度。該去研磨 步包含對該經過處理的半導 "/可進一 ,,m ^ 圓進行切晶處理，W你 物理的方切料電子S件分離 便以 包含將該等晶粒黏接至一電子 個曰曰粒°该方法可 互電連接兮笙s J 件封裝°該方法可包含相 "方;曰粒並且將該等晶粒電連接至該電子元件 衣。该方法可包含回填該等晶粒h件封 封該電子元件封褒，以便提供—封、付I的間隙以及密 、、二過封裝的積體電路。 200816404 本文揭示一種根據本發明 — 知月之用於覆晶封裝積體電路的 曰奋 予 了包3鈥供一經過處理的半導體 :α…在一…件側上製作著複數個電子元件並且 在-基板側上具有本體半導體。該方法可進一步包含奸 況來研磨該基板側，以便縮 月 、伯减与度。該方法可進一步包含 將一堆疊晶圓黏接至該基板 双W 亚且對该電子元件側進行 底層凸塊(under-bump)金屬化處理。該方法可進一步包含 對該經過處理的半導體晶圓進行切晶處理，以便以物理的 方式將D亥等电子几件分離成複數個晶粒’以及將該等晶粒 中至乂其中一者分離成_電子元件模組。該方法可進—步 包含將該電子元件模組覆晶黏接至一覆晶載板。該方法可 進-步包含利用-絕緣體來塗佈該電子元件模組，並且視 I·月況來對δ亥電子凡件模組與該覆晶載板之間的間隙進行底 層填充。 【實施方式】 現在將參考本發明實施例的圖式，其中，本文會針對 相同的結構提供相同的參考代表符號。當然，該等圖式僅 係本發明之示範性實施例的示意圖以及概略代表圖，而 且’匕們既未限制本發明，也並未必然依照比例來繪製或 顯示。 圖1Α至1Ε所示的係根據本發明使用絕緣體來封裝複 數個積體電路的製程的一實施例。下文所揭示的製程可利 用複數個個別電晶體來達成極高的崩潰電壓，舉例來說， 12 200816404 路：：4:。根據圖1A至1E中所示之製程所構成的積體電 寸1、用於具有高崩潰電壓(Vbd)的高壓電子元件。 見在茶考圖1A’ -半導體100可具備複數個電子元 2,如,V02處所示者。該半導體_可能係由石夕、鍺、 豕氮化鎵、石反化矽、鑽石、其它III/V力矣的半導體 =、或是任何其它合宜的半導體材料所構成。再者， ==10G可構成晶圓或基板。該等電子元件⑻可以是 主㈣路系統中之個別組件或模組的任何合宜的電子 體路，舉例來說（但是並不具任何限制意義），形成在半導 J /表面中的一電路以及某些電晶體或是眾多電晶 ，眾多電路、或是高壓電晶體。該等電子元件102 = :Γ:的電：電路、個別獨特的電子電路、或是兩者 用、…該等電子元件1〇2彳針對任何合宜的功能或 利用任何合宜的半導體製程來形成。圖Μ還顯示 出一絕緣體1 〇4。絕綾駚】w π、，θ 、、體04可以疋任何合宜的絕緣材料， ::…說(但是並不具任何限制意義)，陶莞、玻璃、或是 :1Β所示的係利用一黏著劑ι〇6來將半導體⑽黏 :::體104。該黏著齊"〇6可以是適合用於將複數 =子组件黏接在-起的任何非導電的黏著劑。舉例來說 (聖疋『亚不具任何限制意義），可購自位於美國明尼蘇達州 人3Μ公司的各種合宜的半導體黏著劑材料，其包 3 4膑與膠帶、光固化與環氧樹脂黏著劑。1它人宜 的黏接技術則可包含熟習本技術的人士所熟知的陽極二 13 200816404 法以及石夕/Si〇2黏接法。 ;以物理方式來彼此分 上之該等高壓電子元件或彼此刀離該+導體 槽」處理的示意圖。開槽；：=電子元件進行「開 舉例來說（但是並不具任何限=7；合宜的方法來達成’ 刻、蒸汽钱刻、氣體#刻、電：咖刻、乾式敏 刻(刪)’用以根據本 ：M -反應離子蝕 ..^ 月i耘之貫施例在該等組件之間 =稷數^氣間隙或溝槽⑽（圖ic中顯示出 小可料進行開槽的特殊濕式㈣溶㈣乙隹 余醇-水⑽ylenediamine_pyr。咖h〇l_w EDP溶液會沿著砍的晶轴來物。 （） 為、％短霄施開槽戶斤雲i Μ 士 ^ 要的蚪間，可利用熟習本技術的 斤…、知的任何合宜的晶圓薄化製程來薄化該半導體 根據本發明的實施例，薄化可在開槽之前或之後來 貝施：：该庄意的係，開槽、鋸切、及/或切晶可各自單獨 或疋、、"口使用，以便根據本文所揭示之製程的實施例 來達成與實現更高壓的裝置。 、、必要的話，可利用一合宜的絕緣材料來進一步回填或 ^佈由開槽所形成的該等空氣間隙或溝槽108。回填可包 * 下面的方法來沉積咼介電崩潰材料，舉例來說（但是 =不八任何限制意義）··網印法、喷墨法、微加工法、化學 氣相’儿積法（CVD)、以及物理氣相沉積法（PVD)。 本务明希望最小化任何兩個相鄰電子元件1 02島狀部 之門的間卩同（溝槽寬度），以便最小化整體的積體電路尺寸。 14 200816404 二％尺乍的溝槽寬度係本發明所希至的薄禮見 度。空氣的介電強度範圍係從、約33KVAC/cm至 57KVAC/cm。所以，舍良处加 田島狀部之間沒有導體介質時，3〇至 50// m的空氣間隙（瀵抻】 一 丨承（屏槽108)便不可能耐受1200V以及更

南的電Μ偏壓。所以，柄缺I 一 所以，根據本發明實施例，較佳的係，利 用^电的朋潰成型化合物來回填空氣間隙或溝槽 108。有各種回填材料適用於本發明的製程，舉例來說(但 是並不具任何限制意義），聚對二甲苯（Parylene)(也就是， N"^型'與對二甲苯’有時候亦稱為「Pa咖e」）； 以及氰基丙烯_(SuperGlueTM的化學名稱）。聚對二甲苯 f一種特有的聚合物保形塗劑，其實際上可適應於任何形 狀，该專形狀包含裂縫、點、尖銳的邊緣、以及平 面/舉例來說，N型聚對二甲苯的介電強度為 ml。因此’〜型聚對二甲苯特別適合作為寬度範圍 至50#m之中的溝槽的回填材料。可利用已知 程將N型聚割·-甲#古^ ^ ^ ^ 導體晶圓的表面一上。本真空沉積在電子元件的表面上以及半 料溝槽1G8亦可利用對該等電子㈣iQ2 :::=:r。保形塗佈是一個將—介電材料噴灑 會遭到濕氣、菌類、灰塵、腐姓、磨損、以及二= 力的破壞之製程。舉例來說(但是並不具任何限見「 =用來填人該等溝槽1G8 <中的常見保形塗劑二：）石夕 对脂、丙稀酸樹脂、胺基甲酸乙酉旨、環氧樹脂、以及聚對 15 200816404 2甲苯。該些塗劑通常能夠提高介電崩潰電壓。藉由對該 等溝槽108進行開槽與回填而以物理方式來分離該等電子 凡件1〇2,那麼該等電子元件1〇2的其中一者的運作會不 經意地影響其它鄰近電子元件1〇2之運作的機會便會比較 二：者’相較於單獨進行開槽，開槽再加上回填所提高 的朋、;貝電壓…。通常會比較大。 圖1D所示的係對該已黏接的半導體刚與絕緣體刚 ::晶粒分離或者「切晶」以便形成一絕緣模組Η。的示 二…舉例來說（但是並不具任何限制意義），該絕緣模組 ^是-電路’其具有任何合宜數量之低壓電晶體或 分处 疋彳仃口且數里之電子電路以實施任何選定 半導…门 所知者，晶粒分離製程係將- 片)L因切割(通常如㈣:斤示_個晶粒(晶 H母罢一者均包含—完整的半導體裝置或電路。切晶可在 Γ主 離散裝置與積體裝置）製作之後來施行。於大直 晶機-m 和用具有超缚鑽石刀片的高精密切 晶。雖缺m m 士 1忉刀丄亥曰曰因便可進行晶圓切 習本枯= ^單H緣模組110’不過，熟 技術的人士將很容易明白， 100盥絕緣俨1n4 + 』攸原始已黏接的半導體 、、、、體104中分離出多個絕緣楛έ j Μ 合用來對電6緣权、组110。可利用適 、-牛進仃切晶的任何方法來實施切晶。 形忠回1E所不的係根據本發明之晶粒附接以及銲線以便 形成—積體電路114的_立闰 夂鈿線以便 模組m附接至_日二晶粒附接是—個將該絕緣 日日片載板U2的製程。舉例來說，可利 16 200816404 用上面針對黏接該半導體100與絕緣體104所討論的任何 黏著劑來達成晶粒附接。可利用任何合宜的晶片載板技術 或架構來形成該晶片載板112。圖1E中所示的晶片載板112

可包含一晶片載板基板U6以及—或多條導線118(圖1E 中顯示出兩條）。 銲線是一個可相互連接該絕緣模組11〇中的電子電路 1 02，並且將该絕緣模組丨i 〇中的電子電路丨連接至外 部的晶片載板112的製程。如圖1E中所示，可利用複數 條電線122(圖1E中顯示出四條）來將該絕緣模組11〇連接 至晶片載板112上的導線118，或是用來交互連接形成於 该半導體1 00之中的複數個電子元件i 〇2。舉例來說，可 利用熟習半導體製作技術的人士所熟知的任何合宜方法來 實施該銲線作業。再者，圖中雖然以銲線處理作為將該絕 緣模組110(晶粒）電連接至該晶片載板112的方法，不過， 熟習本技術的人士將很容易瞭解，根據本發明，亦可使用 其它合宜的方法來將該晶粒電連接至該晶片載板112，舉 例來說，覆晶裝配。 旦附接5亥晶粒且該絕緣模組丨i 0被電連接（舉例來 成，使用銲線技術或覆晶技術）至該晶片載板112之後，在 该絕緣模組110與該晶片載板112之間便可能會有複數個 空氣間隙120。此時，可於本製程中利用保形塗佈（如上面 所討論）來密封該積體電路114。為清楚表示起見，圖ia 至1E中並未顯示出保形塗佈、鈍化、包封、或是用來密 封該積體電路114的其它方式，不過，在使用之前，通^ 17 200816404 必須用到上面的作業來完成封裝該積體電路ιΐ4。當 溝槽⑽已經蓋住該絕緣模組11〇之表面上的電氣塾(圖中 並未顯不）時，那麼在進行銲綠义 十& 選仃知線之别便必須藉由移除該保形 塗劑來製備該等墊。盔論如仿， …、 竹 该經過銲線處理的積體電 路1 14通常會需要保形塗劑。 、 *該些晶片載板112(或封裝）可以是任何合宜的商用封 1 ’舉例來說(但是並不具任何限制意義），其包含具有各 種導線組態的塑膠封裝或陶究封裝。不過，晶片載板112 的導線間的間隔（導線間距）通常必須大於低塵封裝的導線 間的間隔°舉例來說，肖的高壓運作通常會用到範 圍在約2GG/zm至約彻之中的導線間距。或者，倘若 利用一具有標準墊間隔的習知低壓封裝來達成約1000V高 麼運㈣話’則可使用該封裝令位於該低壓接腳相反側中 、i：接_备然，為解釋本發明新顆的方法，本文僅提 供解=性範例，而且該等範例並不具任何限制意義。 电子元件102可能會依照任何合宜的製程而具備任何 所^的形式或功能。高壓電子電路特別適用於根據本發明 整合電子元件之製程的本實施例。不過，本文所述之 製程並不僅限於高壓電子元件。該電子元# 102中用來形 $ D亥絶緣核組110所包含的必要電晶體與電路的數量可能 二“據用來製造該絕緣模組丨丨〇的低壓電晶體與電路及高 壓電晶體與電路的所希的運作電壓以及其運作電壓而定。 y 亡夕 月b夠運作在鬲電壓處的絕緣模組1 1 〇係由低壓電 曰曰體與電路所組成時，便可能必須用到以串聯、並聯、或 18 200816404 是任何其它組態來運作之較高數量的低壓電晶體與電路， 方能達到該馬壓運作的目的。 圖2A至2D所示的係根據本發明使用聚亞醯胺絕緣材 料來，合複數個電子元件（尤其是高壓電子元件）的製程的 另κ鉍例水亞胺原本係由DuPontTM所開發出來的一 種塑膠（-種合成的聚合樹脂），其非常耐用、易於加工、 而且此夠處置非常高的溫度。聚亞酿胺的絕緣性亦非常地 高，而且不會污染其周圍環境，也就是，在正常的運作條 件下亚不會除氣。VespelTM與κ_〇ηΤΜ均係可購自 DuP〇ntTM的示範性聚亞醯胺產品。 見在’考圖2 A ’圖中所不的係一其中會形成複數個電 子兀件（大體上如1〇2處所示）的半導體基板2〇〇，在其下 方則具有-厚的聚亞醯胺層2〇3。該半導體基& 與該 聚亞醯胺層203會共同形成一絕緣晶圓（大體上如2〇5處所 不）4半$體基板2GG可能係切或任何其它半導體材料 所構成’例如上面針對圖1A i 1E所列舉的材料。該絕緣 的聚亞醯胺層203彳以用熟習半導體製作技術的人士所孰 知的任何合宜方式被塗敷至該半導體基板200’舉例來說 (但是並不具任何限制意義），微機電系統技術（Μ E M S )、微 製作技術工技術、網印技術、喷墨技術、熱沉積技 術化子氣相冰積技術、物理氣相沉積技術、以及任何盆

它合宜的技術。 A 圖2B所不的係一具有複數個電子元件1〇2的示範性 絕緣晶圓205的杳丨& @@ ， J面圖该等電子元件1 02已經過開槽處 19 200816404 理或者藉由溝槽108以物理的方式被分離。開槽可利用上 面針對圖1C所述者來實施。亦可對該等溝槽i 〇8套用如 上面所述的保形塗佈或回填處理，以便進一步隔離且提高 該等電子元件1 02的崩潰電壓（Vbd)。 圖2C所示的係用於對該絕緣晶圓2〇5進行切晶處理 以獲得複數個絕緣模組210(圖2C中僅顯示出一個）的剖面 圖。同樣地，可利用任何合宜的切晶方法來實施該切晶作 業，舉例來說，上面參考圖1D所述的方法。切晶可在完 成裝置（離散裝置與積體裝置）製作之後來施行。於大直徑 半導體的情況中，利用一具有超薄鑽石刀片的高精密切晶 機沿著較佳的結晶面來部份切割該晶圓便可實施晶圓切 曰a雖然圖2C中僅顯示出單一個絕緣模組2丨〇，不過，熟 習本技術的人士便很容易明白，可從原始的絕緣晶圓2〇5 中分離出多個絕緣模組210。另外，根據另一實施例亦可 使用多層絕緣層。可利用熟習本技術的人士所熟知之適合 用來切晶、蝕刻、或是分離電子組件的任何方法來對絕緣 模組2 1 0實施切晶與分離。 圖2D所示的係將該絕緣模組21〇晶粒附接以及銲線 至一晶片載板112以便形成一積體電路214的示意圖。同 樣地，忒晶片載板112可能係任何合宜的晶片載板，舉例 來說，如上面參考圖1E所述者。同樣地，可利用任何合 宜的構件來實施銲線，如電線122所示者，用以彼此交互 連接該等電子元件102以及將該等電子元件1〇2連接至該 晶片載板112上的導、線118。最後，則可對該積體電路214 20 200816404

進行保形塗佈、回填、包封、或是其它的密封作業（圖2A 至2D中並未顯示），以便在使用之前填充該等空氣間隙I" 並且對該封裝進行拋光處理。為提高產品的可靠度，重要 的係必須利用特定種類的絕緣體來鈍化該等焊線。聚對二 甲苯以及氰基丙烯酸酯（Super GlueTM的化學名稱）均係特別 適合作為鈍化材料的範例。在經過鈍化之後，便可實施最 終的塑膠或陶瓷封裝步驟。 取 回填與鈍化可利用適合用來提高崩潰電壓，同時縮減 島狀部間隔（溝槽寬度）的其它材料來達成，例如介電強度 非常高（數百kv/cm至〜1MV/cm甚至更高）的光阻材料^ 例來說（但是並不具任何限制意義），各種可圖案化聚合物 包含可購自眾多來源(其包含位於美國麻薩諸塞州紐頓市的 Micr0-Chem)的su_8( —種以環氧樹脂為主的負肖光阻）以 及聚甲基丙烯酸甲醋⑽MA)，以及同樣可購自眾多來源 的聚二甲基石夕氧烧（PDMS)。Su_8、PMMA、以及_s全 部具有極高的介電強度。舉例來說，pDMs的介電強度據 報導為210KV/C『PDMS同樣非常適合用來將塑膠材料黏 接至-石夕晶圓。位於曰本的Sumit〇m〇Chemica""系額外 成型化合物的另一來源，盆可舻、奋 /、了犯適合根據本發明用來進行 回填。 下面表i所示的係針對兩種溝槽寬度以及針對兩種回 填材料（也就是，空氣間隙（沒有任何介電回填）以及氰基丙 浠酸醋（S，Glue，)和崩潰電壓（I)有關的實驗資料。 21 200816404 表1-和崩潰電壓(vhH)有關的實驗資料 測試 溝槽間隔 崩潰電壓 島狀部之間的回 介電強度 編號 (β m) V,h(V) 填材料 (KVDC/cm) 1 22 198 空氣 90 2 22 756 Super Glue™ 378 3 51 1250 Super Glue™ 250 本文所揭示的製程特別適用於整合複數個低壓電子裝 置來形成高壓1C、高壓電子裝置、與電路。圖3所示的係 適合藉由上面所述之製程來進行整合的一示範性高壓電路 的電路圖，明確地說，圖中所示的係一具有複數個堆疊的 低壓電晶體（如虛線方塊302中所示）的高壓電流源3〇〇。 根據本發明的另一項特點係在一電晶體的漂移區上方 形成複數個咼阻值的的多晶矽（p〇ly)電阻器。舉例來說， 當配合本發明新穎的製程來使用一習知的互補金屬氧化物 半導體（CMOS)製作過程時，可將一高阻值的的多晶矽電阻 放置在電晶體的漂移區上方。此多晶珍電阻器係充當 一分散電場板，因此會提高該電晶體的崩潰電壓。此多晶 矽^•阻益還可充當一用於所要的積體電路的高壓堆疊的電 阻器元件，而且該電阻器並不需要用到額外的面積。 人—現在將參考圖4A至4F來詳細討論根據本發明用於整 “炅數個％子兀件的製程的另—實施例。_ 4八所示的係 已，過處理而將複數個電子元件叱引入基板彻的表面 之中的已兀成的半導體晶圓的剖面圖，大體上係由箭 22 200816404 頭400A所示。舉例來說（但是並不具任何限制意義），該半 導體晶圓400A可以是一經過CM〇s處理的晶圓，或是根 據任何習知的半導體製程處理之後的任何其它半導體晶 圓。 一 至該等電子元# 1〇2所在的表面4〇2處並且利用研磨劑來 將基板404的反向侧偏研磨至一合宜的厚度便可達成薄 化的目的。 圖4B所示的係一經過薄化的晶圓的剖面圖，大體上 係由箭'400B所示。藉由研磨、蝕刻、或是熟習本技術 的人士所熟知之用於薄化一半導體晶圓的任何其它合宜的 方式來從已完成的半導體㈣4嫩巾移除多餘的基板材 料便可獲得薄化晶圓4_。舉例來說，將一研磨膠帶塗敷 圖4C所示的係一受到支撐的晶圓的剖面圖，大體上 係由箭頭400C所示。藉由將一支撐基板4〇8或是一電子 兀件封裝（圖中並未顯示）附接至薄化晶圓4〇〇b的反向側 〇6便可獲#文到支撐的晶圓。可以使用黏著劑或任 何其它合宜的構件來將支撐基板4〇8附接至薄化晶圓4〇叩 的反向側406。支撐基板4〇8可以是一絕緣基板或介電基 板’用以進一步隔離電子元件1 〇2。 圖所示的係一經過切晶的晶圓的剖面圖，大體上 係由前頭400D所示。藉由鋸切、蝕刻、或是用於以物理 方式來將複數個電子元件1〇2彼此分離的任何其它合宜的 方弋來對形成在該党到支撐的晶圓4〇〇c之上的複數個電 1 02進行切晶處理，便可獲得經過切晶的晶圓 23 200816404 400D，不過，如本文所揭示且熟習本技術的人士亦熟知的 係，該等電子元件102仍然會在支撐基板408上受到支撐。 圖4E所示的係一經過交互連接的晶圓的剖面圖，大 體上係由箭頭400E所示。電子元件1〇2之間的交互連接 線以及連接至一用於封裝的晶片載板（圖4E中並未顯示， 不過請參見圖4F以及下文的相關討論）的交互連接線的形 式可以疋如圖4E中所示的焊線41〇。不過，用於達成電子 兀件102與封裝（圖4E中並未顯示）間之電交互連接的任何 合宜的構件均涵蓋在本發明的範疇内。 ^圖4F所示的係一經過安置的晶圓的剖面圖，大體上 系由則頭4GGF所不。藉由將經過交互連接的晶圓4刪安 置在一晶片載板412或是其它電子元件封裝（圖中並未顯示） :上便可獲得經過安置的晶圓碧。應該注意的係，圖4E :::交互連接作業亦可在圖4f巾所示之安置作業後 丄〜靶。任何合宜的黏著劑或黏著膠帶均可 :互連接的晶…安置在晶片載板412之上。最後， 便可利用一保形塗劑來 取佼 的曰 真鈍化、及/或密封該經過安置 曰曰0 ’亚且料封裝成—積體電路，如上所述。 現在將參考圖十， 合複數個電子元件的製程的又:田料根據本發明用於整 已經過處理而將 ““列。w 5Α所示的係 表面-之中的-已成;1 件102引入-基板504的頂 係由箭頭5 00Α所干導體晶圓的剖面圖，大體上 義），該半導體曰n sn 說(但是並不具任何限制意 ^日日51觀可以是-經過CMOS處理的晶圓 24 200816404 (如圖4A中所示的4〇〇A)，或是根據任何習知的半導體製 程處理之後的任何其它半導體晶圓。 圖5B所示的係一受到支撐的晶圓的剖面圖，大體上 係由箭頭500B所示。藉由將一支撐基板5〇8附接至半導 體晶圓500A的頂表面502便可獲得受到支撐的晶圓5〇〇b。 可以使用黏著劑或任何其它合宜的構件來將支撐基板5〇8 附接至半導體晶圓500A的頂表面5〇2。支撐基板5〇8可以 疋、、、巴、、彖基板或介電基板，用以進一步隔離電子元件i 〇2。 圖5 C所示的係一經過薄化的晶圓的剖面圖，大體上 係由箭頭500C所示。藉由研磨、蝕刻、或是熟習本技術 的人士所熟知之用於薄化一半導體晶圓的任何其它合宜的 方式來從受到支撐的晶圓500B中移除多餘的基板5〇4材 料便可獲得經過薄化的曰曰曰gj 500C。舉例來說，將一研磨膠 帶塗敷至該受到支撐的晶圓5〇〇B的反向側5〇6並且利用 研磨劑來將基板504研磨至一合宜的厚度便可達成薄化的 目㈣。應該注意的係、，根據另—實施例，圖％中所示的 晶圓薄化作業亦可在圖5B中所示之將該支揮基板5〇8(如 圖5B中所示）附接至半導體晶圓5〇〇a的正面處之前便先 完成。 圖5D所示的係一經過切晶的晶圓的剖面圖，大體上 係由，頭5_所示。藉由倒置（翻轉）經過薄化的晶圓5霞 並且藉由錯切、姓刻、或是用於以物理方式來將複數個電 子元件102彼此分離的任何其它合宜的方式來對形成在該 經過薄化的晶圓實之上的複數個電子㈣⑽進行切 25 200816404 晶處理’從而引入益垂 a ffl 5〇〇〇 ^ 數條間隙416，便可獲得經過切晶的

晶H 500D。應該明 曰W 人士亦熟知，該等細a 所揭示且熟習本技術的 支以板5〇8 處理的電子元# 102仍然可在 支撐基板508上受到支撐。 社 圖5E所示的係—經 體上係由箭頭5〇〇E所_ 連接的曰曰回的剖面圖，大 線以及連接至_用=。電子元“2,交互連接 不過請參見圖= :載板(…並未顯示， ^ # , F! < 文的相關时論）的交互連接線的形 圖5E中所示的焊線4Π)。不過，用於達成 兀件102與封裝（圖5E中 人Lm — T夏未#不）間之電交互連接的任何 播”函盍在本發明的範疇内。根據另-實施例， 可根據上面所述的方法與材料來對㈣416進行 化、或是保形塗佈(圖5Ε中並未 、鈍 子元件1。2並且穩定焊線41〇。 便進-步隔離電 圖5F所示的係一經過安置的晶圓的剖面 =箭：_所示。藉由將經過交互連接的晶圓_安 ^在- 4載板412之上便可獲得經過安置的晶圓$晴。 :該注意的係’圖，中所示之交互連接作業亦可在圖π ::之安：作業後面來實施。任何合宜的黏著 胗π均可用來將經過交互連接的晶圓5〇〇e安置 板化之上。最後，便可利用—保形塗劑來㈣ 或是密封該經過安置的晶圓，並且將 路，如上所述。 ⑯”封裝成-積體電 現在將參考圖6U6E來詳細討論根據本發明用於整 26 200816404 合複數個電子元件的製程的又-實施例。目6A所示的係 已經過處理而將複數個電子元件1〇2引入一基板6〇4的頂 表面602之中的一已完成的半導體晶圓的剖面圖，大體上 係由則頭600A所不。舉例來說（但是並不具任何限制意 義）’忒半導體晶圓600A可以是一經過CM〇s處理的晶圓， 或是根據任何習知的半導體製程處理之後的任何其它半導 體晶圓。 圖6B所示的係一經過圖案化之受到支撐的晶圓的剖 面圖，大體上係由箭頭6〇〇B所示。藉由附接一經過圖案 化之支撐基板608便可獲得經過圖案化之受到支撐的晶圓 600B，該支撐基板6〇8在半導體晶圓6〇〇a的頂表面 相鄰處具有複數條經過圖案化的交互連接線614。可以使 用黏著劑或任何其它合宜的構件來將經過圖案化的支撐基 板608附接至半導體晶圓6〇〇A的頂表面6〇2。支撐基板6⑽ 可以是一絕緣基板或介電基板，用以進一步隔離電子元件 1 02。不過，亦可利用複數條交互連接線來圖案化經過圖 案化的支撐基板608,帛卩ϋ擇性地彼在匕交互連接複數個 電子元件102。 圖6C所示的係一經過薄化的晶圓的剖面圖，大體上 係由箭頭600C所示。藉由研磨、姓刻、或是熟習本技術 的人士所熟知之用於薄化一半導體晶圓的任何其它合宜的 方式來從經過圖案化之受到支撐的晶圓6〇〇B中移除多餘 的基板604材料便可獲得經過薄化的晶圓6〇〇c。舉例來 說，將一研磨膠帶塗敷至該經過圖案化之受到支撐的晶圓 27 200816404 600B的反向側606處並且利用研磨劑來將基板6〇4研磨至 一合宜的厚度便可達成薄化的目的。應該注意的係，根據 另一製程實施例，圖6C中所示的晶圓薄化作業亦可在圖6B 中所示之將該經過圖案化之支撐基板6〇8(如圖6b中所示） 附接至半導體晶圓6〇〇A的正面處之前便先完成。 圖6D所示的係一經過切晶的晶圓的剖面圖，大體上 系由月j頭600D所不。藉由鑛切、姓刻、或是用於以物理 方式來將複數個電子元件1〇2彼此分離的任何其它合宜的 方式來對形成在該經過薄化的晶圓_之上的複數個電 子兀件102進仃切晶處理，便可獲得經過切晶的晶圓 麵。應該明白的係，如本文所揭示且熟習本技術的人士 ^知的係’該等經過切晶的電子元件1〇2仍然會在支標 基板 6 0 8上受5丨| i持>

牙。一旦形成該經過切晶的晶圓000D ^ ’便可利用-保形塗劑來對其進行回填、鈍化、或是 岔封，以便填入A R _ 、 ^ 中所不之切晶製程所形成的間隙 業。。意的係’圖6D中並未顯示出該項回填作 係由=所示的係一經過安置的晶圓的剖面圖，大體上 -晶:1、0Ε所不。藉由將經過切晶的晶圓6〇〇d安置在 注Γ的传板:12之上便可獲得經過安置的晶圓麵。應該 ‘二U實施額外的交互連接作業⑽6E中並未顯 412。任:人ί過切晶的晶圓_電連接至該晶片載板 女置在晶片载板412之上。最後，便可利用 28 200816404 一保ι塗劑來回填、 ^ 、，〇 μ # 純化、或疋密封該經過安置的晶圓， 亚且將其封裝成一并辦帝 積體电路，即如上所述者。 現在將參考圖7Α 5 , 7Ε來砰細討論根據本發明用於整 合稷數個電子元件的製 — … ^ 裏知的再一貫施例。圖7Α所示的係 已經過處理而將複數個電 电卞兀件】〇2引入一基板7〇4的頂 表面702之中的_ ρ &上、 — 70成的半導體晶圓的剖面圖，大體上 *由箭頭700Α所示。半導體晶圓7嫩 在頂表面702之上的藉|仪夕曰 ^ 是數么卞夕日日矽電阻器交互連接線714， 用以選擇性地彼此交互連接複數個電子幻牛1〇2。舉例來 況（但是並不具㈣限制意義），該半導體晶圓700A可以是 一經過CMOS處理的晶圓，或是根據 程處理之後的任何其它半導體晶圓。 …體製 圖7B所示的係一受到支撐的晶圓的剖面圖，大體上 係由箭頭麵所示。藉由將一支撐基板7〇8附接至半導 體晶圓700A的頂表面7〇2便可獲得受到支擇的晶圓雇。 在又-實施例中，可如同圖犯至沾中所示之經過圖案化 的交互連接線614般地利用複數條交互連接線來進一步圖 案化支撐基板708,用以進一步交互連接複數個電子元件 1〇2。經過圖案化的交互連接線614可由任何合宜的導體 材料所構成，舉例來說(但是並不具任何限制意義），紹： 金、以及銘。再者’經過圖案化的交互連接線614亦可依 照熟習本技術的人士所熟知的任何合宜的沉積製程來形 成。可在將支撐基板708附接至該半導體晶圓7〇〇a之前 先對齊位於支撐基，反之上的經過圖案化的交互連接： 29 200816404 614 ° 可以使用黏著劑或任何其它合宜的構件來將支撐基板 708附接至半導體晶H 7()()A㈣表㊆7()2。切基板土爾 可以是一絕緣基板或介電基板，用以進一步隔離電子元件 1〇Ή，如上面所述，根據另-實施例，亦可利用複 數條交互連接線614來選擇性地圖案化支撐基板7⑽，用 以選擇性地彼此交互連接複數個電子元件i 〇2。 乂圖7C所示的係一經過薄化的晶圓的剖面圖，大體上 係由箭頭700C所示。藉由研磨、蝕刻、或是熟習本技術 的人士所熟知之用於薄化一半導體晶圓的任何其它合宜的 方式來從受到支撐的晶圓7_中移除多餘的基板7〇4材 料便可獲得薄化晶圓7GGC。舉例來說，將—研磨膠帶塗敷 至該受到支撐的晶圓7_的反向側鳩並且制研磨劑 來將基板7G4㈣至—合宜的厚度便可達成薄化的目的。 應該注意的係，根插χ —每 康另貝轭例，圖7C中所示的晶圓薄 化作業亦可在圖7B中所示之將該支撐基板7〇8(如圖7B中 所不）附接至半導體晶圓職的正面處之前便先完成。 θ 斤示的係一經過切晶的晶圓的剖面圖，大體上 係由箭頭700D所〒。#山a y、。猎由鋸切、蝕刻、或是用於以物理 式來將複數個i子疋件i Q2彼此分離以便引入間隙川 的任何其它合宜的方式來對形成在該經過薄化的晶圓700C 之上的複數個電子元件ι〇2進行切晶處理，便可獲得經過 切晶的晶圓7〇〇D。應該明白的係，如本文所揭示且熟習本 技術的人士亦熟知沾^ 、的係’該等經過切晶的電子元件1 02仍 30 200816404 然會在支推基板7 〇 8上辱&丨古声 上又到支按。一旦形成該經過切晶的 晶圓 7 0 0 D之後，禪W夺丨|田一位i 便了利用保形塗劑來對其進行回填、 純化、或是密封 形成的間隙4 1 6 出該項回填作業 ，以便填入由目7D t所示之切晶製程所 之中。應該注意的係，圖7D中並未顯示 ^圖7E所示的係一經過安置的晶圓的剖面圖，大體上 係由箭頭7_所示。藉由將經過切晶的晶圓7GGD安置在 - ^片載板412之上便可獲得經過安置的晶圓·e。應該 注意的係’亦可實施額外的交互連接作業（圖7e中並未顯 示），用以將經過切晶的晶圓7〇〇D電連接至該晶片載板 412。任何合宜的黏著劑或黏著膠帶均可用來將經過切晶 的晶圓700D安置在晶片載板412之上。最後，便可利用 一保形塗劑纟進一步回帛、純&、或是密封該經過安置的 晶圓，並且將其封裝成一積體電路，即如上所述者。 圖8所示的係根據本發明用於封裝複數個ic的方法 800的一示範性實施例的流程圖。方法8〇〇可包含提供gw 一經過處理的半導體晶圓，其上製作著複數個電子元'件。 如上所述，根據本發明實施例，該半導體晶圓可以是由任 何合宜的半導體材料所構成，舉例來說（但是並不具任何限 制意義），矽、鍺、砷化鎵、氮化鎵、碳化矽、鑽石、其它 III/V杈的半導體化合物、或是任何其它合宜的半導體材 料。電子元件可經由任何合宜的電子元件製程來形成，舉 例來說，包含CMOS製程。 方法800可進一步包含視情況來研磨8〇4該經過處理 31 200816404 的半導體晶圓，以便縮減厚度。研磨8〇4該經過處理的半 導體晶圓可包含塗敷研磨膠帶至該經過處理的晶圓的一電 子元件側處，並且研磨該經過處理的晶圓的一反向側，舉 例來說，請參見圖9B以及下文相關討論的研磨膠帶州: 方法綱彳進-步包含對該經過處理的半導體晶圓進 行切晶處理806，以便以物理的方式將該等電子元件分離 成複數個晶粒。切曰曰曰806可利用任何熟知的切晶方法來實 施。舉例來說(但是並不具任何限制意義），對該經過處理 的半導體晶圓進行切晶處理8〇6 τ包含塗敷切晶膠帶至該 經過處理的半導體晶圓的一基板側上並且對該等電子元件 之間的區域進行鑽石尖頭鑛切作業。 方法800可進一步包含將該等晶粒黏接8〇8至一電子 元件封裝。將該等晶粒黏接8〇8 i —電子元㈣裝可包含 使用下面任何一或多者：非導電的環氧樹脂、黏著劑、黏 ^膠帶、熱純、共㈣接、稿％黏接 '陽極黏接、或 是用於將電子元件晶粒附接至一電子元件封裝的任何盆它 合宜的黏著劑或方法。該電子元件封裝可以是任何合宜的 材料與組態。舉例來說（但是並不具任何限制意義），該電 :元件封裝可以是由陶曼材料所構成，並且會被配置成熟 習本技術的人士所熟知的框帽組件。 方法800可進一步包含相互電連# 81〇該等晶粒並且 將該等晶粒電連接至該電子元件封裝。舉例來說，請參見 圖9E中所示以及下文與本文其它地方所討論的銲線作業。 方法_可進—步包含回填812該等晶粒之間與附近的間 32 200816404 隙，以及密封814該電子元件封裝，以便提供一經過封裝 的積體電路。#由塗敷聚對二甲苯或是氰基丙烯酸酿或是 任何其它合宜的回填材料便可完成回填812。密封814可 包括完全地回填該電子元件封裝。或者，一旦已經達到回 ”來k m被電連接的晶粒之後，便可排空該電子元件 封裝内的剩餘空間或腔室，以便提高崩潰電壓；或者可利 用虱來填充該電子元件封裝内的剩餘空間或腔室，以便改 善散熱特徵。 圖9A至9G所示的係對應於（圖8中所示之）方法8〇〇 的一特殊實施例的-系列製程。更明確地說，9a所示 的係-經過處理的半導體晶目952的剖面圖。半導體晶圓 扣在-半導體基板954的其中一側上可能會形成一電子 元件層902。 _ 所示的係已經視情況經過薄化之經過處理的 半導體晶® 960的剖面圖。藉由塗敷一研磨膠帶州至基 板9M的電子元件9〇2側並且依照用於薄化半導體晶圓的 何…、知方法來薄化反向側或基板側，便可達到選配 —的目的圖9C所示的係一已經過切晶處理之經過 處理的半導體晶圓的剖面圖。更明確地說，圖9C所示的 係-經過切晶的晶K 966，其含有六個晶粒962,該等晶 粒962係错由在該等晶粒962之間創造間隙而形成的。 =各實施例’塗敷切晶膠帶州至該半導體基板954然 ，進行鑽石尖頭鋸切作業或是套用熟習本技術的人士所熟 的任何其匕合宜的切晶方法，便可實施切晶作業。 33 200816404 圖9D所示的係在擺放於一半導體封裝上之前，對該 等晶粒中之一者所實施的拾放作業的剖面圖。更明確地 說，圖9D所示的拾放工具頭正透過晶粒膠帶968向上推 移（參見遭到釋放的晶粒962附近的箭頭），以便釋放一晶 粒962用以擺放在^半導體封裝上。 圖9E所示的係安置該等晶粒⑹以及彼此電連接該 等晶粒962與將該等晶粒962電連接至該半導體封裝。更 明確地說’圖9E顯示出有兩個晶粒962已經被黏接978 至一電子元件封裝（圖9E中並未完全顯示，不過可參見圖 9G中的98〇)的底表面972。該底表面972可形成—層絕緣 材料973。絕緣材料973可以是由聚亞醯胺或是任何其它 合宜的絕緣材料(例如本文中所揭示的前述材料)所構成。 電子疋件封裝980可以是任何合宜的封裝材料並且可具有 :合用，接納晶粒962的組態與技術。黏# 978可利用非 導電的環氧樹脂、黏著劑、黏著膠帶、熱純、共熔黏接、 石夕腕2黏接、陽極黏接、或是本文中所揭示之用於將電子 兀件曰曰粒附接至一電子元件封裝的任何其它合宜的黏著劑 或方法來達成。圖9E還顯示出使用焊線Μ來相互電連 接該等晶粒962並且將讀望a私& 士 I且肘Θ 4日日粒962電連接至該電子元件 封裝的導線架（圖中部份顯示在976處）。 ,圖卩所不的係回填982圖9E之該等經過電連接的晶 粒962。更明確地說，圖9ρ所示的係使用―被塗敷至該等 經過電1接的晶粒962之裸露表面的回填材料似。此回 填材料遏會進一步彼此隔離該等晶粒962，以便達到更高 34 200816404 的崩潰電壓。 圖9G所示的係密封988該電子元件封裝98 圖，用以提供一絲矾抖爿士 j面 、、工封衣的1C，大體上係由箭頭990所示。 更明確地說，圖% - Μ & 1 丁 件(FLA、，★“ 具有一帽部986的框帽組 “目部986具有複數個密封It 988，該等密封體 :由熱、電流、或是其它方法來活化。帽部986可由任 =合^材料所構成，舉例來說（但是並不具任何限制意 2 一 了 42」或是「K〇VarTM」。Κ_ΤΜ 係 Westingh〇use ^ 其為鐵、鎳、與鈷的合金，該合金和玻 掏具有相同的熱膨脹係數，所以，通常會用於玻璃至全屬 密封或陶竟至金屬的密封。 孟屬 圖9G還顯示出電子元件封裝980内安置著且 等=962的一可能未被完全填充。根據本 又月/、中貝％例，密封該電子元件封裝980可包含在密 封亥巾目部986之前先於該腔室984之中引入氮氣。充 滿虱：的電子兀件封裝98〇會具有良好的導熱特徵。根據 另貝施例，可在密封988該帽部986之前先排空該腔室 。亥月工至984之中的真空會提供更高的崩潰電壓特徵。 圖1 〇所不的係根據本發明用於覆晶封裝複數個積體電 路的方法1000的-實施例的流程圖。方法1000可包含提 2 、、二過處理的半導體晶圓，其會在一電子元件側 上製作著複數個電子元件並且在一基板側上具有本體半導 體方法1 〇〇0可進—步包含視情況來研磨1 004該基板側， 以便縮減厚度。方、本！ Ληη I % ρ 万法1000 了進—步包含將一堆疊的晶圓 35 200816404 黏接1006至該基板侧。方法1〇〇〇可進一步包含對該電子 元件側進行底層凸塊金屬化處理1 0 〇 8。方法1 〇 〇 〇可進一 步包含對該經過處理的半導體晶圓進行切晶處理1〇1〇,以 便以物理的方式將該等電子元件分離成複數個晶粒。方法 1000可進一步包含將該等晶粒中的至少一者分離1〇12成 包子兀件模組。方法1〇〇〇可進一步包含將該電子元件 模組覆晶黏接1014至一覆晶載板。方法1〇〇〇可進一步包 含利用一絕緣體來塗佈1〇16該電子元件模組。方法1〇〇〇 可進一步包含視情況來對該電子元件模組與該覆晶載板之 間的間隙進行底層填充1 〇 1 8。 根據其中一實施例，將該堆疊的晶圓黏接至該基板側 可包含在该堆璺晶圓與該基板側之間塗敷一可熱密封的聚 亞醯胺膠帶。不過，用於黏接該堆疊的晶圓的任何合宜的 才法均可配合本發明的原理來運用。根據再一實施例，該 雄疊的晶圓可以是由corningTM產品代號為774〇的硼矽酸 鹽玻璃所構成。不㉟，應該明白的係，配合在該經過處理 之半導體晶圓的覆晶黏接中提供一非導電絕緣基板作為一 蚱疊的晶圓的目的，亦可運用其它形式與材料的堆疊的晶 围。 根據另一實施例，該覆晶載板可以是一印刷電路板。 淑據其它實施例’ f亥覆晶載板可以是使用熟習本技術的人 士所熟知之覆晶技術的任何合宜的1C封裝。再者，利用 Y絕緣體來塗佈該電子元件模組可包含利用聚對二甲苯、 ί 土丙烯I g曰、或是本文所揭示之任何其它合宜的絕緣塗 36 200816404 劑來塗佈該電子元件模組。 屮太纟本文中所解釋的本發明實施例已經清楚地顯示 出本發明的前述優點， 不過，亦可對本發明的組態、設計、 構進行各種改變而仍可達到該些優點。所以，本文 ，本^明的結構與功能相關的具體細節僅具示範效果， 亚不具任何限制意義。 【圖式簡單說明】 、面圖式係uw用於貫現本發明的示範性實施例。該 ::圖式中之本發明的不同圖面或實施例中相同的元件符號 代表相同的部件。 、—圖1A至1E所示的係根據本發明使用一絕緣體來整合 稷數個電子元件的製程的一實施例。 :a圖2 A至2D所不的係根據本發明使用一厚的聚亞醯胺 ^來正合複數個電子元件的製程的一實施例。 圖3所示的係適合利用根據本發明之製程來進行整合 的一不範性高壓電路的電路圖，明確地說，該高壓電路係 具有複數個堆疊的高壓電晶體的高壓電流源。 固4 A至4F所示的係根據本發明用於整合複數個電子 元件的製程的另一實施例。 圖5 A至5F所示的係根據本發明用於整合複數個電子 元件的製程的又一實施例。 圖6 A至6E所示的係根據本發明用於整合複數個電子 元件的製程的再一實施例。 37 200816404 圖7 A至7E所不的係根據本發明用於整合複數個電子 元件的製程的另一實施例。 圖8所不的係根據本發明用於封裝複數個積體電路的 方法的一示範性實施例的流程圖。 圖9A至9G所示的係對應於圖8之方法的一特殊實施 例的一系列製程。 圖1 〇所示的係根據本發明用於覆晶封裝複數個積體電 路的方法的一實施例的流程圖。 【主要元件符號說明】 100 半導體 102 電子元件 104 絕緣體 106 黏著劑 108 溝槽 110 絕緣模組 111 間隙 112 晶片載板 114 積體電路 116 晶片載板基 118 導線 120 空氣間隙 122 電線 2〇〇 半導體基板 38 200816404 203 聚亞醯胺層 205 絕緣晶圓 210 絕緣模組 214 積體電路 300 高壓電流源 302 低壓電晶體 400A 半導體晶圓 400B 經過薄化的晶圓 400C 受到支撐的晶圓 400D 經過切晶的晶圓 400E 經過交互連接的晶圓 400F 經過安置的晶圓 402 基板404的表面 404 基板 406 基板4 0 4的反向側 408 支撐基板 410 焊線 412 晶片載板 416 間隙 500A 半導體晶圓 500B 受到支撐的晶圓 500C 經過薄化的晶圓 500D 經過切晶的晶圓 500E 經過交互連接的晶圓 39 200816404 500F 經過安置的晶圓 502 基板504的頂表 504 基板 506 受到支撐的晶圓 508 支撐基板 600A 半導體晶圓 600B 經過圖案化之受 600C 經過薄化的晶圓 600D 經過切晶的晶圓 600E 經過安置的晶圓 602 基板6 0 4的頂表 604 基板 606 經過圖案化之受 向側 608 支撐基板 614 交互連接線 700A 半導體晶圓 700B 受到支撐的晶圓 700C 經過薄化的晶圓 700D 經過切晶的晶圓 700E 經過安置的晶圓 702 基板704的頂表 704 基板 706 受到支樓的晶圓 面 700B的反向側 面 50OB的反向側 到支撐的晶圓 面 到支撐的晶圓600B的反 40 200816404 708 714 902 952 954 956 960 962 964 966 968 972 973 974 976 978 980 982 984 986 988 990 支撐基板 多晶矽電阻器交互連接線 電子元件 半導體晶圓 半導體基板 研磨膠帶 經過薄化的半導體晶圓 晶粒 間隙 經過切晶的晶圓 晶粒膠帶 電子元件封裝980的底表面 絕緣材 焊線 導線架 黏接 電子元件封裝 回填材料 腔室 帽部 密封體 經過封裝的積體電路 41

Claims (1)

1. 200816404 十、申請專利範圍： 1·一種用於整合雷早一 摇供-人士 件的製程，其係包括： /、 3有稷數個電子元件的半導體； 提供至少一絕緣體； 且 將該半導體黏接至贫$ 受王Θ至少一絕緣體； 對该寺電子元件彳隹卩目说 订開槽處理，以便以物理的方式來 彼此分離該等電子元件； 對該等經過開槽的雷+开杜 J电于凡件進仃切晶處理，用以形成 至少一絕緣模組； 將該至少一絕緣模組附接至一晶片載板；以及 讓該至少一絕緣模組上的該等電子元件彼此電連接並 且將該f電子元件電連接至該晶片餘，用㈣成一積體 電路。 2.如申請專利範圍第1項之製程，其進一步包括回填 該等經過開槽的電子元件。 3 ·如申請專利範圍第2項之製程，其中，回填係包括 使用下面至少其中一者來沉積高介電崩潰材料：網印法、 噴墨法、微加工法、微機電系統（MEMS)技術、化學氣相 沉積法（CVD)、以及物理氣相沉積法（pvD)。 4.如申請專利範圍第2項之製程，其中，回填係包括 塗敷聚對二甲苯或氰基丙烯酸酯。 5·如申請專利範圍第1項之製程，其進一步包括保形 塗佈該積體電路。 6.如申請專利範圍第1項之製程，其中，保形塗佈係 42 200816404 包括塗敷聚對二甲苯。 7.如申請專利範圍帛}項之製程，其中，提供一半導 體係包括提供下面至少其中一者：矽基板、鍺基板、砷化 鎵基板、氮化鎵基板、m/v族化合物基板、以及碳化石夕基 板0 體係包括提供下面至少其中一者：鑽石基板、陶究基板、 玻璃基板、砍基板、石英基板、藍f石基板、塑膠基板、 樹脂基板、以及聚亞醯胺層。 9.如申請專利範圍帛i項之製程，其中，將該半導體 基板黏接至該絕緣體係包括使用—黏著劑或黏著膠帶。a A如申請專利範圍第Μ之製程，其中，將 基板黏接至該絕緣體係包括位於—矽基板上的二氧化石夕 11·如申請專利範圍第！項之製程，其中，開 Υ 下面至少其中一者：濕式姓刻、乾式蚀刻、以及深二括 子蝕刻（DRIE)。 反應離 丨2.如申請專利範圍帛1項之製程，其中，切晶 利用一鑽石尖頭鋸來進行鋸切。 s糸包括 13.如申請專利範圍帛i項之製程，其巾，將，| 絕緣模組附接至該晶片載板係包括利用下面至少-來將該至少-料餘雜至妹基板、:者 熱黏接、共熔黏接、料叫純、以及陽極黏t制、 I4·如申請專利範圍帛1項之製程，其中，將兮 絕緣模組附接至該晶片載板係包括將該至少 2少- 、0緣餐組附 43 200816404 接至一覆晶組件。 15.如申請專利範圍第1項之製程，其中，讓該至少-絕緣模組上的該等電子元件彼此電連接並且將該等電子元 件電連接至該晶片載板係包括進行銲線。 -種用於整合電子元件的製程，其係包括： 提#外合有複數個電子元件的半導體基板； 將一絕緣層塗敷至該半導體基板； 對該等電子元件進行開槽處理，用以形成複數個經過 開槽的電子元件； 對該等經過開槽的雷M t Μ曰的电子兀件進行切晶處理，用以形成 至少一絕緣模組； 將該至少一絕緣模組附接至一晶片載板；以及 讓該至少-絕緣模組的該等電子元件彼此電連接並且 將該等電子元件電連接至該晶片載板，用以達成-積體電 路。 、I .如申味專利範圍帛16項之製程，其中，將一絕緣 層塗敷至該半導體基板係包括將下面至少其中一者塗敷至 該半導體基板：聚亞醯胺、M m以及q 18.如申請專利_ 16項之製程，其中，提供、―半 導體基板係包括提供—由下面至少其中—者所構成的基 板.石夕、鍺、坤化鎵、碳化石夕、氮化鎵、鑽 族化合物。 … a如申請專利_ 16項之製程，其中，對 子元件進行開槽處理係包括下面至少其中—者：濕式姓 44 200816404 中，對該等經 一鑽石尖頭鋸 刻、乾式蝕刻、或是深反應離子蝕刻⑴耵” 20·如申請專利範圍第16項之製程，其 過開槽的電子元件進行切晶處理係包括利用 片來進行銳切。 21·如申請專利範圍第16項之製裎，甘士 一 貝您i%，其中，將該至 -、:“模組附接至一晶片載板係包括使用下面至少其中 者·黏著劑或覆晶組件。 至少 u·如申請專利範圍第16項之製程，其中 一絕緣模組係包括進行銲線。 電連接該 23如申請專利範圍第16 用聚對二甲苯或氰基丙烯酸酯 24.如申請專利範圍第16 形塗佈該積體電路。 項之製程，其進一步包括利 來回填溝槽。 項之製程，其進一步包括保 ’其係包括： 其上製作著複數個電 25·—種用於封裝積體電路的方法 提供一經過處理的半導體晶圓， 子元件； 度 視情況來研磨該經過處理的半導體晶圓 ’以便縮減厚 對該經過處J里的半導體晶圓進行切晶處王里，以便以物 理的方式將該等電子元件分離成複數個晶粒，· 將該等晶粒黏接至一電子元件封裝； 相互電連接該等晶粒並且將料晶粒電連接至該電子 元件封裝； 回填該等晶粒之間與附近的間隙；以及 45 200816404 以便提供一經過封裝的積體電 岔封该電子元件封裝 路。 之方法，其中，提供一經 一由下面至少其中一者所 碳化矽、氮化鎵、鑽石、 26·如申凊專利範圍第25項 過處理的半導體晶圓係包括提供 構成的晶®:矽、鍺、砷化鎵、 或是III/V族化合物。 27·如申請專利範圍第25項之方法，其中 過處理的半導體晶圓係包括·· 側·=-研磨膠帶至該經過處理的晶圓的—電子元件 研磨該經過處理的晶圓的一相反侧。 ’對該經過 圓的一基板 28·如申請專利範圍第25項之方法，其中 處理的半導體晶圓進行切晶處理係包括： 塗敷一切晶膠帶至該經過處理的半導體晶 側；以及 對°亥等電子元件之間的區域進行鑽石尖頭鋸切作業。 29·如中請專利範圍第25項之方法，其中，將該等晶 边站接至一電子元件封裝係包括使用下面至少其中一者. 非導電的環氧樹脂、黏著劑、黏著膠帶、熱㈣、共炼點 接 '石夕/Si〇2黏接、以及陽極黏接。 ju•如申請專利範圍 _ 、 六丫，相互電連 接該等晶粒並且將該等晶粒電連接至該電子元件封裝 括進行銲線。 * I 3 1·如申請專利範圍第25項之方法，i -、丫，回填該等 46 200816404 晶粒之間與附近的間隙係包括塗敷下面至少其中一者： 對一甲苯或是氰基丙烯酸酯。 κ 32·如申請專利範圍第^項之方法，其中， 裝係包括排空含有兮望a〜 + * ί »亥封 室。 有5亥4 a曰粒之该電子元件封裝内的一腔 3.如申清專利範圍第2 5 f、么-μ- * ., 图罘25項之方法，其中，密封該封 衣係匕括將氮氣引入含有曰 一腔〜 S有°亥4日日粒之该電子元件封裝内的 的方法，其係包括： ’其係在一電子元件侧 基板側上具有本體半導 3 4·種用於覆晶封裝積體電路 提供一經過處理的半導體晶圓 上製作著複數個電子元件並且在一 體； 視h况來研磨該基板侧，以便縮減厚度； 將一堆疊的晶圓黏接至該基板側； 對該電子元件側進行底層凸塊金屬化處理； 對該經過處理的半導體晶圓進行切晶處理，以便以物 理的方式將該等電子元件分離成複數個晶粒； 將該等晶粒中的至少一者分離成一電子元件模組； 將該電子元件模組覆晶黏接至一覆晶載板； 利用一絕緣體來塗佈該電子元件模組；以及 視情況來對該電子元件模組與該覆晶載板之間的間隙 進行底層填充。 35·如申請專利範圍第34項之方法，其中，將該堆疊 的曰曰圓黏接至該基板側係包括在該堆疊的晶圓與該基板側 47 200816404 之間塗敷一可熱密封的聚亞醯胺膠帶。 36.如申請專利範圍第34項之方法，其中，該 板係包括一印刷電路板。 37.如申請專利範圍第34項之方法，直 緣體來塗佈該電子元件模組係包〃 1用絕 〇仿刊用下面至少盆中一者 來塗佈該電子元件模組：聚對二甲笨或是氰基丙烯酸醋。 十一、圖式： 如次頁 48