TW200816381A - Integrated passive devices with high Q inductors - Google Patents

Description

200816381 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種整合被動裝置（IPD)，且更具體而言 係關於一種改良型整合電感器。 【先前技術】 - (本部分中所含之部分技術材料可能非係先前技術。） .現代化射頻（RF)電路使用大量電感器。許多該等電路用 於手持式無線產品中。因此，被動裝置及被動裝置電路之 ζ 小型化係射頻裝置技術中一重要目標。 被動裝置技術之新近進展已製成整合式被動裝置 (IPD) ’其中電感器、電容器及電阻器整合在一單一緊密 基板上。IPD基板大，且較佳由矽但在某些情形下由陶瓷 製成。可在2〇〇5年1月6日申請之美國申請案第11/〇3〇,754 號中找到關於IPD基板及其製造之更多詳細資料，該申請 案以引用方式併入本文。

有低功率損耗之高效能（電感 。该電感值主要依賴於該等轉 122209.doc 200816381 子之長度及間隔。功率損失主要依賴於金屬之電導率。該 電導率依賴於該等轉子之寬度及厚度。因而，對於高Q值 電感器之設計應考慮幾個參數。 在現代化整合式被動裝置中，某些設計目標相互衝突。 舉例而言，對於小型緊密IPD，人們希望縮短其互連。此 ' 會增加該等電感器轉子之電阻且減小該電感器之Q值。為 ' 補償此，可藉由自鋁（標準金屬）轉換為銅來增加該轉子之 電導率。另一建議係用一銅觸發層塗覆該等鋁轉子。 而另一建議係增加該電感器之長度。名義上，看起來電 感器長度的增加將需要增大的表面積。然而，已發現，電 感器設計並不限於二維。相應地，已發展出三維IPD裝 置，亦即建構於多層上之裝置。對於一既定表面積，多層 電感器產生倍增之電感值。舉例而言，見Yin等人所著的 ’’Double-Level Spiral Inductors With Multiple Via Interconnects On GaAs Substrates,f(IEEE TRANSACTIONS ON MAGNETICS, VOL. 40, NO. 3, MAY 2004)。本論文描述堆疊式多層電感 I， 器之各種結構參數，且以引用方式併入本文中。 藉助兩層電感器之經證實值，附加層（例如四層）將仿佛 - 係下一步驟。然而，一 IPD基板中之每一附加多層將增加 _ 成本。尤其係該等多層僅服務於電感器元件之情況。 三維IPD之更高效設計將容許IPD技術繼續進步。 【發明内容】 我們已發展一種構造用於IPD裝置之三維電感器之新方 法。該方法包括：構造該電感器之一部分於一基底（第 122209.doc 200816381 )IPD基板上’且構造該電感器之一配合部分於一覆芸 (第二）基板上。繼而將該覆蓋基板倒裝結合至該基底基 板’從而使該電感器之該兩個部分配合。以此方法，無需 使用一多層基板即可構造一兩層電感器。使用兩個兩層基 板可產生一四層裝置。 该新方法之一結果係該結構容許不同基板用於該兩個部 、 分中。因而，可使用一矽ipd基板作為該電感器之第一部 分，且可使用一（例如）GaAs基板作為該電感器之第二部 D 分。根據所需要求，亦可將其他組件構建於該基板上，亦 即可將尚效能組件添加在該GaAs基板上，且可將要求不苛 刻之組件定位於該石夕基板上。 本發明之其中使用覆晶構裝中熟悉之技術將兩個各自包 含该電感器本體一部分之基板結合在一起之電感器構造被 稱作倒裝結合型雙基板電感器。 【實施方式】 圖1係基底基板11及覆蓋基板21之俯視圖，該等基板各 ◎ 自攜帶一半該電感器基板。在所示實施例中，該含有元件 12及22之電感器本體係呈一大於270度之弧形圖案。該電 _ 感器本體包括一金屬導體，該金屬導體通常係鋁、銅或其 他適合之導電材料。13處顯示通至該基底基板上之電感器 本體12之互連轉子。15及25處顯示連接該兩半電感器本體 之配合互連線。16及26處顯示可選之中間互連線。先前引 用的Yin等人之論文中論述了中間互連線在一堆疊式多層 電感器中之使用。圖2中顯示該兩個基板之正視圖。 122209.doc 200816381 基板Π被圖解說明為一更大基板之一部分。通常，該基 底基板及该覆盍基板中之一者或兩者將於該基板上具有附 加電路。該附加電路可包括其他IPD元件（諸如電容器及電 阻器）及主動裝置（諸如電晶體）。 本發明之一重要態樣在於以下事實：以所示方式形成該 電感恭谷許於一種材料（例如石夕）之基板上形成一半（或一部 分）電感器’而於一不同材料（例如GaAs)之基板上形成該 電感器之另一半。任一基板或兩個基板可由其他材料形 成，例如陶瓷。然而，如上文引用之專利申請案中所指 出’一較佳之基板材料係矽。近來之工作顯示GaAs作為一 電感器基板材料之優勢。舉例而言，見I J Bahl所著之 MHigh current handling capacity multilayer inductors for RF and microwave circuits^(Int. J. RF Microwave Computer-

Aided Eng·’ vol. 10, pp· 139-146, 2000)。使用混合材料作 為基板給電路設計增加了另一維度。可選擇性地將高Q值 組件形成於一 GaAs基板上，而要求不苛刻的元件可形成於 一石夕基板上。使用該等基板之不同性質提供多種有益電路 設計選擇。 圖1及圖2中之電感器之幾何圖案係一圓圈之弧，在此情 況中，一大於270度之弧。如上文所指出，直型金屬轉子 可用於堆璺式電感器，但為以一面積有效方式增加導體長 度’通常以幾何組態形成該等轉子。螺旋型構造頗為常 見。在堆疊式多層電感器中，一直使用正方形或矩形構造 (見上述Yin等人）。已對電感器本體提出各種各樣之曲折構 122209.doc 200816381 °使用°亥等構造之任-者來實施本文所描述之發明 角 本文將術語”幾何組態"定義為一具有至少一個f曲或隅 的二維形狀。 回3 7顯不用於製作本發明之倒裝結合型雙基板電容器 之步驟。圖8中顯示-成品電感器。

參照圖3’藉由將氧化物生長或毯式沈積在該基板表面 、=°配0基板11、21塗覆以絕緣層（例如Si02)31、32。 通常’將在兩個基板上使用相同氧化物。然而，若該等基 板由不同材料製成，則在各個基板上塗覆不同絕緣材料頗 為有益。 圖4中經圖案化之金屬層41、42形成於該等基板上。 ^及ϋ案設計討論於上文。該等金屬層可藉由任何合適 裝^沈積。一較佳之方法係毯式沈積該金屬層，繼而用一 «思圖案之遮罩（例如—光㈣遮罩）遮掩該層，且餘刻掉 外露部分。此在該基底基板上留下一部分電感器本體Μ， 1在該覆蓋基板上留下—部分電感器本體42。擬藉由將該 j |盍基板倒裝於該基底基板上方來接合該電感器之該等部 分作為配合半體（或反之亦然）。相應地，電感器本體部分 41及電感器本體部分42係彼此之鏡像。 較佳倒裝結合型雙基底電感器結構係—種覆蓋基板上之 電感器本體係基底基板上之電感器本體之完全鏡像的結 構。此實質上係圖中所示之構造。該構造頗為有效，乃因 其上部及下部轉子沿其整個長度具有輕合場。然而，熟悉 此項技術者將瞭解：部分麵合亦將達成有益及期望之結 122209.doc -10 - 200816381 果。此意味著每一該等電感器本體部分中之圖案無須完全 疊合。然而，其較佳至少部分疊合。為實現本發明之該等 目標，若該等半導體部分中之一者至少3〇Q/。、較佳5〇%、 且理想地1 0〇Q/q與配合基板上之電感器本體部分疊合，則 足矣。將幾何組態之間至少部分疊合定義為一關係，其中 5 k上方觀察時，一種幾何組態之一區域直接覆在另一幾 何組態之一區域上。該規定不僅允許沿該電感器本體長度 且亦允許沿厚度方向不完全疊合。因而，一個電感器本體 部分中之轉子可比另一電感器本體部分中之轉子寬。因 而，疊合因子係一區域疊合因子。一個電感器本體部分之 至少30%之區域應直接覆在另一電感器本體部分之相應區 域上。 在彼等其中存在部分疊合之情況中，一個電感器本體部 分之幾何組態將至少係配合電感器本體部分之幾何組態之 部分鏡像。 圖5中，介電層（例如Si〇2層）51及55形成於金屬電感器本 體41及42上，且穿過層51及55形成接觸窗53及57,以暴露 用於電觸點之金屬層41及42。窗53對準窗57,以致於金屬 圖案41與接觸窗53形成金屬圖案42與接觸窗”之一鏡像。 可使用廣泛已知之技術來形成該等窗。同樣，可選擇各種 適合之材料中之任一種用於該介電層。若該電感器設計或 其他IPD相容步驟需要薄介電層，舉例而言，若該層亦於 IPD上之另一位置處用於_電容器介電層，該層可係一厚 度小於G.1微米或小於〇·5微米之_。亦可使用更厚的 122209.doc 200816381 的SiO2層，例如〇·5-5微米。若使用一有機介電層（例如聚 醯亞胺），層厚度通常較大，例如丨_ i 〇微米。 圖6中，電觸點61及62如圖所示形成於接觸窗内部及上 方。該等電觸點包括釺銲凸塊觸點，且可包含下部凸塊金 屬化。該等觸點之性質依賴於該電感器本體之材料。若該 電感器本體係銅，且觸點61及62係銅，則釺銲凸塊可直接 結合至該等銅觸點。然而，若該等觸點係鋁，通常使用一 特殊UBM。工業中之尋常慣例係將一 UBM塗層施於該等 鋁觸點銲墊，且將該等釺銲凸塊或銲墊施於該塗層。ubm 技術中使用之金屬須很好地附著至鋁，可由典型之錫銲調 配物浸潤，且高度導電。一滿足該等要求之結構係鉻銅複 合物。首先沈積鉻以附著至鋁，且將銅施於鉻上方以提供 一釺銲可浸潤表面。按慣例，UBM層係濺鍍而成。 圖7顯示施於位於覆蓋基板21上之UBM 62之釺銲凸塊 72或者，可將釺鋅凸塊施於位於該基底基板上之UMB 61 ’或有時施於位於兩個基板上之ubm。通常，使用一銲 膏製程施加該等釺銲凸塊。 如圖8所示，在該基底基板及該覆蓋基板兩者均實質上 完成後，藉由如下方式將該兩個基板配裝在一起：將一個 基板倒裝結合於另一基板頂部，將釺銲凸塊72對齊於基底 基板11上之UBM，且回銲該等釺銲凸塊以將該兩個基板附 著在一起。其結果係一兩層倒裝結合型雙基板電感器。人 們將認識到，沒有使用任何多層基板即製成該多層電感 器0 122209.doc •12- 200816381 介電層51及55之厚度、UBM 61及62之厚度、及回鲜後 舒銲凸塊71之直徑之組合決定該電感器本體之兩個部分41 及42之間的間隔。此間隔對於電感效能通常非係一關鍵設 計參數，且給用來將該等基板倒裝結合在一起之元件之幾 何形狀留有顯著裕度。總體上，電感器本體4ι與42之間的 間隔可在1-1 00微米範圍内。 ' >前所述，1亥等倒裝結合型雙基板電感器可具有多於兩 個層。各種各樣之選擇可用於使用方才描述之基本建構塊 ° 來設計附加層及附加電感器長度。圖9顯示一三層倒裝結 合型雙基板電感器。第三層以附加電感器本體91、附加層 間介電層92及電互連電感器本體42及91的導體栓塞93之形 式附加至覆蓋基板21。熟悉此項技術者將瞭解：層元件 91 ’ 92及93係使用圖4_6描述之同樣方法形成於圖3中所示 之步驟之後。 圖10顯示-四層實施例，#中將一層附加至基底基板。 96處顯示附加之電感器本體’ 94處顯示附加之層間介電 / ^ ’且％處顯示連接電感器本體％與電感器本體41的導體 栓塞。 . 可在該基底基板中或該覆蓋基板中構造任意所期望數目 之層。該等駐存於相同基板上之電感器本體（例如，圖9中 之9U42或圖1G中之96及41)係疊合。在將兩個基板結合 在一起後’所有電感器本體相互疊合。 如上所述，隹J裝結合型雙基板電感g中之任一或兩個基 板可攜帶其他IPD組件。該等組件通常係藉由與上述彼等 122209.doc -13- 200816381 相谷之步驟形成的薄膜梦罟。 、、置用於形成該等被動元件之薄 ㈣術係充分發展且本文中無需重述特定薄膜製程。舉例 而。見2000年7月13日頒予之美國專利第，州號及 1999年12月21日頒予Jm _立丨& 貝于之美國專利第6.005.197號，兩者均以 引用方式併入本文。 如上所述’該基底基板表面與該覆蓋基板表面使用釺輝 凸塊附著在-起。然而’亦可發現在將該兩個基板附著在 一起方面有效的其他導電構件。 Ο ϋ 當將該兩個基板附著在一起時，顯然，該結構需要一個 基板^之電感ϋ本體與另—基板上之鏡像電感器本體配 口配合在上下文中意味著該兩個電感器本體彼此毗 儘管上面使用術語，，基底基板，，及”覆蓋基板”，但該等術 語不應被解釋為具有限制性。從描述中顯然看出，該等基 板完全可互換。 本文中對釺銲凸塊之提及意在包含多種釺銲附著物及纤 銲附著技術’纟中包括釺銲凸塊、銲球、微釺銲凸塊、鲜 膏方法、BGA方法等。 圖11示意地圖解說明一併入有一倒裝結合型雙基板電感 器之IPD。同樣，該等圖未按比例。該圖係一示意性， 其中整合被動元件或互連被動元件之組合被一般性地表 示。基板111具有生長型氧化物層112。電阻器包括電阻器 本體113及觸點114及115。電容器包括下部電容器板ιΐ6、 上部電谷器板11 8及下部電容器板觸點1 i 7。倒裝結合型雙 122209.doc -14- 200816381 基板電谷菇1 2 1包括金屬轉子11 9。本實施例中，倒裝結合 型雙基板電容器121包括一基底基板丨丨及一覆蓋基板122。 如前所述，本文描述之概念適用於任一基板，基底基板 或覆蓋基板。此意味著：在圖丨丨之背景中，基底基板丨丨及 覆盍基板122中之任一者或兩者可具有附加電感器元件。 IPD技術之一特徵係多於一個組件之元件可由相同金屬 ' 層形成。舉例而言，電感器觸點114，115及電容器板觸點 117可使用相同處理步驟形成。上部電容器板118及電感器 〇 螺旋119中之一者（未顯示觸點）可使用相同步驟形成。該結 構由聚酿亞胺層12 〇加以保護。 該等薄膜被動元件可藉由多種薄膜技術形成。該等技術 係充分發展且本文無需重述具體細節。舉例而言，見2〇〇〇 年7月I3日頒予的美國專利第6,〇75,691號及^的年12月3ι 曰頒予的美國專利第6,005，197號。後一專利描述一用於 PCB之夕層結構’其可易於適用於本文描述之應用。界定 薄膜被動裝置之一便利方式係一使用一個或多個沈積於 該基板上之層（通常複數個層）形成於一基板上之被動裝 置。另外，如上所述，兩個或更多個組件之一個或多個元 件可使用相同處理步驟形成。 IPD裝置具有用於行動收發機之應用，其中該π。可起射 頻濾波器的作用。圖12中顯示一典型濾波器電路之一實 例二139中顯不該濾波器電路中之基本構建塊。其包括 電谷器（C)127及131a，及於129處接地的倒裝結合型雙基 板電感器(L)128。圖12中顯示兩個重複單元，另一個LC單 122209.doc -15- Ο u 200816381 一匕括電谷器136、13 lb及倒裝結合型雙基板電感器133。 該LC組合可用在重複單元中以使帶通變窄且使濾波器之頻 帶外射頻抑制增大。 熟悉此項技術者可想起本發明之多種附加修改。只要所 有自本說明書之特定教示之偏離基本上依賴於該等原理及 其已促使此項技術進步之等效物，該等偏離均被適當地認 為係屬於所描述及請求之本發明範圍内。 【圖式簡單說明】 圖1係在倒裝結合前含兩個電感器半體的兩個基板之示 意平面圖。 圖2係圖1之兩個基板之正視圖。 圖3_8圖解說明製作根據本發明之倒裝結合型雙基板電 感器之步驟；且 圖9及圖1〇顯示倒裝結合型雙基板電感器之替代實施 例。 圖π係一含有本發明之一電感器之11>13之示意圖；且 圖12係一圖解說明一典型IPD電路之IPD電路圖。 【主要元件符號說明】 11 基底基板 12 電感器本體 13 互連轉子 15 配合互連線 16 中間互連線 21 覆蓋基板 122209.doc -16- 200816381 Γ 22 電感器本體 25 配合互連線 26 中間互連線 31 絕緣層 32 絕緣層 41 金屬圖案層/電感器本體 42 金屬圖案層/電感器本體 51 介電層 53 接觸窗 55 介電層 57 接觸窗 61 電觸點 62 電觸點 71 釺銲凸塊 72 釺銲凸塊 91 附加電感本體 92 附加層間介電層 93 導體栓塞 94 附加層間介電層 95 導體栓塞 96 附加電感器本體 111 基板 112 生長氧化物層 113 電阻器本體 122209.doc -17 200816381 114 115 116 117 118 • 119 120 121 f、 122 127 128 129 131a 131b 133 136 l 139 接觸 接觸 下部電容器板 下部電容器板接觸 上部電容器板 轉子 聚醯亞胺層 倒裝結合型雙基板電容器 覆蓋基板 電容器 倒裝結合型雙基板電容器 地 電容器 電容器 倒裝結合型雙基板電容器 電容器 盒 122209.doc -18-

Claims (1)

1. 200816381 十、申請專利範圍： 1 · 一種用於製作一倒裝結合型雙基板電感器之方法，其包 括以下步驟： a•於—基底基板之一基底基板表面上形成一第一電感器 本體部分，該第一電感器本體部分具有一第一幾何組 • 態， ‘ b•於該第一電感體部分上形成一第一介電層， c•於—覆蓋基板之一覆蓋基板表面上形成一第二電感器 本體部分，其中該覆蓋基板上之該第二電感器本體部 分具有一幾何組態，該幾何組態至少係該第一幾何組 態之一部分鏡像， d.於该第二電感器本體部分上形成一介電層，且 使用導電附著物將該基底基板表面附著至該覆蓋基 板表面，該導電附著物電互連該第一電感器本體部分 與該第二電感體器本體部分。 2.如請求項1之方法，其中基底基板係矽。 iy 3.如明求項2之方法，其中該覆蓋基板係矽。 4·如w求項2之方法’其中該覆蓋基板係GaAs。 5· 士。月求項1之#法，其中該基底基板及該覆蓋基板係由 不同材料製成。 6.如請求 1 ne、+ , — 、 法，其中將該基底基板表面附著至該覆 蓋$板表面之該步驟使用釺銲作為一附著材料。 “月长員6之方法，其中將該基底基板表面附著至該覆 蓋基板表面之該步騾包括將釺銲凸塊施於基板之一者或 122209.doc 200816381 兩者。 8 ·如明求項1之方法，其中該等幾何組態包括一弧形或一 隅角且該覆蓋基板上之該幾何組態係該基底基板上之該 幾何組態之一至少30%之鏡像。 9·如請求項1之方法，其進一步包括於該基底基板上形成 一第三電感器本體部分之步驟，該第三電感器本體部分 、具有一至少部分與該第一電感器本體部分疊合之幾何組 態。 (" 1〇·如請求項9之方法，其進一步包括形成一第四電感器本 體部分於該覆蓋基板上之步驟，該第四電感器本體部分 具有一至少部分與該第二電感器本體部分疊合之幾何組 態。 11 · 一種倒裝結合型雙基板電感器，其包括： a· —基底基板， b_ —形成於一基底基板之基底基板表面上之第一電感器 本體部分’該第一電感器本體部分具有一第一幾何組 〇 態， c•一形成於該第一電感器本體部分上之第一介電層， ， d· —覆蓋基板， e. —形成於一覆蓋基板之覆蓋基板表面上之第二電感器 本體部分，其中該覆蓋基板上之該第二電感器本體部 分具有一至少係該第一幾何組態之一部分鏡像之幾何 組態， f· 一形成於該第二電感器本體部分上之介電層，該倒裝 122209.doc 200816381 結合型雙基板電感器之特徵在於該基底基板之該基底 基板表面藉由導電結合物結合至該覆蓋基板之該覆蓋 基板表面’該導電結合物電互連該第一電感器本體部 分與該第二電感器本體部分。 12. 、 13. 〇 14. 15. 16. 17. ϋ 18. 19. 如請求項11之倒裝結合型雙基板電感器，其中基底基板 係秒。 如請求項12之倒裝結合型雙基板電感器，其中該覆蓋基 板係矽。 如請求項12之倒裝結合型雙基板電感器，其中該覆蓋基 板係GaAs。 如明求項11之倒裝結合型雙基板電感器，其中該覆蓋基 板上之該幾何組態之至少5〇%區域直接覆在該基底基板 上之該幾何組態上。 如明求項11之倒裝結合型雙基板f感器，其巾該基底基 板及該覆盍基板係由不同材料製成。 如凊求項11之倒裝結合型雙基板電感器，其中該導電結 合物包括釺銲凸塊。 如：求項11之倒裝結合型雙基板電感器，…… 組悲包括一弧形或-隅角且該覆蓋基板上之該幾何組態 係該基底基板上之該幾何組態之—至少聽之鏡像。 如請求項11之倒裝結合型雙基板電感器，其進一步包含 -形成於該基底基板上之第三電感器本體部分，該第三 電感器本體部分具有—與該第—電感器本體部分疊合之 幾何組態。 122209.doc 200816381 20.如請求項19之倒裝結合型雙基板電感器，其進一步包含 一位於該覆蓋基板上之第四電感器本體部分，該第四電 感器本體部分具有一與該第二電感器本體部分疊合之幾 何組態。 21· —種整合被動裝置（IPD)，其包括：一基底基板、至少一 • 個位於該基板上之薄膜電容器、及複數個位於該基板上 ' 之倒裝結合型雙基板電感器，該等倒裝結合型雙基板電 感器包括： 〇 a•一形成於一基底基板之基底基板表面上之第一電感器 本體部分，該第一電感器本體部份具有一第一幾何組 態， b. —形成於該第一電感器本體部分上之第一介電層， c· 一覆蓋基板， d·形成於覆盍基板之覆蓋基板表面上之第二電感器 本體部分，其中該覆蓋基底上之該第二電感器本體部 分具有一至少係該第一幾何組態之一部分鏡像之幾何 U 組態， e. -形成於該第二電感器本體部分上之介電層，該倒裝 合型雙基板電感H之特徵在於該基底基板之該基底 I底表面藉由導電結合物結合至該覆蓋基板之該覆蓋 基板表面，該導電結合物電互連該第一電感器本體部 分與該第二電感器本體部分。 122209.doc