TW200816335A - Production method of semiconductor device and bonding film - Google Patents
Production method of semiconductor device and bonding film Download PDFInfo
- Publication number
- TW200816335A TW200816335A TW096122580A TW96122580A TW200816335A TW 200816335 A TW200816335 A TW 200816335A TW 096122580 A TW096122580 A TW 096122580A TW 96122580 A TW96122580 A TW 96122580A TW 200816335 A TW200816335 A TW 200816335A
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor wafer
- adhesive layer
- semiconductor
- cutting
- semiconductor device
- Prior art date
Links
Classifications
-
- H10P72/74—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/117—Shapes of semiconductor bodies
-
- H10P54/00—
-
- H10P72/0428—
-
- H10W72/00—
-
- H10W72/0711—
-
- H10W99/00—
-
- H10P72/7422—
-
- H10W46/301—
-
- H10W46/601—
-
- H10W72/01331—
-
- H10W72/072—
-
- H10W72/07223—
-
- H10W72/07233—
-
- H10W72/07236—
-
- H10W72/073—
-
- H10W72/07331—
-
- H10W72/074—
-
- H10W72/241—
-
- H10W72/252—
-
- H10W72/354—
-
- H10W72/90—
-
- H10W72/923—
-
- H10W72/9415—
-
- H10W72/952—
-
- H10W74/15—
-
- H10W90/724—
-
- H10W90/734—
Landscapes
- Dicing (AREA)
- Wire Bonding (AREA)
- Adhesives Or Adhesive Processes (AREA)
- Adhesive Tapes (AREA)
Description
200816335 九、發明說明 【發明所屬之技術領域】 本發明係關於半導體裝置之製造方法及黏著薄! 【先前技術】 作爲半導體晶片與基板的連接方式,知道有覆 接方式。在此連接方式中,係將半導體晶片的電路 φ 基板側配置。藉由將形成於半導體晶片的電路面之 塊的突起電極連接於形成在基板的端子來進行電性 覆晶式連接方式,其連接間距離短,有利於高速化 是在行動電話或攜帶型資訊終端等之電子機器、及 或ic卡等,藉由覆晶式連接方式所製造的構裝零 增力口。 在覆晶式連接方式中,依據凸塊的種類,電性 方法不同,且構裝時之工程或使用材料不同。凸塊 Φ 可舉:銲錫凸塊、金凸塊、鎳凸塊、導電樹脂凸塊 下,針對(1 )介由銲錫凸塊來進行連接之方式, 由金凸塊、鎳凸塊、導電樹脂凸塊等之凸塊來進行 方式分別加以說明。 (1)介由銲錫凸塊來進行連接之方式 介由銲錫凸塊來進行連接之方式,被稱爲C4。 適合於連接端子數多之大型的邏輯系統之半導體晶 形。銲錫凸塊係被配置於半導體晶片的電路面之全 晶式連 面朝向 稱爲凸 連接。 。特別 記憶卡 件逐漸 連接之 的種類 等。以 (2)介 連接之 C4係 片的情 面(區 -5- 200816335 域配置)。 C4係如下述般進行。去除形成於被形成在半導體晶 片的電路面之端子的表面之銲錫的氧化膜。將提升銲錫與 構成形成於基板的端子之金屬的潤濕性之助銲劑材塗佈於 基板上。進行完半導體晶片與基板的對位後,將半導體晶 片壓接於基板。介由助銲劑的黏著力,半導體晶片成爲暫 時置放於基板上之狀態。之後,於迴銲爐投入基板。進行 加熱直到成爲銲錫熔融之溫度以上的溫度。藉由使銲錫凸 塊熔融,來進行形成於基板之端子與銲錫的接合。接著, 爲了補強端子與銲錫的接合,藉由利用毛細管現象,將被 稱爲塡膠材之液狀密封樹脂塡充於半導體晶片與基板之空 隙。之後,藉由使液狀密封樹脂硬化,來補強端子與銲錫 的接合。藉由利用毛細管現象來塡充液狀密封樹脂之方式 ,也被稱爲毛細管流方式。 近年來,伴隨半導體晶片之端子數的增加,端子朝窄 間距化邁進。伴隨此,銲錫凸塊的小徑化也往前邁進,而 且半導體晶片與基板的間隔也窄間隙化。另外,爲了謀求 構裝零件的高可靠性化,塡膠中之塡料塡充量、及塡膠材 的黏度有增加的傾向。於窄間距化及窄間隙化之外,爲了 使用毛細管流方式來塡充高黏度的塡膠材,需要長的時間 〇 進而’介由無鉛銲錫的採用,迴銲溫度高溫化。因此 ,迴銲後之冷卻時,基於基板與半導體晶片的熱膨脹係數 差所引起的收縮時之應力,銲錫破壞的危險性增加。因此 -6 - 200816335 ,迴銲後之冷卻時’也要求銲錫的保護。 爲了解決前述之毛細管流方式之問題點’於將半導體 晶片構裝於基板前,事先將成爲塡膠材之樹脂塗佈於基板 之方式(於基板先放置塡膠材之構裝方式)受到被檢討。 此方式被稱爲無流動塡膠方式。藉由使樹脂中含有助銲劑 成分,使得顯現助銲劑功能及塡膠功能之兩方的樹脂組成 物正受到檢討中(例如參照非專利文獻1及非專利文獻2 (2 )介由金凸塊、鎳凸塊、導電樹脂凸塊等之凸塊來進 行連接之方式 在此情形,連接半導體晶片與基板的端子數,爲100 〜5 00接腳程度。凸塊多數被配置於半導體晶片的外周( 周邊配置)。 此連接方式有:(A )藉由金線-凸塊與形成於基板之 銲錫的銲錫接合之方式,(B )被稱爲柱狀凸塊接合,介 由形成於於金線-凸塊表面之導電性樹脂來黏著之方式( SBB方式),(C )將金線-凸塊直接抵接基板,藉由接觸 來連接之直接接合方式,(D )使用非等向性導電性黏著 劑,將介由導電性粒子予以平整之柱狀凸塊、金電鍍凸塊 或鎳電鍍凸塊與形成於基板之端子予以連接之方式,(E )藉由施加超音波,將凸塊與形成於基板之端子予以金屬 接合之超音波方式。 在直接接合方式(C )或使用非等向性導電性黏著劑 200816335 之方式(D)中,係介由黏著劑來將半導體晶片連接於基 板,所以可以同時進行電性連接與塡膠塡充。 另一方面,在其他方式中,係採用:於分別進行銲錫 接合、藉由導電性樹脂的硬化之連接、藉由超音波之施加 的固相金屬接合後,注入塡膠材,進行塡充、硬化之毛細 管流方式。介由金凸塊、鎳凸塊、導電樹脂凸塊等之凸塊 來進行連接之情形,係與C4相同,以對窄間距化或窄間 φ 隙化之對應、及構裝工程之簡化爲目的,於基板先行放置 塡膠材之構裝方式正受到檢討中。 於基板先行放置塡膠材之構裝方式中,需要事先於基 板塗佈液狀樹脂之工程,或事先於基板黏貼薄膜狀樹脂之 工程。 液狀樹脂之塗佈,通常係利用分配器來進行。來自分 配器之塗佈,大抵係藉由壓力來控制。但是,隨著液狀樹 脂之黏度變化,即使是一定壓力,液狀樹脂的放出量也會 φ 改變,要將塗佈量保持一定有其困難。塗佈量過少時,成 爲未被塡充液狀樹脂之爲塡充區域產生的原因。塗佈量過 多時,吐出的液狀樹脂會附著於壓接半導體晶片與基板之 構件,有飛散於周邊區域之危險性。 另一方面,於基板黏貼薄膜狀樹脂之情形時,藉由調 整薄膜狀樹脂之厚度及面積,可以調整樹脂量,可以降低 構裝時突出樹脂量的偏差。 但是,於基板黏貼薄膜狀樹脂之裝置的精度有界限, 需要將比半導體晶片的尺寸還大之薄膜狀樹脂黏貼於基板 -8- 200816335 。另外,於將尺寸不同之多種類的半導體晶片黏貼於基板 之情形時,需要分別準備合乎半導體晶片的尺寸之薄膜狀 樹脂。針對此種技術動向,近年來,有要求有效率地獲得 附著有合乎尺寸的黏著劑層之半導體晶片單片之方法,及 使用其之有效率的半導體裝置之製造方法。 因此,提出:解決事先於基板放置塡膠材之構裝方式 中之繁雜度,且能夠對應窄間距化及窄間隙化之方法(例 φ 如,參照非專利文獻3、專利文獻1及專利文獻2 )。在 此方法中,於用以形成半導體晶片之半導體晶圓塗佈作爲 塡膠材之黏著劑後,藉由使半導體晶圓單片化,來獲得附 著有黏著劑之半導體晶片。之後,將半導體晶片黏貼於基 板。 在非專利文獻3所記載之方法中,事先將樹脂塗佈於 半導體晶圓後,藉由使半導體晶圓單片化來獲得附著有塡 膠材之半導體晶片。在此方法中,使用形成有銲錫凸塊之 • 半導體晶片。銲錫凸塊的一部份係從塡膠材露出。藉由銲 錫之自我對正來進行半導體晶片與基板之位置偏差的補正 〇 但是,在形成有使用藉由金或鎳等之電鍍所形成的凸 塊或金線所形成的金線-凸塊等之半導體晶片中,使用加 壓頭,將半導體晶片一面按壓於基板,一面藉由加熱或超 音波施加等之能量施加來進行連接。因此,無法使用自我 對正。 另一方面,在專利文獻1所記載之方法中,於半導體 -9 - 200816335 晶圓黏貼薄膜狀黏著劑後,藉由切斷半導體晶圓來使單片 化。其結果,可以獲得附著有薄膜狀黏著劑之半導體晶片 。在本方法中,首先,製作半導體晶圓/薄膜狀黏著劑/分 離件之層積體。切斷層積體後,藉由剝離分離件,獲得附 著有薄膜狀黏著劑之半導體晶片。 在專利文獻2中,係揭示:於捲帶被貼合於半導體晶 圓電路面之狀態下,硏磨該晶圓電路面的背面,藉由切割 φ 將該晶圓切斷而使單片化,撿取附著有黏著劑層之晶片之 方法。 專利文獻1 :專利第2 8 3 3 1 1 1號公報 專利文獻2 :日本專利特開2 0 0 6 - 4 94 8 2號公報 非專利文獻1 ··本間良信、「覆晶式用塡膠材料」、 電子材料、股份公司工業調查會、2000年9月1日、第 39 卷、第 9 號、ρ·36-40 非專利文獻2 :水池克行、野村英一「覆晶式用塡膠 Φ 材」、電子技術、曰刊工業新聞社、200 1年9月、臨時增 刊號、p.82-83 非專利文獻3 :飯田和利「裸晶構裝用材料之開發」 、電子技術、曰刊工業新聞社、200 1年9月、臨時增刊號 、p . 8 4 - 8 7 【發明內容】 [發明所欲解決之課題] 但是’在非專利文獻3中’單片化之方法雖未揭示明 -10- 200816335 白’在藉由通常之切割方法來使其單片化之情形時,黏著 劑(塡膠材)面被污染’要獲得良好的黏著力有其困難。 另外,在專利文獻1之方法中,於切斷層積體之時, 薄膜狀黏著劑與分離件剝離之結果,會有被單片化之半導 體晶片飛散、流出之問題點。另外,在專利文獻2中,於 切割工程中,要如何辨識電路圖案並未說明清楚,無法有 效率地獲得附著有黏著劑層之半導體晶片單片。另外,切 割工程係在藉由放射線照射而使黏著捲帶硬化後進行,於 切斷層積體時,薄膜狀黏著劑與分離件剝離之結果,有被 單片化之半導體晶片飛散、流出之問題點。 本發明係有鑑於前述情形而完成者,目的在於提供·· 有效率地獲得附著有黏著劑之半導體晶片單片,且可以良 好地連接半導體晶片與配線基板之半導體裝置之製造方法 及該半導體裝置之製造方法所使用的黏著薄膜。 [用以解決課題之手段] 爲了解決前述課題,本發明之半導體裝置之製造方法 ,係包含:準備以半導體晶圓的電路面朝向切割捲帶側之 方式依序積層前述切割捲帶、黏著劑層及前述半導體晶圓 而成之層積體的工程、及藉由從前述半導體晶圓之位於前 述電路面相反側的面來辨識前述電路面的電路圖案,來辨 識切斷位置的工程、及於辨識前述切斷位置後,至少將前 述半導體晶圓及前述黏著劑層於前述層積體的厚度方向予 以切斷的工程、及於前述切斷工程後,藉由使前述切割捲 -11 - 200816335 帶硬化,使前述切割捲帶與前述黏著劑層剝離’來製作附 著有黏著劑層之半導體晶片的工程、及使附著有前述黏著 劑層的前述半導體晶片之電路面中之端子與配線基板的配 線對位的工程、及以前述配線基板的前述配線與前述半導 體晶片的前述端子電性連接之方式,介由前述黏著劑層來 連接前述配線基板與前述半導體晶片的工程° 又,本發明之半導體裝置之製造方法中,藉由從電路 Φ 面相反側的面(也稱爲半導體晶圓的背面)來辨識前述電 路面的電路圖案,辨識切斷位置來切斷半導體晶圓及黏著 劑層,所以可以獲得無污染之半導體晶片單片。另外’於 切斷時,使用切割捲帶來固定半導體晶圓,於切斷後’使 切割捲帶硬化,不會有半導體晶片單片飛散、流出而遺失 。因此,如依據本發明之製造方法,可以有效率地獲得附 著有黏著劑層之半導體晶片單片,且可以良好地連接半導 體晶片與配線基板。另外,於前述切斷中,可以切斷黏著 φ 劑層之方式來全部切斷黏著劑層,也可以以黏著劑層中之 電路面側的端部在其後的單片化爲可能之程度而殘存之方 式,來切斷黏著劑層。 另外,前述至少切斷前述半導體晶圓及前述黏著劑層 的工程,係包含··切斷前述半導體晶圓的一部份之第1工 程、及切斷前述半導體晶圓的剩餘部分及前述黏著劑層之 第2工程。 藉此,可以降低在切斷層積體時所產生的龜裂,能夠 抑制半導體晶片單片之電路面中之斷線。其結果,可以使 -12- 200816335 半導體裝置之製造良率提升。 另外,在辨識前述切斷位置之工程中,以透過 導體晶圓來辨識前述電路圖案爲佳。在此情形時’ 用通常所形成之電路面的切割線,不需要在與半導 的電路面相反側之面進行辨識電路圖案用之加工。 進而以使用紅外線來辨識前述電路圖案爲佳。 形,可以更高精度地辨識切斷位置。 另外,前述半導體晶圓之位於前述電路面相反 ,係藉由硏磨而被平坦化爲佳。在此情形,半導體 位於電路面相反側之面,可以抑制紅外線紊亂反射 ,可以更高精度地辨識切斷位置。 另外,於使前述半導體晶片的前述端子與前述 板的前述配線對位的工程中,係以透過附著於前述 晶片的前述黏著劑層來觀察前述半導體晶片的前述 爲佳。在此情形,即使凸塊沒有從黏著劑層突出, 觀察電路面。 進而,以藉由從對於前述黏著劑層的表面之法 爲傾斜之方向對前述黏著劑層照射光線,來觀察前 體晶片的前述電路面爲佳。在此情形,於黏著劑層 ,可以抑制光線紊亂反射。因此,可以更高精度地 體晶片的端子與配線基板的配線對位。 進而以具有偏光濾色片之照相機來觀察前述半 片的前述電路面爲佳。在此情形,於黏著劑層的表 以降低紊亂反射之光線的影響。因此,可以更高精 前述半 可以使 體晶圓 在此情 側之面 晶圓之 。因此 配線基 半導體 電路面 也可以 線方法 述半導 之表面 使半導 導體晶 面,可 度地進 -13- 200816335 行半導體晶片的端子與配線基板的配線對位。 本發明之黏著薄膜,係藉由加壓及加熱硬化來連接半 導體晶片與配線基板之同時,且將配線基板的配線與半導 體晶片的端子予以電性連接之黏著薄膜,係被使用於本發 明之半導體裝置之製造方法,且包含:含有熱可塑性樹脂 、熱硬化性樹脂及硬化劑之樹脂組成物、及塡料,對於前 述樹脂組成物100質量份,係含有20〜100質量份之前述 φ 塡料,以170〜240°C之溫度,將該黏著薄膜加熱5〜20秒 時,從藉由DSC (示差掃瞄熱量計)之發熱量所計算的該 黏著薄膜的反應率,係在50%以上。 此處,黏著薄膜之反應率X (單位% ),係將對於加 熱前的黏著薄膜進行DSC測定所獲得之發熱量設爲A,將 對於加熱後之黏著薄膜進行DSC測定所獲得的發熱量設 爲B時,藉由下述式子(1)所算出。 X= ( A— B ) /AxlOO ( 1 ) φ 藉由使用本發明之黏著薄膜,可以合適地實施本發明 之半導體裝置之製造方法。 [發明之效果] 如依據本發明,藉由從與電路面相反側之面辨識前述 電路面之電路圖案,來辨識切斷位置,可以獲得無污染之 半導體晶片單片。另外,使用切割捲帶來固定晶圓,所以 半導體晶片單片不會飛散、流出而遺失,可以效率良好地 提供半導體裝置之製造方法及該半導體裝置之製造方法所 -14- 200816335 使用的黏著薄膜。 【實施方式】 以下,一面參照所附圖面一面詳細說明本發明之實施 形態。另外,在圖面之說明中,對於同一或同等的要素, 使用同一符號,省略重複之說明。 (第1實施形態) 第1〜8圖係模型地表示關於第1實施形態之半導體 裝置之製造方法的工程圖。 (層積體準備工程) 首先,如第1 ( A)及第2 ( A )圖所示般,例如將矽 晶圓等之半導體晶圓載置於吸附台8上。於半導體晶圓6 的電路面6a形成有電極銲墊7及對位用標記5。於電極銲 墊7與對位用標記5之間塡充有絕緣膜20。電極銲墊7、 對位用標記5及絕緣膜20之表面係被平坦化。於電極銲 墊7上設置有從B)的表面突出之突出電極4(端子)。 藉由電極銲墊7、對位用標記5及突出電極4,形成電路 圖案P。半導體晶圓6的背面6b(與電路面相反側之面), 係與吸附台8接觸。 另一方面,準備分離件2、及具備設置於分離件2上 的黏著劑層3之黏著薄片52。黏著薄片52之黏著劑層3 係以朝半導體晶圓6的電路面6a之方式配置。使用加壓 -15- 200816335 輥輪等之輥輪1將黏著劑層3貼合於電路面6a。輥輪1係 一面往與電路面6a平行之方向A1移動,一面於與電路面 6a垂直之方向A2加壓黏著薄片52。藉由輥輪1,黏著薄 片52的黏著劑層3被按壓於半導體晶圓6的電路面6a ( 參照第1 ( B )圖)。 作爲貼合裝置,例如可舉:於黏著薄片52的上下分 別設置有輥輪1者、在真空狀態下,將黏著薄片5 2壓住 φ 半導體晶圓6者等。於進行貼合時,以加熱黏著薄片52 爲佳。藉此,對於半導體晶圓6能使黏著劑層3充分密接 ,且能夠沒有間隙地充分塡埋突出電極4的周圍。加熱溫 度係黏著劑層3軟化,且不會硬化之程度。黏著劑層3例 如在包含:環氧樹脂、及軟化溫度爲40 °C之丙烯酸共聚合 體、及反應開始溫度爲1 00 °C之環氧樹脂用之潛在性硬化 劑之情形,加熱溫度例如爲8 0 °C。 電極銲墊7例如雖係由利用灑鍍法所形成的鋁膜所形 φ 成,但是,也可以含有微量成分之例如矽、銅、鈦等。對 位用標記5例如與電極銲墊7同時形成。對位用標記5例 如係由鋁形成。 也可以於對位用標記5的表面形成金膜。在此情形, 可以降低對位用標記5的表面之平坦性的偏差。進而,例 如在對位用標記5由鋁所形成之情形時,藉由形成金膜, 可以降低由於鋁的氧化狀態所導致之反射光的偏差。對位 用標記5的圖案形狀,例如雖係十字圖案,但是並不限定 於此,也可以是圓形圖案、L字圖案。對位用標記5 —般 -16- 200816335 係被配置於切割半導體晶圓6所獲得之半導體晶片26的 四角落。但是,對位用標記5之場所,只要是可以確保對 位的精度,並無特別限定。 突出電極4例如係藉由金電鍍所形成的金凸塊。突出 電極4也可以是利用金線所形成之金柱狀凸塊、因應需要 ,藉由倂用超音波之熱壓接而被固定於電極銲墊7之金屬 球、藉由電鍍或蒸鍍所形成之凸塊等。突出電極4並不需 φ 要由單一的金屬來構成,也可以含有複數的金屬。突出電 極4也可以含有:金、銀、銅、鎳、銦、鈀、錫、鉍等。 另外,突出電極4也可以是含有複數的金屬層之層積體。 作爲絕緣膜20例如可舉由氮化矽所形成之膜。絕緣 膜2 0也可以由聚醯亞胺所形成。絕緣膜20係具有:設置 於電極銲墊7上之開口部。絕緣膜2 0雖可以覆蓋對位用 標記5之方式來形成,但是也可以具有設置於對位用標記 5上之開口部。在此情形,對位用標記5係藉由絕緣膜20 φ 所覆蓋,使用對位用標記5之對位的精度得以提升。 於半導體晶圓6的電路面6 a係形成有切割半導體晶 圓6用之稱爲切割線的切斷預定線。切斷預定線例如係配 置成格子狀。於切斷預定線也可以設置切斷時之對位用標 記。 作爲分離件2例如可舉:表面藉由矽等而被離型處理 之ΡΈΤ基材。黏著劑層3例如係藉由於分離件2塗佈黏著 劑組成物後予以乾燥所形成。黏著劑層3例如在常溫爲固 體。黏著劑層3係包含熱硬化性樹脂。熱硬化性樹脂係藉 -17- 200816335 由熱而立體地架橋來硬化。 作爲前述熱硬化性樹脂,可以舉:環氧樹脂、二馬來 亞醯胺樹脂、三氮雜苯樹脂、聚醯亞胺樹脂、聚醯胺樹脂 、氰丙烯酸酯樹脂、酚樹脂、不飽和聚酯樹脂、密胺樹脂 、尿素樹脂、聚氨基甲酸乙酯樹脂、聚異氰酸酯樹脂、扶 南樹脂、間苯二酚(resorcinol )樹脂、二甲苯樹脂、苯 鳥胺樹脂、二烯丙基鄰苯二酸鹽樹脂、矽樹脂、聚乙烯丁 • 基樹脂、矽氧烷變性環氧樹脂、矽氧烷變性聚醯胺亞胺樹 脂、丙烯酸酯樹脂等。此等可以單獨或當成2種以上之混 合物使用。 黏著劑層3也可以含有促進硬化反應用之硬化劑。黏 著劑層3爲了兼顧高反應性及保存穩定性,以含有潛在性 之硬化劑爲佳。 黏著劑層3也可以含有熱可塑性樹脂。作爲熱可塑性 樹脂,可舉··聚酯樹脂、聚醚樹脂、聚醯胺樹脂、聚醯胺 φ 亞胺樹脂、聚醯亞胺樹脂、多芳化合物樹脂、聚乙烯丁基 樹脂、聚氨基甲酸乙酯樹脂、苯氧樹脂、聚丙烯酸酯樹脂 、聚丁二烯樹脂、丙烯腈丁二烯共聚物(NBR )、丙烯腈 丁二烯橡膠苯乙烯樹脂(ABS)、苯乙烯丁二烯共聚物( SBR )、丙烯酸共聚物等。此等可以單獨或倂用2種以上 來使用。這些當中,爲了確保對半導體晶圓6之黏貼性, 以於室溫附近具有軟化點之熱可塑性樹脂爲佳,以原料中 包含環氧丙烯酸甲酯等之丙烯酸共聚物爲佳。 黏著劑層3也可以添加用於低線膨脹係數化之塡料( -18- 200816335 無機微粒子)。此種塡料可以是具有結晶性者,也可以是 具有非結晶性者。黏著劑層3的硬化後之線膨脹係數爲小 時’熱變性受到抑制。因此,可以維持半導體晶片之突出 電極與配線基板的配線之電性連接,可以提升藉由連接半 導體晶片與配線基板所製造之半導體裝置的可靠性。 黏著劑層3也可以含有耦合劑等之添加劑。藉此,可 以提升半導體晶片與配線基板之黏著性。 φ 於黏著劑層3內也可以分散導電粒子。在此情形,可 以降低由於半導體晶片之突出電極的高度偏差所導致之不 好影響。另外,配線基板如玻璃基板等對於壓縮不易變形 之情形時,也可以維持連接。進而,可以將黏著劑層3設 爲非等向性導電性之黏著劑層。 黏著劑層3的厚度,以黏著劑層3可以充分塡充半導 體晶片與配線基板之間的厚度爲佳。通常,黏著劑層3的 厚度只要是相當於突出電極的高度與配線基板的配線之高 φ 度和之厚度,則可以充分塡充半導體晶片與配線基板之間 〇* 接著,如第1 ( c )及第2 ( B )圖所示般,使刀片BL 朝方向A3移動,藉由抵住半導體晶圓6的背面6b,沿著 半導體晶圓6的外周L1將黏著劑層3切斷(半切斷’參 照第1 ( D )圖)。另外,也可以切斷黏著劑層3及分離 件2 (半切斷)。之後,藉由機分離件2從黏著劑層3予 以剝離去除,如第1(E)圖及第2(C)圖所示般,形成 包含半導體晶圓6與黏著劑層3之層積體70。 -19- 200816335 接著’如第3 ( A )圖及第4(人)圖所示般,於吸附 台8上載置切割架1〇及層積體70。層積體7()係以半導體 晶圓6位於黏著劑層3與吸附台8之間的方式而被載置。 切割架1 〇係包圍層積體70之周圍。之後,使黏著劑層3 與切割捲帶9相面對配置,使用輥輪1將切割捲帶9貼合 於切割架1〇及層積體7〇(參照第3(B)圖)。 切割捲帶9例如係於表面具有藉由uv照射而硬化之 φ 黏著層。藉由黏著層硬化,該黏著層的黏著力降低。切割 捲帶9也可以於表面具有黏著力不會變化之黏著層。 接著,如第3 ( C )圖及第4 ( b )圖所示般,沿著依 循切割架1 〇的切斷預定線L 2來切斷切割捲帶9 (半切斷 ,參照第3(D)圖)。藉此,如第3(E)圖及第4(C) 圖所示般,以半導體晶圓6的電路面6a朝向切割捲帶9 側之方式,獲得黏著劑層3及半導體晶圓6以此順序而被 層積之層積體60。 (切斷位置辨識工程) 接著,如第5 ( A )圖所示般,藉由從半導體晶圓6 的背面6b來辨識電路面6a的電路圖案P來辨識切斷位置 。在此情形,於半導體晶圓6的背面6b雖可以於切斷位 置加工線切割線,但是如藉由透過來觀察,不需要進行用 以辨識電路圖案P之前述特別加工,較爲理想。特別是利 用紅外線照相機(IR照相機)1 4,透過半導體晶圓6來辨 識電路圖案P爲佳。藉此,可以高精度地進行層積體60 -20- 200816335 的對位。半導體晶圓6係由矽形成,且電路圖案P的電極 銲墊7及對位用標記5係由鋁形成之情形,由紅外線照相 機1 4所放射出之紅外線LT1,雖透過半導體晶圓6,但是 不透過電路圖案P。 另外,半導體晶圓6的背面6b,以藉由硏磨而使平坦 化爲佳,以鏡面硏磨更佳。背面6b如被硏磨時,於半導 體晶圓6的背面6b中,可以抑制紅外線LT 1紊亂反射。 因此,可以高精度地進行層積體6 0之對位。例如可以利 用背面硏磨裝置來使半導體晶圓6的背面6b平坦化。於 半導體晶圓6的背面6b如傷痕或凹凸少時,紅外線LT 1 不易紊亂反射,可以鮮明地獲得紅外線LT 1的透過影像。 (切割工程) 接著,如第5 ( B )圖及第5 ( C )圖所示般,例如沿 著切割線等之切斷預定線L3,將半導體晶圓6及黏著劑 層3於層積體6 0的厚度方向予以切割(切斷)。在切割 工程中,例如使用具有第5 ( A )圖所示之紅外線照相機 14之切斷器。在切割工程中,以實施:如第5 ( b )圖所 示般,切斷半導體晶圓6的一部份之第i工程、及如第5 (C)圖所示般,切斷半導體晶圓6的剩餘部分及黏著劑 層3之第2工程爲佳。藉此,可以降低在切斷層積體6 〇 時所產生的龜裂,可以抑制半導體晶圓6的電路面6a中 之斷線。其結果’可以提升半導體裝置之製造良率。 龜裂如從切斷面朝與半導體晶圓6的電路面6a平行 -21 - 200816335 之方向進行時,於電路面6a中,有斷線不良發生之虞。 但是,藉由階段性地進行切斷,可以抑制龜裂急遽地進行 〇 另外,在第1工程中,使用第1刀片進行切斷,在第 2工程中,以使用比第1刀片更薄之第2刀片來進行切斷 爲佳。在此情形,藉由第2工程的切斷所形成的溝之寬度 ,比藉由第1工程的切斷所形成的溝之寬度更小,可以進 φ —步抑制龜裂的進行。如使切斷所使用之刀片的厚度變薄 ,可以使溝的寬度變小。 另外,如通常之切割工程般,半導體晶圓的電路面如 朝刀片(或紅外線照相機)側而配置時,切屑會附著於黏 著劑層。在此情形,半導體晶片與配線基板的連接可靠性 降低。另一方面,在本實施形態中,從刀片側起,半導體 晶圓6、黏著劑層3及切割捲帶9係以此順序被層積。因 此’可以抑制切屑附著於黏著劑層3。另外,黏著劑層3 # 的側面(切斷面)於半導體晶片與配線基板之連接時,被 擠出半導體晶片的電路面之外側,不會產生連接可靠性之 降低。 (剝離工程) 接著’如第6(A)〜第6(C)圖所示般,藉由將切 割捲帶9與黏著劑層3予以剝離,製作附著有黏著劑層23 之半導體晶片26。 首先,如第6(A)圖所示般,藉由對切割捲帶9照 -22- 200816335 射UV光LT2 ’使切割捲帶9的黏著層硬化。藉此’ 捲帶9的黏著力降低。 接著,如第6 ( B )圖所示般,藉由於垂直於切 帶9延伸存在之面的方向B按壓切割捲帶9,將切割 9頂上。藉此’如第6 ( C )圖所示般’附著有黏著 23之半導體晶片26被擠出,可以撿取半導體晶片26 著,獲得附著有黏著劑層23之半導體晶片26。 (半導體晶片與配線基板之對位工程) 接著,如第7圖所示般,將附著有黏著劑層23 導體晶片26的電路面26a中之突出電極4(端子)、 線基板40的配線12予以對位。配線基板40係具備 板1 3、及設置於基板1 3上之配線1 2。對位例如係利 晶式黏晶機來進彳了。 首先,於覆晶式黏晶機的吸附、加熱頭1 1上, φ 體晶片26以朝向吸附、加熱頭1 1側之方式配置,來 附著有黏著劑層23之半導體晶片26。接著,利用照 15,辨識形成於半導體晶片26的電路面26a之對位 記5。於對位用標記5藉由黏著劑層23而被覆蓋之情 ,以透過附著於半導體晶片26之黏著劑層23來觀察 體晶片2 6的電路面2 6 a爲佳。在此情形,不需要爲 察半導體晶片26的電路面26a,而對半導體晶片26 加工。藉由觀察電路面2 6 a可以辨識對位用標記5, 可以界定半導體晶片26的位置。 切割 割捲 捲帶 劑層 。接 之半 及配 :基 用覆 半導 載置 相機 用標 形時 半導 了觀 進行 所以 -23- 200816335 另外,也可以藉由從對於黏著劑層23的表面23a的 法線方向D爲傾斜之方向對黏著劑層23照射光LT3,來 觀察半導體晶片26的電路面26a。在此情形,在黏著劑層 23的表面23a中,可以抑制光LT3紊亂反射。因此,可 以高精度地將半導體晶片26的突出電極4與配線基板40 的配線1 2予以對位。另外,也可以一面使用具有偏光濾 色片15a之照相機15,遮斷來自黏著劑層23的表面23a 之反射光,一面觀察半導體晶片26的電路面26a。 另一方面,利用照相機1 6來辨識設置於配線基板40 之對位用標記。藉此,可以界定配線基板40的位置。來 自照相機1 5及1 6之影像訊號,係被輸入電腦3 0。電腦 30係以半導體晶片26的突出電極4與配線基板40的配線 1 2被正確定位之方式,可以控制半導體晶片26與配線基 板40的相對位置。 (連接工程) 接著,如第8 ( A )圖及第8 ( B )圖所示般,以配線 基板40的配線12與半導體晶片26的突出電極4電性連 接之方式,介由黏著劑層23來連接配線基板40與半導體 晶片26。藉此,得以製造第8(B)圖所示之半導體裝置 5〇。具體而言,例如將配線基板40與半導體晶片26予以 加熱壓接。以加熱壓接後,從藉由DSC (示差掃瞄熱量計 )之發熱量所計算的黏著劑層23之反應率成爲50對位用 標記5以上之方式,來加熱壓接爲佳。藉此,可以電性及 •24- 200816335 機械性地連接配線1 2與突出電極4。進而,於連接後之冷 卻收縮時,也可以保持配線12與突出電極4之連接。 配線1 2與突出電極4也可以機械性地接觸,也可以 藉由超音波之施加使固相接合。另外,藉由於配線1 2的 表面形成合金層,使該合金層與突出電極4合金化亦可。 進而,介由導電粒子來連接配線12與突出電極4亦可。 在本實施形態之半導體裝置之製造方法中,藉由從半 0 導體晶圓6的背面6b來辨識電路面26a的電路圖案P,可 辨識切斷位置來切斷半導體晶圓6及黏著劑層3,可以獲 得無污染之半導體晶片26單片。另外,切斷時,利用切 割捲帶9來固定半導體晶圓6,切斷後,使切割捲帶9硬 化,半導體晶片26單片不會飛散、流出而遺失。因此, 如依據本實施形態之製造方法,可以有效率地獲得附著有 黏著劑層23之半導體晶片26單片,且可以良好地連接半 導體晶片26與配線基板40。其結果,可以使半導體裝置 φ 50的製造良率提升。 另外,半導體晶片26的尺寸與黏著劑層23的尺寸大 致相同.,在連接工程中’於按壓黏著劑層2 3時,突出外 側的量變少。因此’於將複數半導體晶片2 6連接於配線 基板40時,可以將相鄰之半導體晶片26間距離設計得短 些,可以進行高密度構裝。另外,密封半導體晶片26的 密封樹脂量也可以少。進而’不需要暫時壓接,即使在構 裝與半導體晶片26不同的其他零件之後,也可以插入式 地構裝半導體晶片26 ° -25- 200816335 另外,黏著劑層3可以作爲本實施形態 用。本實施形態的黏著薄膜,係藉由加壓及 來連接半導體晶片26與配線基板40,且電 板40的配線12及半導體晶片26的突出電極 係被使用於本實施形態的半導體裝置之製造 膜係包含:含有熱可塑性樹脂、熱硬化性樹 樹脂組成物、及塡料。黏著薄膜係對於樹脂; Φ 量份,爲包含塡料2〇〜100質量份。於170-加熱黏著薄膜5〜2 0秒間時,從藉由D S C ( 計)之發熱量所計算的黏著薄膜之反應率, 〇 藉由使用本實施形態之黏著薄膜,可以 實施形態之半導體裝置之製造方法。另外, 體晶片26及配線基板40之機械性及電性連 連接可靠性高之半導體裝置5 0。 (第2實施形態) 第9圖係模型地表示關於第2實施形態 之製造方法的一工程之工程圖。在本實施形 劑層3的尺寸以成爲和半導體晶圓6的尺寸 式而被事先加工的黏著薄片52之黏著劑層 面6a。之後,藉由從黏著劑層3將分離件2 ,如第2(C)圖所示般,形成包含半導體J 劑層3之層積體70。之後,與第1實施形態 的黏著薄膜使 加熱而硬化, 性連接配線基 4。黏著薄膜 方法。黏著薄 脂及硬化劑之 成物100質 ^ 240°c的溫度 示差掃瞄熱量 [系在5 〇 %以上 合適地實施本 可以維持半導 接,能夠製造 之半導體裝置 態中,將黏著 大致相同之方 3貼合於電路 予以剝離去除 -圓6及黏著 相同,可以製 -26- 200816335 造第8 ( B )圖所示之半導體裝置5 〇。在本實施形態中, 可以獲得與第1實施形態同樣的作用效果。進而在本實施 形態之情形時’不需要於半導體晶圓6貼合黏著劑層3後 之切斷工程,可以謀求作業效率的提升。 在本實施形態中,於將黏著薄片52的黏著劑層3貼 合於電路面6a時,使黏著劑層3及半導體晶圓6能對位 。因此,以分離件2爲透明爲佳。 (第3實施形態) 第1 0圖係模型地表示關於第3實施形態之半導體裝 置之製造方法的一工程之工程圖。在本實施形態中,於切 割捲帶9上形成黏著劑層3。黏著劑層3的尺寸係以與半 導體晶圓6的尺寸大致相同之方式而事先被加工。另一方 面,將半導體晶圓6及切割架1 〇載置於吸附台8上。之 後,以半導體晶圓6的電路面6a朝向黏著劑層3側之方 φ 式配置,使用輥輪1將形成有黏著劑層3之切割捲帶9貼 合於半導體晶圓6的電路面6a。藉此,可以獲得第4 ( B )圖所示之構造體。之後,與第1實施形態相同,可以製 造第8 ( B )圖所示之半導體裝置5 0。在本實施形態中, + 可以獲得與第1實施形態同樣的作用效果。另外’不需要 分離件2,且可以縮短半導體裝置5 0的製造工程。 以上,雖就本發明之合適的實施形態來做詳細說明, 但是本發明並不限定於前述實施形態。 -27- 200816335 實施例 以下,依據實施例及比較例更具體地說明本發明’但 是本發明並不限定於以下的實施例。 (實施例1 ) 將作爲熱硬化性樹脂之環氧樹脂YDCN-703 (東都化 成股份公司製、商品名)12質量份、酚芳烷樹脂XLC-LL (三井化學股份公司製、商品名)1 9質量份、作爲熱可塑 性樹脂之含有環氧基丙烯基橡膠 HTR-860P-3 ( NAGASEKEMUTEX股份公司製、商品名、質量平均分子 量8 0萬)1 7質量份、及作爲硬化劑之微膠囊型硬化劑 HX-3 941HP (旭化成股份公司製、商品名)52質量份、及 平均粒徑〇.5μηι的球狀二氧化矽塡料1〇〇質量份、及平均 粒徑3μπι之金電鍍塑膠粒子 AU-203A (積水化學工業股 份公司製、商品名)4.3質量份溶解、分散於甲苯及醋酸 乙基的混合溶媒中。其結果,可以獲得黏著劑組成物的凡 立水。 使用輥輪塗佈機將此凡立水的一部份塗佈於分離件( PET薄膜)上之後,藉由以層積體7〇 °C的烤箱予以10分 鐘乾燥,獲得於分離件上形成有厚度25 μπι之黏著劑層之 黏著薄片。 接著,將JAYCM公司製之DIATOUCH薄膜裝置機的 吸附台加熱爲8〇°C後,於吸附台上將電路面形成有金電鍍 凸塊(高度16 μπι)之厚度150 μιη、直徑6英吋的半導體 -28- 200816335 晶圓使金電鍍凸塊朝上而載置。於半導體晶圓的背面施以 #2000精細加工之背面硏磨處置。之後,將由黏著劑層及 分離件所形成之黏著薄片切斷成200mmx200mm之矩形所 獲得之黏著薄片的黏著劑層朝向半導體晶圓的金電鍍凸塊 側’而將黏著薄片貼合於半導體晶圓的電路面。此時,以 不要捲入空氣之方式,使用 DIATOUCH薄膜裝置機之黏 貼輥輪’從半導體晶圓的端部將黏著薄片按壓於半導體晶 •圓。 貼合後,沿著半導體晶圓的外形來切斷黏著劑層之突 出部分(半切斷)。之後,剝離分離件。確認並無由於空 氣的捲入所導致之孔隙或黏著劑層之剝離,而且確認黏著 劑層的表面並無金電鍍凸塊的前端突出。 此後’將由半導體晶圓及黏著劑層所形成的層積體以 使黏著劑層朝上之方式,而載置於DIATOUCH薄膜裝置 機的吸附台上。吸附台之台溫度設定成4(TC。進而將直徑 φ 8英吋之半導體晶圓用的切割架設置於半導體晶圓的外周 。接著,使UV硬化型切割捲帶UC-3 34EP-1 10 (古川電工 製、商品名)之黏著面朝向半導體晶圓側,將切割捲帶貼 合於半導體晶圓及切割架。此時,以不捲入空氣之方式, 使用DIATOUCH薄膜裝置機之黏貼輥輪,從切割架的端 部將切割捲帶9按壓於半導體晶圓及切割架。 貼合後,於切割架的外周與內周之中間附近切斷切割 捲帶。藉此,被固定於切割架,獲得黏著劑層及切割捲帶 以此順序被層積之層積體。 -29- 200816335 將所獲得之層積體使半導體晶圓的背面朝上搭載於全 自動切片機DFD63 6 1 (股份公司DISCO、商品名)。之後 ,使用安裝於全自動切片機DFD63 61之IR照相機,透過 半導體晶圓來進行電路面之切割線的對位。 接著,以長邊側爲15.1mm間隔、短邊側爲1.6mm間 隔,在第 1 工程中,以刀片 27HEDD、旋轉速度 ‘OOOOmirT1及切斷速度50mm/秒之切斷條件下,切斷半導 φ 體晶圓的一部份(從半導體晶圓之背面至1 00 μπι之位置) 。在第2工程中,於刀片27HCBB、旋轉速度SOOOOmiiT1 及切斷速度5〇mm/秒之切斷條件下,切斷半導體晶圓的剩 餘部分、黏著劑層及切割捲帶的一部份(95 μιη)。 之後,將切斷的層積體洗淨,藉由對該層積體噴吹空 氣,使水分飛散。進而從切割捲帶側對該層積體進行UV 照射。接著,從切割捲帶側將附著有黏著劑層之半導體晶 片往上頂,且加以撿取,獲得縱15. lmmx橫1 .6mm之半導 φ 體晶片。 將所獲得之半導體晶片的背面吸附於覆晶式黏晶機 CB-1 050 (股份公司ASURID FA製、商品名)的吸附頭。 之後,使半導體晶片移動至預定的位置。接著,使用含有 撓性輕導軌之光纖照明裝置,從斜下方向對附著有黏著劑 層之半導體晶片的電路面照射光線,辨識半導體晶片的對 位用標記。 另外,準備於厚度0.7mm之無鹼玻璃基板上形成有厚 度140nm之銦錫氧化物(ITO)電極之ITO基板。辨識形 - 30- 200816335 成於此ITO基板之ιτο製對位用標記。如此,進行半導體 晶圓與ΙΤΟ基板之對位。 此後,以210 °C、5秒鐘之加熱條件,以對於半導體 晶圓之金電鍍凸塊的壓力成爲50M Pa之方式來進行加熱及 加壓。以2 1 0 °C、5秒鐘之加熱條件,從D S C之發熱量所 計算的黏著劑層之反應率爲98%。藉由加熱壓接,使黏著 劑層硬化,使半導體晶片之金電鍍凸塊與ITO基板之ιτο φ 電極電性連接,且機械式地接著半導體晶片與ITO基板。 如此,得以製作半導體裝置。 <半導體晶片之評估結果> 藉由將所獲得之半導體晶片浸漬於四氫扶南溶液,使 黏著劑層溶解後,利用量測儀來檢測發生於半導體晶片的 電路面之龜裂的大小。其結果,確認到於從半導體晶片的 切斷面平行於電路面之方向,具有最大爲1 7 μ m,於從電 φ 路面朝深度方向,具有最大ΙΟμηι之龜裂之半導體晶片之 存在。 <半導體裝置之評估結果> 連接時突出之黏著劑層中的樹脂爬上半導體晶片側面 少。另外,吸附頭之污染也沒有發生。 連接後,藉由四端子法計測連接阻抗値之結果,連接 阻抗値爲〇·5 Ω (平均値)。因此,確認到半導體晶片的 金電鍍凸塊與ΙΤΌ基板之ΙΤΟ電極,係被良好地連接。 -31 - 200816335 進而,爲了確認連接可靠性,於60°C、90%RH之高 溫高濕裝置內放置半導體裝置1 000小時後,藉由四端子 法測定連接阻抗値。其結果,連接阻抗値爲40Ω。因此, 在半導體晶片與ITO基板之連接,確認到可以獲得良好的 連接可靠性。 另外,同樣地爲了確認連接可靠性,於-4 0 °C、1 5分 鐘之條件與l〇〇°C、15分鐘之條件重複進行的溫度週期試 φ 驗機投入半導體裝置。經過1 0 0 0週期後,藉由四端子法 測定連接阻抗値。其結果,連接阻抗値爲4 Ω。因此,在 半導體晶片與ITO基板之連接中,確認到可以獲得良好的 連接可靠性。 (實施例2) 將半導體晶圓、黏著劑層及切割捲帶以此順利所層積 之層積體如下述般予以切割之外,與實施例1相同,製作 φ 半導體晶片。 以長邊側爲15.1mm間隔、短邊側爲1.6mm間隔,以 刀片27HEDD、旋轉速度AOOOOmiiT1及切斷速度50mm/秒 之切斷條件下,切斷半導體晶圓、黏著劑層及切割捲帶的 一部份(從半導體晶圓之背面至1 9 0 μηι之位置)。在實施 例2中,以1段而非2段進行切割。 <半導體晶片之評估結果> 藉由將所獲得之半導體晶片浸漬於四氫扶南溶液,使 -32- 200816335 黏著劑層溶解後,利用量測儀來檢測發生於半導體晶片的 電路面之龜裂的大小。其結果,確認到於從半導體晶片的 切斷面平行於電路面之方向,具有最大爲6 9 μπι,於從電 路面朝深度方向,具有最大13 7μπι之龜裂之半導體晶片之 存在。 (實施例3) ^ 於半導體晶圓的背面不施以背面硏磨處置之外,與實 施例1相同,製作半導體晶片。不施以背面硏磨處置的關 係,半導體晶圓的厚度爲72 5 μηι。 使用IR照相機進行電路面的切割線之對位時,基於 形成在半導體晶圓的背面之凹凸的影響,紅外線的透過畫 像不鮮明。因此,電路面的切割線之對位有困難。因此, 藉由於半導體晶圓的背面形成對應切割線之線,來進行電 路面的切割線之對位。 (實施例4 ) 獲得黏著樹脂組成物之凡立水時,平均粒徑0.5 μηι之 球狀二氧化矽塡料之配合比例設爲20質量份以外,與實 施例1相同,製作半導體晶片。另外,使用所獲得之半導 體晶片,與實施例1相同,製作半導體裝置。 <半導體晶片之評估結果> 藉由將所獲得之半導體晶片浸漬於四氫扶南溶液,使 -33- 200816335 黏著劑層溶解後,利用量測儀來檢測發生於半導體晶片的 電路面之龜裂的大小。其結果,確認到於從半導體晶片的 切斷面平行於電路面之方向,具有最大爲25μιη,於從電 路面朝深度方向,具有最大20 μηι之龜裂之半導體晶片之 存在。 <半導體裝置之評估結果> 連接時突出之黏著劑層中的樹脂爬上半導體晶片側面 少。另外,吸附頭之污染也沒有發生。 連接後,藉由四端子法計測連接阻抗値之結果,連接 阻抗値爲0 · 5 Ω (平均値)。因此,確認到半導體晶片的 金電鍍凸塊與ΙΤΟ基板之ΙΤΟ電極,係被良好地連接。 進而,爲了確認連接可靠性,於60°C、90%RH之高 溫高濕裝置內放置半導體裝置1 000小時後,藉由四端子 法測定連接阻抗値。其結果,連接阻抗値爲80 Ω。 另外,同樣地爲了確認連接可靠性,於-40 °C、1 5分 鐘之條件與100°C、15分鐘之條件重複進行的溫度週期試 驗機投入半導體裝置。經過1 000週期後,藉由四端子法 測定連接阻抗値。其結果,連接阻抗値爲3 0 Ω。 (實施例5) 於獲得黏著樹脂組成物之凡立水時,將環氧樹脂 YDCN-703 (東都化成股份公司製、商品名)的配合比例 設爲40質量份、酚芳烷樹脂XLC-LL (三井化學股份公司 -34- 200816335 製、商品名)的配合比例設爲20質量份、含有環氧基丙 烯基橡膠HTR-860P-3 ( NAGASEKEMUTEX股份公司製、 商品名、質量平均分子量80萬)的配合比例設爲20質量 份、及微膠囊型硬化劑HX-3 941 HP (旭化成股份公司製、 商品名)的配合比例設爲20質量份以外,與實施例1相 同,製作半導體晶片。 與實施例1相同進行所獲得之半導體晶片與ITO基板 φ 之對位。之後,以21 0 °C、5秒鐘之加熱條件,以對於半 導體晶片之金電鍍凸塊的壓力成爲50MPa之方式來進行加 熱及加壓。以210°C、5秒鐘之加熱條件,從DSC的發熱 量所計算的黏著劑層之反應率爲60%。藉由加熱壓接,使 黏著劑層硬化,使半導體晶片之金電鍍凸塊與ITO基板之 ITO電極電性連接,且機械式地接著半導體晶片與ITO基 板。如此,得以製作半導體裝置。 φ <半導體晶片之評估結果> 藉由將所獲得之半導體晶片浸漬於四氫扶南溶液,使 黏著劑層溶解後,利用量測儀來檢測發生於半導體晶片的 電路面之龜裂的大小。其結果,確認到於從半導體晶片的 切斷面平行於電路面之方向,具有最大爲17μπι,於從電 路面朝ί朵度方向’具有最大之龜裂之半導體晶片之 存在。 <半導體裝置之評估結果> -35- 200816335 連接時突出之黏著劑層中的樹脂爬上半導體晶片側面 少。另外,吸附頭之污染也沒有發生。 連接後,藉由四端子法計測連接阻抗値之結果,連接 阻抗値爲4 Γ2 (平均値)。 進而,爲了確認連接可靠性,於6 0 r、9 0 % RH之高 溫高濕裝置內放置半導體裝置1〇00小時後,藉由四端子 法測定連接阻抗値。其結果,連接阻抗値爲6 〇 Ω。 φ 另外’同樣地爲了確認連接可靠性,於_ 4 0。(:、1 5分 鐘之條件與100 °C、15分鐘之條件重複進行的溫度週期試 驗機投入半導體裝置。經過1 〇 〇 〇週期後,藉由四端子法 測定連接阻抗値。其結果,連接阻抗値爲20 Ω。 (比較例1 ) 將與實施例1同樣所獲得之黏著薄片貼合於半導體晶 圓之電路面。貼合後,沿著半導體晶圓之外形,切斷分離 φ 件及黏著劑層之突出部份。 之後,將分離件、黏著劑層及半導體晶圓以此順利而 被層積之層積體使半導體晶圓的背面朝上,搭載於 DIATOUCH薄膜裝置機的吸附台上。吸附台之台溫度設定 成40 °C。進而將直徑8英吋之半導體晶圓用之切割架設置 於半導體晶圓之外周。接著,使UV硬化型切割捲帶UC-3 3 4EP-1 10 (古川電工製、商品名)的黏著面與半導體晶 圓的背面相面對,將切割捲帶貼合於半導體晶圓及切割架 -36- 200816335 貼合後,於切割架的外周與內周的中間附近切斷切割 捲帶。之後,從黏著劑層剝離分離件。藉此,被固定於切 割架,獲得黏著劑層、半導體晶圓及切割捲帶以此順利被 層積之層積體。 藉由與實施例1相同切割所獲得之層積體,獲得半導 體晶片。確認到於附著於此半導體晶片之黏著劑層的表面 ,附著有切割時之切屑。因此,無法進行所獲得之半導體 晶片與ITO基板之對位。 (比較例2) 與實施例1相同,獲得由黏著劑層及分離件所形成之 黏著薄片。將此黏著薄片切斷爲280mmx280mm。另外, 與實施例1相同,於JAYCM公司製之DIATOUCH薄膜裝 置機的吸附台上載置半導體晶圓。 接著,於8英吋晶圓用之切割架上黏貼雙面捲帶( φ NICHIBAN製、NICETAC、登錄商標),使雙面捲帶之黏 貼面朝上,於將雙面捲帶的表層薄膜剝離之狀態下,將該 切割架設置於半導體晶圓外周。接著,將每一分離件切斷 爲28 0mmx280mm之黏著薄片的黏著劑層朝向半導體晶圓 的電路面側,將黏著薄片的黏著劑層黏貼於切割架上的雙 面捲帶,而且將黏著薄片貼合於半導體晶圓。此時,以不 捲入空氣之方式,使用DIATOUCH薄膜裝置機之黏貼輥 輪’從切割捲帶的端部將黏著劑層按壓於半導體晶圓及切 割架。 -37- 200816335 貼合後,沿著切割架的外周切斷黏著劑層及分離件, 獲得介由雙面切割捲帶而被固定於切割架之半導體晶圓、 黏著劑層及分離件以此順利被層積之層積體。 將所獲得之層積體使半導體晶圓的背面朝上地搭載於 全自動切片機DFD63 6 1 (股份公司DISCO、商品名)。之 後,使用安裝於全自動切片機DFD 63 6 1之IR照相機,透 過半導體晶圓來進行電路面之切割線的對位。 接著,以長邊側爲1 5.1 mm間隔、短邊側爲1.6mm間 隔,在第 1工程中,以刀片 27HEDD、旋轉速度 WOOOmiiT1及切斷速度50mm/秒之切斷條件下,切斷半導 體晶圓的一部份(從半導體晶圓之背面至1 〇〇 μιη之位置) 。在第2工程中,於刀片27HCBB、旋轉速度SOOOOmirT1 及切斷速度50mm/秒之切斷條件下,切斷半導體晶圓的剩 餘部分、黏著劑層及切割捲帶的一部份(95 μπι )。 但是,於黏著劑層及分離件之界面中,產生剝離,基 於洗淨用之水流,藉由切割所獲得之半導體晶片飛散、流 出。因此,無法獲得附著有黏著劑層之半導體晶片。 [產業上之利用可能性] 如依據本發明,藉由從與電路面相反側之面辨識前述 電路面的電路圖案,來辨識切斷位置’可以獲得無污染之 半導體晶片單片。另外,利用切割捲帶來固定晶圓’不會 有半導體晶片單片飛散、流出而遺失,可以效率良好地提 供之半導體裝置之製造方法及該半導體裝置之製造方法所 • 38 - 200816335 使用的黏著薄膜。 【圖式簡單說明】 第1圖係模型地表示關於第1實施形態之半導體裝置 之製造方法的工程圖。 第2圖係模型地表示關於第1實施形態之半導體裝置 之製造方法的工程圖。 第3圖係模型地表示關於第1實施形態之半導體裝置 之製造方法的工程圖。 第4圖係模型地表示關於第1實施形態之半導體裝置 之製造方法的工程圖。 第5圖係模型地表示關於第1實施形態之半導體裝置 之製造方法的工程圖。 第6圖係模型地表示關於第1實施形態之半導體裝置 之製造方法的工程圖。 第7圖係模型地表示關於第1實施形態之半導體裝置 之製造方法的工程圖。 第8圖係模型地表示關於第1實施形態之半導體裝置 之製造方法的工程圖。 第9圖係模型地表示關於第2實施形態之半導體裝置 之製造方法之一工程的工程圖。 第1 〇圖係模型地表示關於第3實施形態之半導體裝 置之製造方法之一工程的工程圖。 -39 - 200816335 【主要元件符號說明】 3、23 :黏著劑層(黏著薄膜) 6 :半導體晶圓 6a、26a:電路面 6b :背面(與電路面相反側之面) 9 :切割捲帶 1 2 :配線 1 4 :紅外線照相機 1 5 :照相機 1 5 a :偏光濾色片 2 3 a :黏著劑層的表面 26 :半導體晶片 40 :配線基板 50 :半導體裝置 60 :層積體 LT3 :光線 P :電路圖案 -40-
Claims (1)
- 200816335 十、申請專利範圍 1·一種半導體裝置之製造方法,其特徵爲包含: 準p以半導體晶圓的電路面朝向切割捲帶側之方式依 序積層前述切割捲帶、黏著劑層及前述半導體晶圓而成之 層積體的工程、及 藉由從前述半導體晶圓之位於前述電路面相反側的面 來辨識前述電路面的電路圖案,來辨識切斷位置的工程、 及 於辨識前述切斷位置後,至少將前述半導體晶圓及前 述黏著劑層於前述層積體的厚度方向予以切斷的工程、及 於前述切斷工程後,藉由使前述切割捲帶硬化,使前 述切割捲帶與前述黏著劑層剝離,來製作附著有黏著劑層 之半導體晶片的工程、及 使附著有前述黏著劑層的前述半導體晶片之電路面中 之端子與配線基板的配線對位的工程、及 以前述配線基板的前述配線與前述半導體晶片的前述 端子電性連接之方式,介由前述黏著劑層來連接前述配線 基板與前述半導體晶片的工程。 2·如申請專利範圍第1項所記載之半導體裝置之製造 方法,其中,前述至少切斷前述半導體晶圓及前述黏著劑 層的工程,係包含: 切斷前述半導體晶圓的一部份之第1工程、及 切斷前述半導體晶圓的剩餘部分及前述黏著劑層之第 2工程。 -41 - 200816335 3·如申請專利範圍第1或2項所記載之半導體裝置之 製造方法,其中,在前述辨識切斷位置之工程中,係透過 前述半導體晶圓來辨識前述電路圖案。 4·如申請專利範圍第3項所記載之半導體裝置之製造 方法’其中,係使用紅外線照相機來辨識前述電路圖案。 5·如申請專利範圍第4項所記載之半導體裝置之製造 方法’其中,前述半導體晶圓之位於前述電路面相反側之 面’係藉由硏磨而被平坦化。 6. 如申請專利範圍第1、2、3、4或5項所記載之半 導體裝置之製造方法,其中,於使前述半導體晶片的前述 端子與前述配線基板的前述配線對位的工程中,係透過附 著於前述半導體晶片的前述黏著劑層來觀察前述半導體晶 片的前述電路面。 7. 如申請專利範圍第6項所記載之半導體裝置之製造 方法,其中,藉由從對於前述黏著劑層的表面之法線方法 爲傾斜之方向對前述黏著劑層照射光線,來觀察前述半導 體晶片的前述電路面。 8·如申請專利範圍第1、2、3、4、5、6或7項所記 載之半導體裝置之製造方法,其中,使用具有偏光濾色片 之照相機來觀察前述半導體晶片的前述電路面。 9·一種黏著薄膜,係藉由加壓及加熱硬化來連接半導 體晶片與配線基板之同時,且將配線基板的配線與半導體 晶片的端子予以電性連接之黏著薄膜,其特徵爲: 被使用於如申請專利範圍第1、2、3、4、5、6、7或 -42- 200816335 8項所記載之半導體裝置之製造方法, 且包含:含有熱可塑性樹脂、熱硬化性樹脂及硬化劑 之樹脂組成物、及塡料, 對於前述樹脂組成物100質量份,係含有20〜100質 量份之前述塡料, 以170〜240 °C之溫度,將該黏著薄膜加熱5〜20秒時 ,從藉由DSC (示差掃瞄熱量計)之發熱量所計算的該黏 著薄膜的反應率,係在5 0 %以上。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006173736 | 2006-06-23 | ||
| JP2006301766 | 2006-11-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200816335A true TW200816335A (en) | 2008-04-01 |
| TWI420608B TWI420608B (zh) | 2013-12-21 |
Family
ID=38833464
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW101134962A TW201338064A (zh) | 2006-06-23 | 2007-06-22 | 半導體裝置之製造方法及黏著薄膜 |
| TW096122580A TWI420608B (zh) | 2006-06-23 | 2007-06-22 | Semiconductor device manufacturing method and adhesive film |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW101134962A TW201338064A (zh) | 2006-06-23 | 2007-06-22 | 半導體裝置之製造方法及黏著薄膜 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8034659B2 (zh) |
| JP (3) | JP5181222B2 (zh) |
| KR (2) | KR101129762B1 (zh) |
| CN (2) | CN102148179B (zh) |
| TW (2) | TW201338064A (zh) |
| WO (1) | WO2007148724A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI489537B (zh) * | 2011-03-23 | 2015-06-21 | 日立先端科技儀器股份有限公司 | Wafer picking machine picking method and wafer bonding machine |
| TWI831245B (zh) * | 2019-09-17 | 2024-02-01 | 日商鎧俠股份有限公司 | 半導體製造裝置 |
Families Citing this family (69)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010010368A (ja) * | 2008-06-26 | 2010-01-14 | Sumitomo Bakelite Co Ltd | 半導体装置および半導体装置の製造方法 |
| CN101939825B (zh) * | 2008-02-07 | 2013-04-03 | 住友电木株式会社 | 半导体用膜、半导体装置的制造方法以及半导体装置 |
| JP2009260218A (ja) * | 2008-03-19 | 2009-11-05 | Hitachi Chem Co Ltd | 半導体ウエハのダイシング方法及び半導体チップと基板との接続方法 |
| JP5436827B2 (ja) * | 2008-03-21 | 2014-03-05 | 日立化成株式会社 | 半導体装置の製造方法 |
| JP2009260225A (ja) * | 2008-03-21 | 2009-11-05 | Hitachi Chem Co Ltd | 半導体装置の製造方法 |
| JP2009260229A (ja) * | 2008-03-21 | 2009-11-05 | Hitachi Chem Co Ltd | 半導体ウエハのダイシング方法及び半導体チップと基板との接続方法 |
| JP2009260219A (ja) * | 2008-03-24 | 2009-11-05 | Hitachi Chem Co Ltd | 半導体ウェハのダイシング方法及び半導体装置の製造方法 |
| JP5163358B2 (ja) * | 2008-03-26 | 2013-03-13 | 日立化成株式会社 | 半導体ウエハのダイシング方法 |
| JP5493311B2 (ja) * | 2008-03-26 | 2014-05-14 | 日立化成株式会社 | 半導体ウエハのダイシング方法及びこれを用いた半導体装置の製造方法 |
| US8084335B2 (en) * | 2008-07-11 | 2011-12-27 | Semiconductor Components Industries, Llc | Method of thinning a semiconductor wafer using a film frame |
| JP4640498B2 (ja) * | 2008-12-11 | 2011-03-02 | ソニー株式会社 | 素子の転写方法、素子配置基板、並びにデバイス及びその製造方法 |
| JP5532744B2 (ja) * | 2009-08-20 | 2014-06-25 | 富士通株式会社 | マルチチップモジュール及びマルチチップモジュールの製造方法 |
| KR101102685B1 (ko) * | 2009-11-27 | 2012-01-05 | 주식회사 하이닉스반도체 | 웨이퍼 및 그 형성 방법 |
| JP2011253939A (ja) * | 2010-06-02 | 2011-12-15 | Sony Chemical & Information Device Corp | ウエハのダイシング方法、接続方法及び接続構造体 |
| US9627281B2 (en) * | 2010-08-20 | 2017-04-18 | Advanced Micro Device, Inc. | Semiconductor chip with thermal interface tape |
| KR101351615B1 (ko) | 2010-12-13 | 2014-01-15 | 제일모직주식회사 | 반도체용 점접착시트 및 그의 제조 방법 |
| JP5666335B2 (ja) * | 2011-02-15 | 2015-02-12 | 日東電工株式会社 | 保護層形成用フィルム |
| TWI430376B (zh) * | 2011-02-25 | 2014-03-11 | 聯測科技股份有限公司 | The Method of Fabrication of Semiconductor Packaging Structure |
| US20130194766A1 (en) * | 2012-01-31 | 2013-08-01 | U.D.Electronic Corp. | Signal filtering mounting sctructure |
| US8753924B2 (en) | 2012-03-08 | 2014-06-17 | Texas Instruments Incorporated | Grown carbon nanotube die attach structures, articles, devices, and processes for making them |
| JP5477409B2 (ja) | 2012-03-12 | 2014-04-23 | 株式会社デンソー | 電源システム |
| US8969177B2 (en) * | 2012-06-29 | 2015-03-03 | Applied Materials, Inc. | Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film |
| JP5960532B2 (ja) * | 2012-07-25 | 2016-08-02 | 株式会社ディスコ | パッケージ基板の加工方法 |
| US9543197B2 (en) * | 2012-12-19 | 2017-01-10 | Intel Corporation | Package with dielectric or anisotropic conductive (ACF) buildup layer |
| JP2014216377A (ja) * | 2013-04-23 | 2014-11-17 | イビデン株式会社 | 電子部品とその製造方法及び多層プリント配線板の製造方法 |
| DE112013007134T5 (de) * | 2013-06-03 | 2016-06-02 | Walki Group | Eine Versiegelungsplakette mit leitenden Merkmalen zum Verhindern der Fälschung eines Produkts und Verfahren zum Herstellen eines solchen |
| JP6066854B2 (ja) * | 2013-07-30 | 2017-01-25 | 株式会社ディスコ | ウエーハの加工方法 |
| JP5799180B1 (ja) * | 2013-11-19 | 2015-10-21 | 積水化学工業株式会社 | 半導体接合用接着フィルム |
| TWI575779B (zh) * | 2014-03-31 | 2017-03-21 | 精材科技股份有限公司 | 晶片封裝體及其製造方法 |
| JP6504750B2 (ja) * | 2014-05-07 | 2019-04-24 | 株式会社ディスコ | ウェーハの加工方法 |
| US10720495B2 (en) * | 2014-06-12 | 2020-07-21 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device and manufacturing method thereof |
| US10224311B2 (en) * | 2014-12-05 | 2019-03-05 | Hitachi Chemical Company, Ltd. | Semiconductor adhesive, and semiconductor device and method for manufacturing same |
| DE102015002542B4 (de) | 2015-02-27 | 2023-07-20 | Disco Corporation | Waferteilungsverfahren |
| DE102015204698B4 (de) | 2015-03-16 | 2023-07-20 | Disco Corporation | Verfahren zum Teilen eines Wafers |
| FR3039700B1 (fr) * | 2015-07-31 | 2017-08-11 | Commissariat Energie Atomique | Procede de collage direct avec auto-alignement par ultrasons |
| JP2017059707A (ja) * | 2015-09-17 | 2017-03-23 | 富士通株式会社 | 積層チップ、積層チップを搭載する基板、及び積層チップの製造方法 |
| US20170084490A1 (en) * | 2015-09-18 | 2017-03-23 | Stmicroelectronics, Inc. | Method for making ic with stepped sidewall and related ic devices |
| US9793239B2 (en) | 2015-09-25 | 2017-10-17 | Advanced Micro Devices, Inc. | Semiconductor workpiece with selective backside metallization |
| JP6524553B2 (ja) * | 2016-05-30 | 2019-06-05 | パナソニックIpマネジメント株式会社 | 素子チップの製造方法 |
| JP6524554B2 (ja) | 2016-05-30 | 2019-06-05 | パナソニックIpマネジメント株式会社 | 素子チップの製造方法 |
| US10262856B2 (en) * | 2016-12-16 | 2019-04-16 | The United States Of America, As Represented By The Secretary Of The Navy | Selective oxidation of transition metal nitride layers within compound semiconductor device structures |
| JP6791584B2 (ja) * | 2017-02-01 | 2020-11-25 | 株式会社ディスコ | 加工方法 |
| JP6817854B2 (ja) * | 2017-02-28 | 2021-01-20 | 株式会社ディスコ | 樹脂パッケージ基板の分割方法 |
| JP2018170333A (ja) * | 2017-03-29 | 2018-11-01 | 株式会社東芝 | 半導体装置及びその製造方法 |
| CN108878310B (zh) * | 2017-05-12 | 2022-01-25 | 无锡华润安盛科技有限公司 | 芯片切割系统及其控制电路 |
| JP7058904B2 (ja) * | 2017-09-08 | 2022-04-25 | 株式会社ディスコ | ウェーハの加工方法 |
| WO2019106846A1 (ja) * | 2017-12-01 | 2019-06-06 | 日立化成株式会社 | 半導体装置の製造方法、仮固定材用樹脂組成物、及び仮固定材用積層フィルム |
| JP7134561B2 (ja) * | 2018-05-14 | 2022-09-12 | 株式会社ディスコ | ウェーハの加工方法 |
| JP7237412B2 (ja) * | 2018-05-14 | 2023-03-13 | 株式会社ディスコ | ウェーハの加工方法 |
| JP7134560B2 (ja) * | 2018-05-14 | 2022-09-12 | 株式会社ディスコ | ウェーハの加工方法 |
| JP7130323B2 (ja) * | 2018-05-14 | 2022-09-05 | 株式会社ディスコ | ウェーハの加工方法 |
| JP2019212811A (ja) * | 2018-06-06 | 2019-12-12 | 株式会社ディスコ | ウェーハの加工方法 |
| JP7143019B2 (ja) * | 2018-06-06 | 2022-09-28 | 株式会社ディスコ | ウェーハの加工方法 |
| JP2019212812A (ja) * | 2018-06-06 | 2019-12-12 | 株式会社ディスコ | ウェーハの加工方法 |
| JP2020024987A (ja) * | 2018-08-06 | 2020-02-13 | 株式会社ディスコ | ウェーハの加工方法 |
| JP2020024988A (ja) * | 2018-08-06 | 2020-02-13 | 株式会社ディスコ | ウェーハの加工方法 |
| JP7171135B2 (ja) * | 2018-10-17 | 2022-11-15 | 株式会社ディスコ | ウェーハの加工方法 |
| JP7171134B2 (ja) * | 2018-10-17 | 2022-11-15 | 株式会社ディスコ | ウェーハの加工方法 |
| JP7171136B2 (ja) * | 2018-10-17 | 2022-11-15 | 株式会社ディスコ | ウェーハの加工方法 |
| JP7229636B2 (ja) * | 2019-01-17 | 2023-02-28 | 株式会社ディスコ | ウェーハの加工方法 |
| JP7243016B2 (ja) * | 2019-01-30 | 2023-03-22 | 日清紡マイクロデバイス株式会社 | 半導体装置およびその製造方法 |
| JP7277021B2 (ja) * | 2019-03-05 | 2023-05-18 | 株式会社ディスコ | ウェーハの加工方法 |
| JP7277019B2 (ja) * | 2019-03-05 | 2023-05-18 | 株式会社ディスコ | ウェーハの加工方法 |
| JP7277020B2 (ja) * | 2019-03-05 | 2023-05-18 | 株式会社ディスコ | ウェーハの加工方法 |
| JP7301468B2 (ja) | 2019-04-17 | 2023-07-03 | 株式会社ディスコ | 被加工物の加工方法、熱圧着方法 |
| CN112233987B (zh) * | 2019-07-15 | 2022-11-01 | 矽磐微电子(重庆)有限公司 | 芯片封装结构的制作方法 |
| JP7387228B2 (ja) * | 2019-10-17 | 2023-11-28 | 株式会社ディスコ | ウェーハの加工方法 |
| CN114628304A (zh) * | 2020-12-10 | 2022-06-14 | 武汉新芯集成电路制造有限公司 | 芯片键合方法 |
| CN112802864A (zh) * | 2021-02-07 | 2021-05-14 | 长春长光圆辰微电子技术有限公司 | 一种背照式图像传感器焊盘打开的方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01280334A (ja) * | 1988-04-05 | 1989-11-10 | Toshiba Corp | 半導体ウェハにおける半導体チップの位置検出方法 |
| JPH0669323A (ja) * | 1992-08-19 | 1994-03-11 | Tokyo Electron Ltd | ウエハ検出装置およびウエハ位置決め装置 |
| JP2937244B1 (ja) * | 1998-05-20 | 1999-08-23 | 株式会社東京精密 | ウェーハのパターン撮像装置 |
| JP4044543B2 (ja) * | 2000-05-12 | 2008-02-06 | 富士通株式会社 | 半導体チップの製造方法 |
| JP4109823B2 (ja) * | 2000-10-10 | 2008-07-02 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2002252245A (ja) * | 2001-02-22 | 2002-09-06 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2003151924A (ja) * | 2001-08-28 | 2003-05-23 | Tokyo Seimitsu Co Ltd | ダイシング方法およびダイシング装置 |
| KR20040094390A (ko) * | 2002-04-11 | 2004-11-09 | 세키스이가가쿠 고교가부시키가이샤 | 반도체 칩의 제조 방법 |
| JP2004099833A (ja) * | 2002-09-12 | 2004-04-02 | Three M Innovative Properties Co | 熱硬化性接着剤組成物、フィルム接着剤及び半導体装置 |
| JP4135149B2 (ja) * | 2002-10-04 | 2008-08-20 | 日立化成工業株式会社 | 接着シート中に存在する異物の検出方法 |
| KR100850772B1 (ko) * | 2003-07-08 | 2008-08-06 | 린텍 코포레이션 | 다이싱·다이 본딩용 점접착 시트 및 반도체 장치의 제조방법 |
| KR20030086450A (ko) * | 2003-08-01 | 2003-11-10 | 히다치 가세고교 가부시끼가이샤 | 회로 접속용 접착제 및 이를 사용하여 접속된 회로판 |
| JP2005209940A (ja) * | 2004-01-23 | 2005-08-04 | Lintec Corp | 半導体装置の製造方法 |
| JP2005340431A (ja) * | 2004-05-26 | 2005-12-08 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP4776188B2 (ja) * | 2004-08-03 | 2011-09-21 | 古河電気工業株式会社 | 半導体装置製造方法およびウエハ加工用テープ |
| JP2006093285A (ja) * | 2004-09-22 | 2006-04-06 | Disco Abrasive Syst Ltd | ウェーハの裏面からのダイシング方法 |
| JP2006156754A (ja) * | 2004-11-30 | 2006-06-15 | Furukawa Electric Co Ltd:The | ダイシングダイボンドテープ |
| JP4719042B2 (ja) * | 2006-03-16 | 2011-07-06 | 株式会社東芝 | 半導体装置の製造方法 |
| US7923349B2 (en) * | 2007-06-19 | 2011-04-12 | Vertical Circuits, Inc. | Wafer level surface passivation of stackable integrated circuit chips |
-
2007
- 2007-06-20 JP JP2008522496A patent/JP5181222B2/ja active Active
- 2007-06-20 KR KR1020097001483A patent/KR101129762B1/ko active Active
- 2007-06-20 WO PCT/JP2007/062427 patent/WO2007148724A1/ja not_active Ceased
- 2007-06-20 US US12/306,285 patent/US8034659B2/en active Active
- 2007-06-20 KR KR1020117002434A patent/KR101131366B1/ko active Active
- 2007-06-20 CN CN2011100081039A patent/CN102148179B/zh not_active Expired - Fee Related
- 2007-06-20 CN CN2007800232967A patent/CN101473425B/zh not_active Expired - Fee Related
- 2007-06-22 TW TW101134962A patent/TW201338064A/zh unknown
- 2007-06-22 TW TW096122580A patent/TWI420608B/zh not_active IP Right Cessation
-
2011
- 2011-10-18 JP JP2011229029A patent/JP5257499B2/ja active Active
-
2013
- 2013-01-09 JP JP2013001933A patent/JP5573970B2/ja active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI489537B (zh) * | 2011-03-23 | 2015-06-21 | 日立先端科技儀器股份有限公司 | Wafer picking machine picking method and wafer bonding machine |
| US9343338B2 (en) | 2011-03-23 | 2016-05-17 | Fasford Technology Co., Ltd. | Pick-up method of die bonder and die bonder |
| TWI831245B (zh) * | 2019-09-17 | 2024-02-01 | 日商鎧俠股份有限公司 | 半導體製造裝置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090036568A (ko) | 2009-04-14 |
| CN102148179A (zh) | 2011-08-10 |
| JP2013102190A (ja) | 2013-05-23 |
| WO2007148724A1 (ja) | 2007-12-27 |
| US8034659B2 (en) | 2011-10-11 |
| JP5257499B2 (ja) | 2013-08-07 |
| CN101473425A (zh) | 2009-07-01 |
| TW201338064A (zh) | 2013-09-16 |
| TWI420608B (zh) | 2013-12-21 |
| KR20110026499A (ko) | 2011-03-15 |
| CN101473425B (zh) | 2011-02-09 |
| JP5573970B2 (ja) | 2014-08-20 |
| JP2012054582A (ja) | 2012-03-15 |
| CN102148179B (zh) | 2012-05-30 |
| JP5181222B2 (ja) | 2013-04-10 |
| US20100003771A1 (en) | 2010-01-07 |
| KR101129762B1 (ko) | 2012-03-26 |
| KR101131366B1 (ko) | 2012-04-04 |
| JPWO2007148724A1 (ja) | 2009-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW200816335A (en) | Production method of semiconductor device and bonding film | |
| JP5487619B2 (ja) | 回路部材接続用接着剤及びこれを用いた半導体装置 | |
| US9190381B2 (en) | Connection method, connection structure, insulating adhesive member, electronic component having adhesive member, and method for manufacturing same | |
| JP5569126B2 (ja) | 接着剤組成物、接着剤シート及び半導体装置の製造方法 | |
| JP5890960B2 (ja) | フリップチップ実装方法 | |
| JP5088376B2 (ja) | 回路部材接続用接着剤及び半導体装置 | |
| TW200919657A (en) | Adhesive for circuit member connection | |
| KR20120030443A (ko) | 접착제 조성물, 회로 부재 접속용 접착제 시트 및 반도체 장치의 제조 방법 | |
| TWI425066B (zh) | Preparation method of adhesive composition, circuit board for connecting circuit member, and manufacturing method of semiconductor device | |
| JP2011165758A (ja) | 回路部材接続用接着剤及びこれを用いた半導体装置 | |
| JP5375351B2 (ja) | 半導体回路部材の製造方法 | |
| TWI509043B (zh) | Adhesive composition, method for manufacturing connection of circuit member and semiconductor device | |
| JP2016178311A (ja) | 半導体装置の製造方法及びこれを用いて製造されてなる半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |