[go: up one dir, main page]

TW200816326A - Method for manufacturing recess gate in a semiconductor device - Google Patents

Method for manufacturing recess gate in a semiconductor device Download PDF

Info

Publication number
TW200816326A
TW200816326A TW096100477A TW96100477A TW200816326A TW 200816326 A TW200816326 A TW 200816326A TW 096100477 A TW096100477 A TW 096100477A TW 96100477 A TW96100477 A TW 96100477A TW 200816326 A TW200816326 A TW 200816326A
Authority
TW
Taiwan
Prior art keywords
hard mask
pattern
forming
manufacturing
mask pattern
Prior art date
Application number
TW096100477A
Other languages
English (en)
Other versions
TWI447814B (zh
Inventor
Se-Aug Jang
Heung-Jae Cho
Tae-Yoon Kim
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW200816326A publication Critical patent/TW200816326A/zh
Application granted granted Critical
Publication of TWI447814B publication Critical patent/TWI447814B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/01Manufacture or treatment
    • H10D64/018Spacers formed inside holes at the prospective gate locations, e.g. holes left by removing dummy gates
    • H10P10/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05Making the transistor
    • H10B12/053Making the transistor the transistor being at least partially in a trench in the substrate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/01Manufacture or treatment
    • H10D64/025Manufacture or treatment forming recessed gates, e.g. by using local oxidation
    • H10D64/027Manufacture or treatment forming recessed gates, e.g. by using local oxidation by etching at gate locations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)

Description

200816326 九、發明說明: 本申請案要求優先權保護,其根據在2006年ί • 日申請之韓國專利申請案第10·2006-0096334號,其 容皆包含於其中以供參照。 【發明所屬之技術領域】 本發明係一般關於一種用於半導體裝置的製造 且更明確而言,是一種半導體裝置中凹入閘極之製達 【先前技術】 Φ 當半導體裝置變得高度積體化時,電晶體通道 相對地被縮短。由於通道長度的縮短,使得在一傳 面電晶體中,突然的短通道效應嚴重地降低了臨界> . 另外,當記憶體裝置(例如一動態隨機存取; (DRAM))逐漸地整合,一基板的電場貝丨J因爲過度離子 變得非常高。特別是,在一儲存節點接觸SNC的接 接面漏電流增加,導致對資料保持時間產生了限制 爲了克服此限制,在近年已經廣泛地使用一凹 • 製程,其藉由使一矽基板凹入到一定深度,且然 DRAM的單元電晶體。因此,該接面漏電流被降低 了該資料保持時間。 第1 A圖和第1 B圖係說明用以製造凹入閘極的 統方法。第1 C圖係說明傳統方法中在主動區和凹入 間的覆蓋錯位(overlay misalignment),第1D圖係說 統方法在形成一閘極絕緣層和一閘極電極之後的 構。在第1A至1D圖中,上面的圖式係平面圖,而 )月29 所有內 方法, [方法。 長度係 統的平 _壓。 記憶體 佈植而 點,一 〇 入閘極 後形成 ,增加 一種傳 圖案之 明以傳 結果結 下面的 200816326 圖式係沿著.上面圖式之I-Γ線的截面圖。 參照第 1 Α圖,使用淺溝槽隔離(s h a 11 〇 w t r e n c h isolation,STI)製程,在一基板1 1上形成一場氧化層12, 並定義出一主動區13。參照第1B圖,在結果結構上形成 具有直線圖案且彼此之間.有間隔之凹入遮罩1 4。使用凹入 遮罩1 4作爲一蝕刻障蔽,而將基板1 1的主動區1 3以乾式 蝕刻至一定深度,因此形成一凹入圖案R。然而,由於在 主動區1 3和場氧化層12之間的非完整蝕刻選擇性,當蝕 刻主動區1 3以形成一凹入圖案R時,不可避免地使部分場 氧化層12凹入,如第1B圖所標示。 當場氧化層12使用氫氟酸(HF)溶液而經歷各種清洗製 程時,場氧化層12的一凹入部份F被擴大並且甚至更擴 張,因此裝置的可靠度降低。另外,如果在主動區1 3和凹 入圖案R之間存在一覆蓋錯位M(參閱第1C圖)時,將會非 預期地鈾刻到部分主動區13(參照第1C圖中的ΙΓ)。亦即, 因爲覆蓋錯位Μ而造成主動區13的實質損壞。因此,爲了 防止對主動區13造成實質損害,必須在主動區13與凹入 圖案R之間完成精確覆蓋,藉以防止裝置特性的惡化。 第1 D圖係說明在形成閘極絕緣層1 5和閘極電極1 6之 後的一結果結構。在此,通過凹入圖案R上方的一閘極係 作爲一凹入閘極,且通過場氧化層12上方的部分凹入閘極 係作爲一通過閘極(passing gate)。藉由執行該凹入閘極製 程,凹入圖案R造成一通道長度增加,因此該凹入圖案也 被稱爲一凹入通道。 200816326 跨過場氧化層12之凹入部分F的該閘極(亦即,通過 閘極P),對該鄰近主動區之儲存節點SN有影響,因以使 ' 該這裝置特性(例如,資料保持時間)惡化。當通過閘極P 所跨越的該場氧化層係受到損壞時,亦即,場氧化層1 2的 凹入部分被加深,而使得裝置特性惡化。 如同上述之該等通過閘極所造成的限制係也存在於一 球狀凹入閘極,該球狀凹入閘極係最近已被提出,藉以使 凹入閘極製程的優勢最大化。若當形成該球狀凹入閘極時 # 出現錯位,在一場氧化層周遭的主動區(亦即,儲存節點將 形成的一區域)最終受到損害。 【發明內容】 本發明之一實施例係提供一種半導體裝置中凹入閘極 之製造方法,能在一凹入閘極製程中,防止對在凹入閘極 下方的場氧化層造成損害,且即使主動區和凹入圖案之間 有部分的覆蓋錯位,也能防止對形成有儲存節點的該主動 區造成實質的損害。 • 本發明的其他實施例係提供一種半導體裝置中球狀凹 入閘極的製造方法,即使主動區和凹入圖案之間有部分的 覆蓋錯位,也能防止對形成有儲存節點的該主動區造成實 質的損害。 本發明之一實施例係提供一種半導體裝置中凹入閘極 之製造方法,該方法包括:在一基板上形成一裝置隔離結 構,藉以界定一主動區;在該基板上方形成一硬遮罩圖案, 藉以選擇性地露出該主動區的至少一部分;使用該硬遮罩 200816326 圖案作爲一飩刻障蔽,而透過一蝕刻製程在該主動區形成 一凹入圖案;除去該硬遮罩圖案;在該基板上方形成一閘 * 極絕緣層;以及在該閘極絕緣層上方形成一閘極電極,藉 以至少覆蓋該凹入圖案。 本發明之另一實施例係提供一種半導體裝置中凹入閘 極之製造方法,該方法包括:在一基板上形成一裝置隔離 結構’藉以界定一主動區;在該基板上方形成一硬遮罩圖 案’藉以選擇性地露出該主動區的至少一部分;使用該硬 • 遮罩圖案作爲一蝕刻障蔽,而透過一蝕刻製程在該主動區 形成一頸部圖案;在該頸部圖案和該硬遮罩圖案之側壁上 形成一犧牲側壁;使用該硬遮罩圖案,透過一^触刻製程而 在該頸部圖案下方形成一球狀圖案;除去該犧牲側壁和該 硬遮罩圖案;在該基板上方形成一閘極絕緣層;以及在該 閘極絕緣層上方形成一閘極電極,藉以充塡至少該頸部圖 案和該球狀圖案。 【實施方式】 • 本發明之實施例係提供一種半導體裝置中凹入閘極之 製造方法,其中在一凹入閘極製程中,能防止對在凹入閘 極下方的場氧化層造成損害,且即使一主動區和一凹入圖 案之間有部分的覆蓋錯位,也能防止對形成有一儲存節點 的該主動區造成實質的損害。 第2A圖至第2H圖係說明用以製造本發明之實施例的 凹入閘極的一種方法。在第2A圖至第2H圖中,上面的圖 式係平面圖,而下面的圖式係沿著該平面之I-Γ線的截面圖。 200816326 參照第2A圖,使用淺溝槽隔離(STI)製程,在一基板 21上形成一場氧化層22。該場氧化層22係作用爲一裝置 隔離結構。場氧化層22定義出一主動區23,其中主動區 23係形成爲具有一主軸和一副軸之形態的島狀。在平面圖 中,線Ι-Γ係與主動區23的該主軸平行,並且一凹入閘極 係在該副軸方向上通過主動區23,這稍後將說明。 參照第2B圖,一碳基硬遮罩24係形成於定義有主動 區23的基板21上方。碳基硬遮罩24係可由非晶形碳 (amorphous carbon)層所形成。碳基硬遮罩24的厚度範圍係 可以從大約1,000A到大約2,000A。即使在一隨後的蝕刻製 程當中將完全除去碳基硬遮罩24,一厚度少於大約100A 的矽氧化(s i 0 2)層(未圖示)係可形成在碳基硬遮罩2 4下 方’以保護基板2 1免於損害。在使基板2 1圖案化來形成 一凹入圖案時,碳基硬遮罩2 4係作爲一硬遮罩。 氧基硬遮罩25係形成於碳基硬遮罩24上。能在大約 200A到大約600A的厚度範圍以矽氧氮化物(Si〇N)或者氧 化矽(Si〇2)來形成氧基硬遮罩25。矽基硬遮罩26係形成在 氧基硬遮罩2 5上。能在大約2 0 0 A到大約4 0 0 A的厚度範圍 以非晶矽或者多晶矽來形成矽基硬遮罩2 6。 氧基硬遮罩25和矽基硬遮罩26係在隨後触刻碳基硬 遮罩24的製程中作爲硬遮罩。本發明的實施例中,用以形 成該凹入閘極的該硬遮罩係三重結構的硬遮罩圖案,其包 括碳基硬遮罩24、氧基硬遮罩25、以及矽基硬遮罩26。 參照第2C圖,藉由塗佈、曝光並顯影一光阻來形成作 200816326 爲一凹入遮罩的第一光阻圖案27,其具有彼此之間有間 的直線圖案。在本發明中,因爲不會鈾刻到錯位存在的 動區23,所以在主動區23與第一光阻圖案27之間的錯 (第2C圖中的M)並非嚴重限制,其將在後面說明詳細。 後來,使用第一光阻圖案27來選擇性地對矽基硬遮 26進行乾式蝕刻。因爲將較於氧基硬遮罩25,矽基硬遮 26係具有高蝕刻選擇性,所以能輕易地使矽基硬遮罩 圖案化且不會同時飩刻到氧基硬遮罩25。 透過矽基硬遮罩26的乾式蝕刻,形成彼此之間有間 之一直線圖案的一矽基硬遮罩圖案26A,其形狀類似第 光阻圖案27,且部分地露出氧基硬遮罩25。 參照第2D圖,除去第一光阻圖案27以露出矽基硬 罩圖案26A。參照第2E圖,藉由塗佈、曝光並顯影一光 而在結果結構的某區域上形成第二光阻圖案28。第二光 圖案28係覆蓋該場氧化層,該場氧化層上方係通過有通 閘極。亦即,第二光阻圖案28係形成爲島狀,其中,在 數相鄰主動區23之間,靠近閘極電極和場氧化層22的 數相鄰主動區23之相互面對的末端係被該第二光阻圖 28所覆蓋。 詳細言之,在線ΙΙ-ΙΓ的方向上,第二光阻圖案28 在相鄰的主動區23之間覆蓋該場氧化層,且第二光阻圖 28係部分地重疊於相鄰主動區23之相互面對的末端。在 ΙΙΙ-ΙΙΓ的方向上,第二光阻圖案28係只形成在相鄰主動 23之間的場氧化層22上方,卻開放直接靠近主動區23 隔 主 位 罩 罩 26 隔 遮 阻 阻 iJBL 過 多 多 案 係 案 線 的 -10- 200816326 部分場氧化層22。 ' 因此,因爲第二光阻圖案28而露出了形成有該凹入圖 . 案的主動區23和靠近主動區23的部分場氧化層22,但是 該通過閘極通過上方的一部分場氧化層係依然被第二光阻 圖案28所覆蓋。然後,在第二光阻圖案28下方選擇性地 露出矽基硬遮罩圖案26A。矽基硬遮罩圖案26A係露出形 成有凹入圖案的一區域。 參照第2F圖,使用第二光阻圖案28來作爲一鈾刻障 ^ 蔽,藉以對因矽基硬遮罩26A而露出的氧基硬遮罩25進行 乾式蝕刻。後來,在氧基硬遮罩25下方的碳基硬遮罩24 係被乾式蝕刻。在碳基硬遮罩24的乾式蝕刻完成之後,第 二光阻圖案28也被蝕刻掉。因此,在碳基硬遮罩24的乾 式飩刻之後,不殘留第二光阻圖案28。在第2F圖中,在 矽基硬遮罩圖案26A上方的虛線係表示執行乾式蝕刻之後 被除去的第二光阻圖案。當完成一連串的飩刻製程時,留 下堆疊的硬遮罩圖案100,其包括碳基硬遮罩圖案24A、氧 φ 基硬遮罩圖案25A和矽基硬遮罩圖案26A。 因碳基硬遮罩圖案24A而露出了形成有該凹入圖案的 該主動區部分,而不是露出因碳基硬遮罩圖案24A和氧基 硬遮罩圖案25A仍然被留下所導致堆疊之硬遮罩圖案1〇〇 覆蓋通過閘極P通過之主動區部分。 參照第2G圖,使用堆疊之硬遮罩圖案1〇〇來作爲一鈾 刻障蔽,對該露出的主動區23選擇性進行乾式蝕刻,藉以 形成凹入圖案29。然後,當飩刻主動區23時,矽基硬遮罩 -11- 200816326 圖案26A和氧基硬遮罩圖案25A被蝕刻掉。在第2G圖中, " 一虛線係表示在進行乾式蝕刻的製程之後被除去的矽基硬 、 遮罩圖案26A和氧基硬遮罩圖案25A。 在形成凹入圖案之後,只有碳基硬遮罩圖案24A存在 於基板21上方,意即在形成凹入圖案29時,碳基硬遮罩 圖案24A被用作爲一硬遮罩。碳基硬遮罩圖案24众係部分 地被保留在通過閘極P通過之部分的上方,藉此能防止在 通過閘極P通過之該場氧化層的損失。 φ 因爲剩下的碳基硬遮罩圖案24A,一蝕刻損失29A只 發生在靠近凹入圖案29的場氧化層22。亦即,因爲在通過 閘極P通過之部分上方的部分場氧化層22係被碳基硬遮罩 圖案24A所覆蓋,可有效地防止場氧化層22之損失。被碳 基硬遮罩圖案24A所覆蓋的部分場氧化層22係對該儲存節 點所連結的主動區有影響的部分。 同時,參照第2G圖的平面圖,碳基硬遮罩圖案24A 係僅露出形成有凹入圖案29的區域及其鄰近的場氧化層 φ 22之部分29A,但覆蓋了在場氧化層22上方的其它區域。 因此,沿著該相同軸的相鄰主動區2 3之互相面對的末端係 因爲被碳基硬遮罩圖案24A所覆蓋,所以被覆蓋的區域未 被飩刻。 參照第2H圖,除去碳基硬遮罩圖案24A。碳基硬遮罩 圖案24A係可由非晶形碳層所形成,所以可使用氧等離 子’透過一傳統的光阻除去製程來除去碳基硬遮罩圖案 24A。其結果,在主動區23中使凹入圖案29形成至一定深 -12- 200816326 度,且蝕刻損失不會發生在通過閘極P所通過之場氧化層 22的部分,但只有在靠近凹入圖案29的部分會有蝕刻損失 29A。 第21圖係說明在本發明之實施例中形成的一閘極電 極。形成有該凹入圖案的該結果結構的整個表面上係形成 有一閘極絕緣層3 0。此後,執行用於閘極電極3 1的一導電 層之沈積製程(deposition process)和一閘極圖案化製程,藉 以完成該凹入閘極製程。形成閘極電極31且閘極電極3 1 覆蓋凹入圖案29。使在閘極電極31下方的凹入圖案29提 供一通道,其被稱爲一凹入通道。因此,相較於一典型平 面通道,該通道長度增加。 第3圖係沿著第211圖之線1¥-1¥'的一截面圖。在通過 閘極P通過的部分場氧化層22沒有餽刻損失,但在靠近凹 入圖案29的部分(亦即,通過閘極P和凹入圖案29之間) 係發生蝕刻損失29A。 在本發明的實施例中,可使用具有島狀的第二光阻圖 案2 8,來防止在該通過閘極下方之場氧化層的蝕刻損失。 即使在該主動區和該凹入圖案之間存在有部分的覆蓋錯 位,也能進一步防止對儲存節點所連結之主動區造成實質 損害。 雖然形成第二光阻圖案28來覆蓋在該通過閘極P通過 之部分場氧化層,但可形成第二光阻圖案來覆蓋所有場氧 化層,亦即,除了藉由控制其他實施例的一該曝光製程而 形成該凹入圖案的區域之外,該通過閘極P通過之該場氧 -13- 200816326 化層的整個區域。在形成該光阻圖案來覆蓋該通過閘極所 ' 通過之該整個場氧化層之後,當執行該蝕刻製程的時候, ^ 可防止在形成該凹入圖案時,該通過閘極所通過之部分下 方的該整個場氧化層之蝕刻損失。 第4A圖至第4J圖係說明用以製造本發明之另一實施 例的凹入閘極的一種方法。在第4A圖至第4J圖中,上面 的圖式係平面圖,而下面的圖式係沿著該平面之Ι-Γ線的截 面圖 φ 參照第4A圖,使用淺溝槽隔離(STI)製程,在一基板 41上形成一場氧化層42。場氧化層22定義出一主動區43, 其中主動區43係形成爲具有一主軸和一副軸之形態的島 狀。在平面圖中,線Ι-Γ係與主動區43的該主軸平行,並 且一^凹入鬧極係在該副軸方向上通過主動區43’這稍後將 說明。 參照第4B圖,一碳基硬遮罩44係形成於定義有主動 區43的基板41上方。碳基硬遮罩44係可由非晶形碳 φ (amorphous carbon)層所形成。碳基硬遮罩44的厚度範圍係 可以從大約1,000A到大約2,000A。即使在一隨後的鈾刻製 程當中將完全除去碳基硬遮罩44,——厚度少於大約1〇〇A 的矽氧化(Si〇2)層係可形成在碳基硬遮罩44下方,以保護 基板41免於損害。在使基板41圖案化來形成一凹入圖案 時,碳基硬遮罩44係作爲一硬遮罩。 氧基硬遮罩45係形成於碳基硬遮罩44上。能在大約 200A到大約600人的厚度範圍以矽氧氮化物(3丨〇”或者氧 -14- 200816326 化矽(Si 〇2)來形成氧基硬遮罩45。矽基硬遮罩46係形成在 氧基硬遮罩45上。能在大約200A到大約400A的厚度範圍 以非晶矽或者多晶矽來形成矽基硬遮罩46。 氧基硬遮罩4 5和矽基硬遮罩4 6係在隨後蝕刻碳基硬 遮罩44的製程中作爲硬遮罩。本發明的實施例中,用以形 成該球狀凹入閘極的該硬遮罩係三重結構的硬遮罩圖案, 其包括碳基硬遮罩44、氧基硬遮罩45、以及矽基硬遮罩46。 參照第4C圖,藉由塗佈、曝光並顯影一光阻來形成第 一光阻圖案4 7,其具有彼此之間有間隔的直線圖案。在本 發明中,因爲不會蝕刻到錯位存在的主動區43,所以在主 動區43與第一光阻圖案47之間的錯位(第4C圖中的M)並 非嚴重限制,其將在後面詳細說明。 使用第一光阻圖案47來選擇性地對矽基硬遮罩46進 行乾式蝕刻。因爲將較於氧基硬遮罩45,矽基硬遮罩46 係具有高蝕刻選擇性,所以能輕易地使矽基硬遮罩46圖案 化。透過矽基硬遮罩46的乾式蝕刻,形成具有間隔圖案之 一直線的一矽基硬遮罩圖案46A,其形狀類似第一光阻圖 案47。因此,部分地露出氧基硬遮罩45。 參照第4D圖,除去第一光阻圖案47以露出矽基硬遮 罩圖案46A。因爲第一光阻圖案47係由光阻所形成’所以 利用一傳統的光阻除去製程來除去第一光阻圖案47。 參照第4E圖,藉由塗佈、曝光並顯影一光阻而在結果 結構的某區域上形成第二光阻圖案48。第二光阻圖案48 {系覆蓋該場氧化層,該場氧化層上方係通過有通過閘極。 -15- 200816326 亦即,第二光阻圖案48係形成爲島狀,其中,在多數相鄰 主動區43之間,靠近閘極電極和場氧化層42的多數相鄰 主動區43之相互面對的末端係被該第二光阻圖案48所覆 蓋。 特別是,在線ΙΙ-ΙΓ的方向上,該第二光阻圖案48係 在相鄰的主動區43之間覆蓋該場氧化層,此外,第二光阻 圖案48係部分地重疊於相鄰主動區43之相互面對的末 端。在線III-ΙΙΓ的方向上,第二光阻圖案48係只形成在相 鄰主動區43之間的場氧化層42上方,卻開放直接靠近主 動區43的部分場氧化層42。 因此,因爲第二光阻圖案48而露出了形成有該凹入圖 案的主動區43和靠近主動區43的部分場氧化層42,但是 該通過閘極通過上方的一部分場氧化層係依然被第二光阻 圖案48所覆蓋。然後,在第二光阻圖案48下方選擇性地 露出矽基硬遮罩圖案46A。矽基硬遮罩圖案46A係露出形 成有凹入圖案的一區域。 參照第4F圖,使用第二光阻圖案48來作爲一蝕刻障 蔽,藉以對因矽基硬遮罩46 A而露出的氧基硬遮罩45進行 乾式触刻。後來,在氧基硬遮罩45下方的碳基硬遮罩44 係被乾式蝕刻。在碳基硬遮罩44的乾式蝕刻完成之後,第 二光阻圖案48也被蝕刻掉。因此,在碳基硬遮罩44的乾 式飩刻之後,不殘留第二光阻圖案48。在矽基硬遮罩圖案 46A上方的虛線係表示執行乾式蝕刻之後被除去的第二光 阻圖案。當完成一連串的蝕刻製程時,留下堆疊的硬遮罩 «16- 200816326 圖案200,其包括碳基硬遮罩圖案44A、氧基硬遮罩圖案 Λ 45Α和矽基硬遮罩圖案46Α。 . 因碳基硬遮罩圖案44Α而露出了形成有該凹入圖案的 該主動區部分,而不是露出因碳基硬遮罩圖案44Α和氧基 硬遮罩圖案45Α仍然被留下所導致堆疊之硬遮罩圖案200 覆蓋通過閘極Ρ通過之主動區部分。 參照第4G圖,使用堆疊之硬遮罩圖案200來作爲一蝕 刻障蔽,對該露出的主動區43選擇性進行乾式蝕刻,藉以 ^ 形成頸部圖案49。然後,當蝕刻主動區43時,矽基硬遮罩 圖案46 Α和氧基硬遮罩圖案45Α被蝕刻掉。在第4G圖中, 一虛線係表示在該乾式蝕刻之後被除去的矽基硬遮罩圖案 46A和氧基硬遮罩圖案45A。 在形成頸部圖案49之後,只有碳基硬遮罩圖案44A存 在於基板41上方,意即在形成頸部圖案49時,碳基硬遮 罩圖案44A被用作爲一硬遮罩。碳基硬遮罩圖案44A係部 分地被保留在通過閘極P通過之部分的上方,藉此能防止 φ 在通過閘極P通過之該場氧化層的損失。 因爲剩下的碳基硬遮罩圖案44A,一蝕刻損失29A只 發生在靠近頸部圖案49的場氧化層42。亦即,因爲在通過 閘極P通過之部分上方的部分場氧化層42係被碳基硬遮罩 圖案44A所覆蓋,可有效地防止場氧化層42之損失。被碳 基硬遮罩圖案44A所覆蓋的部分場氧化層42係對該儲存節 點所連結的主動區有影響的部分。
同時,參照第4G圖的平面圖,碳基硬遮罩圖案44A -17· 200816326 係僅露出形成有頸部圖案49的區域及其及鄰近的場氧化 i 層42之部分49A,但覆蓋了在場氧化層42上方的其它區 * 域。因此,沿著該相同軸的相鄰主動區43之互相面對的末 端係被碳基硬遮罩圖案44A所覆蓋,所以被覆蓋的區域未 被飩刻。 頸部圖案49的深度之範圍係可以從大約500A到大約 1,5 00A。一般來說,一球狀圖案係包括一頸部圖案和一球 狀圖案。因此,在形成該頸部圖案之後,執行等向飩刻製 p 程(iso tropic etching pro cess)來形成該球狀圖案。 參照第4H圖,在剩餘的碳基硬遮罩圖案44A上堆積一 犧牲層,之後對該犧牲層進行乾式蝕刻,以形成犧牲側壁 50。在用於形成該球狀圖案的等向蝕刻製程期間,犧牲側 壁50係防止頸部圖案49的側壁受到損害。更詳細而言, 藉由將氧化層之厚度範圍形成在大約50A到大約200A,然 後對該氧化層進行乾式蝕刻,藉以來形成犧牲側壁5 0。可 使用回蝕製程來執行用以形成犧牲側壁50的乾式蝕刻。因 φ 此,犧牲側壁50係覆蓋碳基硬遮罩圖案44A的側壁和頸部 圖案49的側壁。 參照第41圖,使用碳基硬遮罩圖案44A作爲一蝕刻障 蔽,來執行等向乾式蝕刻製程,藉以形成球狀圖案5 1。在 該等向乾式蝕刻製程當中,犧牲側壁50係防止頸部圖案49 的側壁受到損害。該等向乾式蝕刻製程係使得球狀圖案5 1 具有環狀蝕刻外形。頸部圖案4 9係具有垂直的蝕刻外形。 介由上述之飩刻製程,形成一包括頸部圖案49和球狀圖案 200816326 51的球狀凹入圖案300。 參照第4J圖,除去碳基硬遮罩圖案44A和犧牲側壁 50。可使用氧等離子,透過一傳統的光阻除去製程來除去 碳基硬遮罩圖案44A。犧牲側壁50係由氧化物所形成,所 以可使用氫氟酸(HF),透過一清洗製程來除去犧牲側壁 5 0。其結果,在主動區43中形成包括頸部圖案49和球狀 圖案5 1的球狀凹入圖案300,且蝕刻損失不會發生在通過 閘極P所通過之場氧化層42的部分,但只有在靠近凹入圖 案49的部分會有蝕刻損失29A。 第4K圖係說明在本發明之實施例中形成的一閘極電 極。形成有該球狀凹入圖案300的該結果結構的整個表面 上係形成有一閘極絕緣層52。此後,執行用於一閘極電極 53的一導電層之沈積製程和一閘極圖案化製程,藉以完成 該凹入閘極製程。形成閘極電極53且閘極電極53覆蓋頸 部圖案49和球狀圖案5 1兩者。使在閘極電極5 3下方的球 狀凹入圖案300提供一通道。因此,該通道長度係比上述 第21圖之凹入圖案29還要長。 第5圖係沿著第4J圖之線IV-IV’的一截面圖。在通過 閘極P通過的部分場氧化層42沒有蝕刻損失,但在靠近球 狀凹入圖案300的部分(亦即,通過閘極P和球狀凹入圖案 3 00之間)係發生飩刻損失29A。 在本發明的實施例中,可使用第二光阻圖案28來防止 在該通過閘極下方之場氧化層的餽刻損失。即使在該主動 區和該球狀凹入圖案之間存在有部分的覆蓋錯位,也能進 -19- 200816326 一步防止對儲存節點所連結之主動區造成實質損害。 ^ 雖然形成第二光阻圖案48來覆蓋在該通過閘極p通過 - 之部分場氧化層,但可形成第二光阻圖案來覆蓋所有場氧 化層,亦即,除了藉由控制其他實施例的一該曝光製程而 形成該凹入圖案的區域之外,該通過閘極P通過之該場氧 化層的整個區域。在形成該光阻圖案來覆蓋該通過閘極所 通過之該整個場氧化層之後,當執行該蝕刻製程的時候, 可防止在形成該凹入圖案時,該通過閘極所通過之部分下 φ 方的該整個場氧化層之蝕刻損失。 如同上述,本發明係提供一種方法,用以在形成該凹 入閘極或者該球狀凹入閘極時,防止在該通過閘極下方之 該場氧化層的餓刻損失,即使該主動區和該球狀凹入圖案 之間有部分的覆蓋錯位,也能防止儲存節點的砂受到實質 損害。 已以數個實施例來說明本發明,只要不背離如下述申 請專利範圍所規範之發明精神或範圍,熟習該項技術者能 φ 夠進行各種改變及修改。 【圖式簡單說明】 第1 A和1 B圖係說明用以製造凹入閘極的一種傳統方 法。 第1 c圖係說明傳統方法中在主動區和凹入圖案之間 的覆蓋錯位。 第1D圖係說明以傳統方法在形成一閘極絕緣層和一 閘極電極之後的結果結構 -20- 200816326 第2A圖至第211圖係說明用以製造本發明之實施例的 . 凹入閘極的一種方法。 第21圖係說明在本發明之實施例中形成的一閘極電 極。 第3圖係沿著第2H圖之線IV-IW的一截面圖。 第4A圖至第4J圖係說明用以製造本發明另一實施例 的球狀凹入閘極的一種方法。 第4K圖係說明在本發明之實施例中形成的一閘極電 極。 ® 第5圖係沿著第4J圖之線IV-IW的一截面圖。 【主要元件符號說明】 11 基 板 12 場 氧 化 層 13 主 動 1〇£ 14 凹 入 遮 罩 F 凹 入 部 份 R 凹 入 圖 案 Μ 覆 蓋 錯 位 15 閘 極 絕 緣層 16 閘 極 電 極 Ρ 通 過 閘 極 21 基 板 22 場 氧 化 層 23 主 動 區 -21 - 200816326 24 碳基 24A 碳基 25 氧基 25A 氧基 26 矽基 26A 矽基 27 第一 2 8 第二 29 凹入 29A 蝕刻 30 閘極 31 閘極 100 堆疊 41 基板 42 場氧 43 主動 44 碳基 44A 碳基 45 氧基 45A 氧基 46 矽基 46A 矽基 47 第一 48 笛一
硬遮罩 硬遮罩圖案 硬遮罩 硬遮罩圖案 硬遮罩 硬遮罩圖案 光阻圖案 光阻圖案 圖案 損失 絕緣層 電極 之硬遮罩圖案 化層 硬遮罩 硬遮罩圖案 硬遮罩 硬遮罩圖案 硬遮罩 硬遮罩圖案 光阻圖案 光阻圖案 -22 200816326 49 頸 部 圖 案 49A 部 分 50 犧 牲 側 壁 51 球 狀 圖 案 52 閘 極 絕 緣 層 53 閘 極 電 極 200 堆 疊 之 硬 遮 罩圖案 300 球 狀 凹 入 圖 案
-23

Claims (1)

  1. 200816326 十、申請專利範圍: 。κ一種半導體裝置中凹入削極之製造方法,該方法包括: , 在一基板上形成一裝置隔離結構,以界定一主動區; 在該基板上方形成一硬遮罩圖案,以選擇性地露出 該主動區的至少一部分; 使用該硬遮罩圖案作爲一蝕刻障蔽,而透過一蝕刻 製程在該主動區形成一凹入圖案; 除去該硬遮罩圖案; Φ 在該基板上方形成一閘極絕緣層;以及 在該閘極絕緣層上方形成〜閘極電極,以覆蓋至少 該凹入圖案。 2 ·如申請專利範圍第1項之製造方法,其中,該形成硬遮 罩圖案之步驟係包括,在多數相鄰主動區之間,形成一 部分的硬遮罩圖案’以覆蓋該多數相鄰主動區之相互面 對的末端以及該裝置絕緣結構。 3 ·如申請專利範圍第2項之製造方法,其中,該硬遮罩圖 φ 案係包括三重結構的硬遮罩圖案。 4·如申請專利範圍第3項之製造方法,其中,該形成三重 結構的硬遮罩圖案之步驟,係包含: 形成一碳基硬遮罩和一氧基硬遮罩; 在該氧基硬遮罩上方,形成具有彼此之間含有間隔 之一直線圖案的矽基硬遮罩圖案; 在該砍基硬遮罩圖案上方’形成一島狀遮罩圖案, 以在該多數相鄰主動區之間,覆蓋該多數相鄰主動區之 -24- 200816326 相互面對的末端以及該裝置絕緣結構;以及 ’ 使用該島狀遮罩圖案及該矽基硬遮罩圖案作爲一蝕 , 刻障蔽,以蝕刻該氧基硬遮罩和該碳基硬遮罩。 5·如申請專利範圍第4項之製造方法,其中,該形成矽基 硬遮罩圖案之步驟,係包含: 在該氧基硬遮罩上方形成一矽基硬遮罩; 在該矽基硬遮罩上方,形成具有彼此之間有間隔之 一直線圖案的凹入遮罩; φ 使用該凹入遮罩作爲一蝕刻障蔽,來蝕刻該矽基硬 遮罩,以形成該矽基硬遮罩圖案;以及 除去該凹入遮罩。 6 ·如申請專利範圍第4項之製造方法,其中,該碳基硬遮 罩係包括非晶形碳層(amorphous carbon layer)。 7 ·如申請專利範圍第4項之製造方法,其中,該碳基硬遮 罩係形成爲厚度軔圍從大約1, 〇 〇 〇 A到大約2,〇 〇 〇 A。 8·如申請專利範圍第4項之製造方法,其中,更包含在該 φ 碳基硬遮罩和該基板之間形成厚度少於大約1 00A的氧化 層。 9.如申請專利範圍第4項之製造方法,其中,該氧基硬遮 罩係包括矽氧氮化物或者氧化矽。 10.如申請專利範圍第4項之製造方法,其中,該氧基硬遮 罩係形成爲具有大約2〇〇A到大約600A的厚度範圍。 11·如申請專利範圍第4項之製造方法,其中,該矽基硬遮 罩係包括非晶砂或者多晶砂。 -25- 200816326 12·如申請專利範圍第4項之製造方法,其中,該矽基硬遮 - 罩係形成爲具有大約200Α到大約400Α的厚度範圍。 、 13.—種半導體裝置中凹入閘極之製造方法,該方法包括: 在一^基板上形成一*裝置隔離結構,以界定一主動區; 在該基板上方形成一硬遮罩圖案,以選擇性地露出 該主動區的至少一部分; 使用該硬遮罩圖案作爲一蝕刻障蔽,透過一蝕刻製 程而在該主動區形成一頸部圖案; g 在該頸部圖案和該硬遮罩圖案之側壁上,形成一犧 牲側壁; 使用該硬遮罩圖案,透過一鈾刻製程而在該頸部圖 案下方,形成一球狀(bulb)圖案; 除去該犧牲側壁和該硬遮罩圖案; 在該基板上方形成一閘極絕緣層;以及 在該閘極絕緣層上方形成一閘極電極,以充塡至少 該頸部圖案和該球狀圖案。 φ 14·如申請專利範圍第13項之製造方法,其中,該形成硬遮 罩圖案之步驟係包括,在多數相鄰主動區之間,形成一 部分的硬遮罩圖案來覆蓋該多數相鄰主動區之相互面對 的末端以及該裝置絕緣結構。 15·如申請專利範圍第14項之製造方法,其中,該硬遮罩圖 案係包括三重結構的硬遮罩圖案。 16.如申請專利範圍第15項之製造方法,其中,該形成三重 結構的硬遮罩圖案之步驟,係包含: -26- 200816326 形成一碳基硬遮罩和一氧基硬遮罩; ^ 在該氧基硬遮罩上方’形成具有彼此之間有間隔之 - 一直線圖案的矽基硬遮罩圖案; 在該矽基硬遮罩圖案上方形成一島狀遮罩圖案,藉 以在彼此之間覆蓋該多數相鄰主動區之相互面對的末端 以及該裝置絕緣結構;以及 使用該島狀遮罩圖案及該矽基硬遮罩圖案作爲一蝕 刻障蔽,來蝕刻該氧基硬遮罩和該碳基硬遮罩。 p 17.如申請專利範圍第16項之製造方法,其中,該形成矽基 硬遮罩圖案之步驟,係包含: 在該氧基硬遮罩上方形成一矽基硬遮罩; 在該矽基硬遮罩上方,形成具有彼此之間有間隔之 一直線圖案的凹入遮罩; 使用該凹入遮罩作爲一蝕刻障蔽,來蝕刻該矽基硬 遮罩,以形成該矽基硬遮罩圖案;以及 除去該凹入遮罩。 φ 18·如申請專利範圍第16項之製造方法,其中,該碳基硬遮 罩係包括非晶形碳層。 19·如申請專利範圍第16項之製造方法,其中,該碳基硬遮 罩係形成爲具有大約1,000A到大約2,000A的厚度範圍。 20.如申請專利範圍第16項之製造方法,其中,更包含在該 碳基硬遮罩和該基板之間形成厚度少於大約丨00 A的氧化 層。 21·如申請專利範圍第16項之製造方法,其中,該氧基硬遮 -27- 200816326 罩係包括矽氧氮化物或者氧化矽。 • 2 2 ·如申請專利範圍第1 6項之製造方法,其中,該氧基硬遮 — 罩係形成爲具有大約200 A到大約600 A的厚度範圍。 2 3 .如申請專利範圍第1 6項之製造方法,其中,該矽基硬遮 罩係包括非晶矽或者多晶矽。 24·如申請專利範圍第16項之製造方法,其中,該矽基硬遮 罩係形成爲具有大約200A到大約400A的厚度範圍。 25·如申請專利範圍第13項之製造方法,其中,該形成犧牲 側壁之步驟,係包含: 在包括該頸部圖案的該碳基硬遮罩上方形成一氧化 層;以及 執行一回蝕製程,以使該氧化層保留在該頸部圖案 和該硬遮罩圖案的側壁上。
    -28-
TW096100477A 2006-09-29 2007-01-05 半導體裝置中凹入閘極之製造方法 TWI447814B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060096334A KR100798774B1 (ko) 2006-09-29 2006-09-29 반도체소자의 리세스게이트 제조 방법

Publications (2)

Publication Number Publication Date
TW200816326A true TW200816326A (en) 2008-04-01
TWI447814B TWI447814B (zh) 2014-08-01

Family

ID=39219546

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096100477A TWI447814B (zh) 2006-09-29 2007-01-05 半導體裝置中凹入閘極之製造方法

Country Status (5)

Country Link
US (2) US7579265B2 (zh)
JP (1) JP2008091868A (zh)
KR (1) KR100798774B1 (zh)
CN (1) CN100590816C (zh)
TW (1) TWI447814B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100824995B1 (ko) * 2006-12-27 2008-04-24 주식회사 하이닉스반도체 리세스 게이트를 갖는 반도체 소자의 제조 방법
KR100873018B1 (ko) 2007-08-31 2008-12-10 주식회사 하이닉스반도체 리세스 게이트를 갖는 반도체 소자의 제조방법
KR100998948B1 (ko) * 2008-07-15 2010-12-09 주식회사 하이닉스반도체 리세스 게이트를 갖는 반도체 장치 제조 방법
KR101814576B1 (ko) * 2011-04-20 2018-01-05 삼성전자 주식회사 반도체 소자
KR102003004B1 (ko) 2012-09-12 2019-07-23 삼성전자주식회사 매립 게이트를 포함하는 반도체 소자 및 그 제조 방법
KR102150965B1 (ko) 2013-01-24 2020-09-02 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR102029923B1 (ko) 2013-05-31 2019-11-29 에스케이하이닉스 주식회사 반도체 장치 및 그의 제조 방법
KR102133910B1 (ko) 2018-12-19 2020-07-14 주식회사 포스코 방향성 전기강판 및 그의 제조 방법
CN114093942B (zh) * 2020-07-30 2024-05-28 中国科学院微电子研究所 一种半导体结构、其制造方法及dram

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100282452B1 (ko) * 1999-03-18 2001-02-15 김영환 반도체 소자 및 그의 제조 방법
GB9928285D0 (en) 1999-11-30 2000-01-26 Koninkl Philips Electronics Nv Manufacture of trench-gate semiconductor devices
JP2004071733A (ja) * 2002-08-05 2004-03-04 Sony Corp 半導体装置およびその製造方法
US6861701B2 (en) * 2003-03-05 2005-03-01 Advanced Analogic Technologies, Inc. Trench power MOSFET with planarized gate bus
KR20050027381A (ko) * 2003-09-15 2005-03-21 삼성전자주식회사 트랜지스터의 리세스 채널 형성 방법
KR100614240B1 (ko) * 2004-06-10 2006-08-18 삼성전자주식회사 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그 형성방법
KR100618861B1 (ko) * 2004-09-09 2006-08-31 삼성전자주식회사 로컬 리세스 채널 트랜지스터를 구비하는 반도체 소자 및그 제조 방법
US7442609B2 (en) * 2004-09-10 2008-10-28 Infineon Technologies Ag Method of manufacturing a transistor and a method of forming a memory device with isolation trenches
US20060113590A1 (en) * 2004-11-26 2006-06-01 Samsung Electronics Co., Ltd. Method of forming a recess structure, recessed channel type transistor and method of manufacturing the recessed channel type transistor
KR20060062358A (ko) * 2004-12-03 2006-06-12 삼성전자주식회사 리세스 채널 트랜지스터를 갖는 반도체 장치의 제조 방법
JP2006173429A (ja) 2004-12-17 2006-06-29 Elpida Memory Inc 半導体装置の製造方法
KR100596889B1 (ko) * 2005-03-22 2006-07-04 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP2007250855A (ja) * 2006-03-16 2007-09-27 Elpida Memory Inc 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN100590816C (zh) 2010-02-17
US20090269917A1 (en) 2009-10-29
US7875540B2 (en) 2011-01-25
US20080081447A1 (en) 2008-04-03
CN101154595A (zh) 2008-04-02
US7579265B2 (en) 2009-08-25
JP2008091868A (ja) 2008-04-17
KR100798774B1 (ko) 2008-01-29
TWI447814B (zh) 2014-08-01

Similar Documents

Publication Publication Date Title
US7858490B2 (en) Semiconductor device having dual-STI and manufacturing method thereof
TWI695488B (zh) 具有整合式高k金屬控制閘之非揮發性分離閘記憶體單元及其製造方法
US9337089B2 (en) Method for fabricating a semiconductor device having a bit line contact
JP5073157B2 (ja) 半導体装置
JP2004064083A (ja) 自己整列した接合領域コンタクトホールを有する半導体装置及びその製造方法
US8164119B2 (en) Semiconductor device including conductive lines with fine line width and method of fabricating the same
US7875540B2 (en) Method for manufacturing recess gate in a semiconductor device
US20080003833A1 (en) Fin mask and method for fabricating saddle type fin using the same
US6953959B2 (en) Integrated circuit devices including self-aligned contacts with increased alignment margin
TWI802997B (zh) 半導體結構及其製造方法
JP2011082476A (ja) 半導体素子及びその形成方法
KR100435261B1 (ko) 스플릿 게이트형 플래쉬 메모리소자의 제조방법
US20060216885A1 (en) Method for fabricating semiconductor device
TWI451533B (zh) 嵌入式快閃記憶體的製造方法
US20230247825A1 (en) Semiconductor device
US20090051014A1 (en) Method of fabricating semiconductor device having silicide layer and semiconductor device fabricated thereby
KR100408414B1 (ko) 반도체 소자 및 그 제조방법
KR20110077687A (ko) 반도체 메모리 장치 및 그 제조방법
JP4191203B2 (ja) 半導体装置及びその製造方法
US7790619B2 (en) Method for fabricating semiconductor device having narrow channel
KR20020017448A (ko) 선택적 에피택셜 성장법을 이용한 반도체 소자의 자기정렬된 컨택 패드 형성방법
JP5260989B2 (ja) 半導体装置の製造方法
KR100266028B1 (ko) 반도체장치 및 그 제조방법
CN100397597C (zh) 金属氧化物半导体晶体管的制造方法以及存储器元件的制造方法
JP2008300703A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees