[go: up one dir, main page]

TW200816225A - Apparatus and related method for controlling switch module in memory by detecting operation voltage of memory - Google Patents

Apparatus and related method for controlling switch module in memory by detecting operation voltage of memory Download PDF

Info

Publication number
TW200816225A
TW200816225A TW095136193A TW95136193A TW200816225A TW 200816225 A TW200816225 A TW 200816225A TW 095136193 A TW095136193 A TW 095136193A TW 95136193 A TW95136193 A TW 95136193A TW 200816225 A TW200816225 A TW 200816225A
Authority
TW
Taiwan
Prior art keywords
pulse width
width
voltage level
pulse
input
Prior art date
Application number
TW095136193A
Other languages
English (en)
Other versions
TWI305653B (en
Inventor
Wen-Chang Cheng
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Priority to TW095136193A priority Critical patent/TWI305653B/zh
Priority to US11/563,214 priority patent/US7417906B2/en
Priority to KR1020060126280A priority patent/KR100820897B1/ko
Priority to JP2007000519A priority patent/JP4653122B2/ja
Priority to DE102007007858A priority patent/DE102007007858B4/de
Publication of TW200816225A publication Critical patent/TW200816225A/zh
Application granted granted Critical
Publication of TWI305653B publication Critical patent/TWI305653B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048Data bus control circuits, e.g. precharging, presetting, equalising
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/18Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Pulse Circuits (AREA)
  • Dram (AREA)
  • Dc-Dc Converters (AREA)

Description

200816225 九、發明說明: 【發明所屬之技術領域】 本發明在於提供-種記憶齡取控制機制,尤指―種藉由 記憶體之工作賴來酿脈歧度以產生記紐巾倾傳輪路= 上之開關模組之控制訊號的裝置及其相關方法。 【先前技術】 一般而言,當微處理器欲存取-記髓(例如動態隨機存 憶體(D議))中某—筆#料時,需要發出—輸人指令訊號㈤^ 「資料讀取指令或者-資料寫人指令)至記憶體叫知記憶體來 進行資料存取動作,同時亦需要發出對應於此筆資料的一輸入位 址汛號以讓圮憶體可以按照此輸入位址訊號來存取該筆資料,而 在存取資料之前,輸人紐訊號與輸人指令訊號會先經由一解碼 器執行解碼運作以輸出一控制W虎來控制開關模組的導通時間以 便經由關模組來進行記憶體資料存取,例如,經由導通之開關 杈組來存取記憶體之複數個記憶庫(memory bank)中一特定記憶庫 内的記憶體單元(memorycell);另外,通常來說,輸入指令訊號 與輸入位址訊號係分別利用複數個電壓訊號的形式以輸入至記憶 體’而記憶體中亦有相對應的接腳來接收該複數個電壓訊號,舉 例來說,輸入位址訊號若由1〇個電壓訊號來表示之,則記憶體亦 具有10個接腳來分別接收此10個電壓訊號以得知輸入位址訊號 的内容,而輸入指令訊號的表示方式則類似於輸入位址訊號的表 不方式’其中電壓訊號係為具有一高電壓準位(例如5伏特)與一低 7 200816225 -電壓雜(例如G轉)的峨;此外,記憶體 中具有一操作時脈(亦 •即疏體時脈)’其_操作時脈來判斷位址訊號中每_電壓訊號 的電壓準位以得知輪入位址訊號以便進行資料存取。 在實作上,當記憶體之工作電壓操作於較高的準位時,輸入 指令訊號驗錢度將會隨之義,此雜減少開_組的導通 時間而影響到記憶體進行資料存取的時間;反之,當記憶體之工 •作電壓操作於較低的準位時,輸入指令訊號的脈波寬度將會隨之 長此守將有可月匕衫響到記憶體内對應開關模組的解碼器發生 錯誤運作⑼參&第丨圖,第丨圖是習知記憶㈣部控制開關模 組以存取資料的操作時序圖。開關模組可經由一訊號以虹來控 制其是否導通與導通時間。如第!圖所示,訊號CLK係表示記憶 體的操作時脈,訊號ADDR係表示輸入位址訊號中之一電壓訊 號,訊號COM!表示操作於正常電壓準位的輸入指令訊號(例如資 料'胃取指令或是浦寫人指令),其脈波寬度為卩…^而輸入指令 訊號COM〗將於高電壓準位時進行資料讀取運作或是資料寫入運 作;另外,訊號COM2表示工作電壓操作於較高準位之輸入指令 訊號的其中-例,而訊號C0M;3則表示工作電壓操作於較低準位 之輸入指令訊號的其中一例,因此,由第丨圖可知,工作電壓操 作於較咼準位之輸入指令訊號COM2的脈波寬度pw2將影響到之 後其控制訊號的脈波寬度,使得該脈波寬度將較短於工作電壓操 作於正常準位時之控制訊號CTRL的脈波寬度pwctrl,因此將減 . 少開關模組的導通時間而使得記憶體進行資料存取的時間變短; 8 200816225 一 另一方面,工作電壓操作於較低準位之輸入指令訊號COM3的脈 波覓度PW3將影響到解碼器而使其於執行解碼運作時可能發生錯 誤,其原因係脈波寬度PW3有可能過寬而超過輸入位址訊號 ADDR之脈波寬度PWADDR的上升邊緣或是下降邊緣。 【發明内容】 因此本發明之目的之一在於提供一種依據記憶體之工作電壓 ^ 來調整脈波寬度以產生控制開關模組之控制訊號的裝置及其相關 方法,以解決上述的問題。 依據本發明之申请專利範圍’其係揭露一種控制一記憶體内部 一開關模組之裝置。該裝置包含有一第一脈波寬度調整單元、一 第二脈波寬度調整單元、一解碼器與一偵測器,其中該第一脈波 寬度調整單元,用來接收一輸入指令訊號並選擇性地依據一第一 脈波寬度調整量來調整該輸入指令訊號之一脈波寬度以產生一調 _ 整後輸入指令訊號,而該解碼器輕接至該第一脈波寬度調整單 元,用來接收一輸入位址訊號與該調整後輸入指令訊號以產生一 控制訊號來控制該開關模組之導通時間以便經由該開關模組進行 記憶體資料存取,該第二脈波寬度調整單元係用來接收該控制訊 號並選擇性依據一第二脈波寬度調整量來調整該控制訊號之一脈 波寬度以產生一調整後控制訊號以控制該開關模組,以及該偵測 器耦接至該第一脈波寬度調整單元與該第二脈波寬度調整單元, 用來偵測該記憶體中一輸入訊號之電力特性以控制該第一、第二 9 200816225 脈波寬度調整單元設定該第一、第二脈波寬度調整量。 ' 依據本發明之申請專利範圍,其另揭露一種控制一記憶體内部 一開關模組之方法。該方法包含有接收一輸入指令訊號並選擇性 地依據一第一脈波寬度調整量來調整該輸入指令訊號之一脈波寬 度以產生一調整後輸入指令訊號,接收一輸入位址訊號與該調整 後輸入指令訊號以產生一控制訊號來控制該開關模組之導通時間 以便經由該開關模組進行記憶體資料存取,接收該控制訊號並選 擇性地依據一第二脈波寬度調整量來調整該控制訊號之一脈波寬 度以產生一調整後控制訊號以控制該開關模組,以及偵測該記憶 體中一輸入訊號之電力特性以設定該第一脈波寬度調整量。 【實施方式】 請參照第2圖,第2圖是本發明一實施例之控制開關模組21〇 之裝置200的示意圖。在本實施例中,裝置2〇〇與開關模組21〇 • 均設置於一記憶體(未顯示)中,如第2圖所示,裝置200内部 包含有一第一脈波寬度調整單元2〇2、一解碼器204、一第二脈波 覓度调整單元206以及一偵測器208,其中第一脈波寬度調整單元 202用來依據一第一脈波寬度調整量來調整輸入指令訊號c〇m之 脈波寬度以產生一調整後輸入指令訊號c〇M,,解碼器2〇4用來 接收輸入位址訊號ADDR與調整後輸入指令訊號c〇M,以產生控 制峨CTRL,來控制開關模組2i〇,而第二脈波寬度調整單元2〇6 則用來接收解碼器2〇4所輪出的控制訊號CTRL,,並依據一第二 200816225 脈波寬度調整量來調整控制訊號CTRL,的脈波寬度以產生一調整 後控制訊號CTRL’’以便控制開關模組21〇的導通狀態,如第2圖 所示,開關模組210包含有一控制端c以及複數個資料端A、B, 其中當控制端C接收到調整後控制訊號CTRL”而使開關模組21〇 建立資料端A、B之間的電性連接時,資料端a所接收的寫入資 料將可經由資料端B與資料線(dataline) DL寫入至記憶體中一 特定圮憶庫内一記憶體單元,或者資料端A將可經由資料端B與 資料線DL來讀出記憶體中-特定記憶庫内之一記憶體單元所儲、 存的資料,此外,偵測器208用來依據記憶體中工作電壓的準位 來控制第一脈波寬度調整單元202設定該第一脈波寬度調整量以 及控制第二脈波寬度調整單元2〇6設定該第二脈波寬度調整量; 在此請注意到,在本實施例中,第一脈波寬度調整單元2〇2與第 二脈波寬度調整單元206係以可控制延遲單元來加以實作,以便 經由施加不同的延遲量來達到延長或縮短脈波寬度的目的,而第 -脈波寬度赃量與第二脈波寬度調整量便是第—脈波寬度調整 單兀2〇2與第二脈波寬度調整單元2〇6所分別施加的延遲量,然 而,此並非本發明的限制,亦#,任何可調整脈波寬度的機制亦 可被第-脈波寬度調整單元搬與第二脈波寬度調整單元施採 用;另外,在本實施例中,偵測器2〇8係用來_記憶體中工作 電壓的準位,然而,在其他實施例中,偵測器施亦可以使用一 電阻單元並_通過該電阻單元的電流值來得作電壓的準 位,因此,凡此__該記憶體卜特定訊號之電力特性(例如 用來提供記憶體工作電壓之一輸入訊號&的電力特性(電壓或是 200816225 電流))以控制第一脈波寬度調整單元202與第二脈波寬度調整單 元206的機制,皆屬於本發明的範嘴。 如上所述,在本實施例中,對於第一脈波寬度調整單元202的 操作而言,當輸入訊號Sin對應於第一電壓準位%使得輸入指令 訊號COM的脈波寬度對應於一第一寬度界!時,偵測器2〇8會控 制第一脈波寬度調整單元202設定第一延遲量D〗來作為第一脈波 寬度調整量以縮短第一寬度W!,以及當輸入訊號sin對應高於第 一電壓準位V!的一第二電壓準位V2使得輸入指令訊號C0M之脈 波寬度對應小於第一寬度的一第二寬度W2時,偵測器208會控制 第一脈波寬度調整單元202設定小於第一延遲量d!的一第二延遲 量D2來作為第一脈波寬度調整量以縮短第二寬度%,換句話說, 當輸入訊號Sin對應到較低的電壓準位(亦即第一電壓準位%)時,· 由於該較低的電壓準位對應於的脈波寬度會變得較寬,因此,為 了避免影響到解碼器204的解碼運作,偵測器2〇8會控制第一脈 波覓度调整單元202設定較大的延遲量(亦即第一延遲量〇ι)來縮 短脈波寬度,反之,當輸入訊號Sin對應到較高的電壓準位(亦即第 二電壓準位時,第一脈波寬度調整單元2〇2則設定較小的延遲 畺(亦即第—延遲量〇2)來縮短脈波寬度,在此請注意到,第一、 第二電壓準位Vi、V2皆低賊界電鮮位Vthl(鶴界電壓準位), 亦即,第-、第二電壓準位Vl、V2皆比正常賴準位更低而使得 其對應的第-、第二寬度Wl、w2皆比正常脈波寬度更寬,因此: 需要驗其所對應的第―、f二寬度Wi、w2來避免影響到解碼 12 200816225 11 204的解碼運作;另外,倘若第二電壓準位v2高於上述的臨界 •電鮮位^而仍未到達—臨界賴準位vth2(其係為高臨界電壓 準位’且臨界電壓準位Vth2高於臨界·準位D時,此時對於 第二電壓準位V2而言,偵測器施會控制第一脈波寬度調整單元 2〇2維持輸入指令訊號C0M的脈波寬度,反之,對於小於臨界電 壓準位vthl㈣-電壓準位Vl而言’偵測器2〇8仍會控制第= 波寬度調整單元202設定延遲量來縮短第一電壓準位%所對應的 • 脈波寬度,亦即,當輸入訊號&所對應到的電壓準位超過臨界電 壓準位vthl而未達到臨界電壓準位Vth2時,因為不會影響到解碼 運作,此時只需要維持原本的脈波寬度即可。 此外,倘若另有第-、第二電壓準位Vi,、v2,皆高於上述的臨 界電壓準位vth2(高臨界電壓準位)並且第二電壓準位V2,小於第一 電壓準位V〗,則第-、第二電壓準位Vi,、%,皆可能對應至極短 的脈波寬度而影響到解碼運作的結果,因此,摘測器2〇8將會控 藝制第-脈波寬度調整單元2G2設定不同的延遲量來分別延長第 第-电壓準位V!’、Vs’所對應的脈波寬度,以避免過小的脈 波寬度影響到電路操作,此時設定延遲量來延長脈波寬度的機制 如下所述:當輸入訊號Sin對應於第一電壓準位%,使得輸入指令 訊號COM的脈波寬度對應於第一寬度%,時,_器2〇8會控制 第-脈波寬度調整單元2G2設定第一延遲扑,來作為第一脈波寬 度調整量以延長第一寬度W,以及當輸入訊號Sin對應低於第一 電壓準位%’的第二電壓準位%,使得輸入指令訊號c〇M的脈波 13 200816225 覓度對應大於第一寬度W1’的一第二寬度W2,時,偵測器208會控 制第一脈波寬度調整單元202設定小於第一延遲量Di,的一第二延 遲星D2來作為第一脈波寬度調整量以延長第二寬度界2,。另外, 倘若第二電壓準位%,係低於臨界電壓準位Va2而仍未小於臨界電 壓準位Vthl時,此時對於第二電壓準位%,而言,偵測器观會控 制第一脈波寬度調整單元202維持輸入指令訊號c〇M的脈波寬 度,反之,對於咼於臨界電壓準位vth2的第一電壓準位%,而言, 偵測器208仍會控制第一脈波寬度調整單元2〇2設定一延遲量來 延長第一電壓準位V!,所對應的脈波寬度,亦即,當輸入訊號心 所對應到的電壓準位小於臨界電壓準位Vth2而未小於臨界電壓準 位vthl時’因為不會影響解碼運作,此時只需要維持原本的脈波 寬度即可。最後,倘若第一、第二電壓準位皆位於臨界電壓準位 Vthi與Vth2之間時’因為不會影響解碼運作的結果,债測器208將 控制第一脈波寬度調整單元202維持第一、第二電壓準位所分別 對應之輸入指令訊號COM的脈波寬度。在此請注意到,臨界電壓 準位Vthl、Vth2的數值可依據設計者的需求而加以設定,此非本發 明的限制。 對於第二脈波寬度調整單元206的操作而言,當輸入訊號sin 對應於一第三電壓準位Vs使得控制訊號CTRL,的脈波寬度對應於 一第三寬度W3時,偵測器208會控制第二脈波寬度調整單元2〇6 設定一第三延遲量D3來作為第二脈波寬度調整量以延長第三寬度 W3,以及當輸入訊號Sin對應低於第三電壓準位\^3的一第四電壓 14 200816225 準位%使得控制訊號CTRL,的脈波寬度對應大於第三寬度%的 一第四I度W4時,偵測器208會控制第二脈波寬度調整單元206 。又疋小於弟二延遲量的一第四延遲量E>4來作為第二脈波寬度 調整量以延長第四寬度I,其中第三、第四電壓準位V3、%皆 咼於臨界電壓準位VtM,雖然對於高於臨界電壓準位Vth2的電壓準 位而言,其所對應的脈波寬度會先經由第一脈波寬度調整單元202 的調整而延長,然而,亦需要第二脈波寬度調整單元206將第一 φ 脈波寬度調整單元2〇2調整後之控制訊號CTRL,的脈波寬度加以 延長來控制開關模組21〇的導通時間;同樣地,當第四電壓準位 V4低於臨界電壓準位Vth2而仍未小於臨界電壓準位ν&ι時,對於 第四電壓準位%而言,债測器2〇8將會控制第二脈波寬度調整單 元206維持控制訊號CTRL’的脈波寬度,而對於仍高於臨界電壓 準位vth2的第三電壓準位%而言,偵測器2〇8則仍會控制第二脈 波見度调整單元206設定一延遲量來延長第三電壓準位%所對應 的脈波見度。此外,倘若另有第三、第四電壓準位%,、、,,其 _ 係皆低於臨界電壓準位Vthl(低臨界電壓準位)並且第四電壓準位 V4小於第二電壓準位V3’,則第三、第四電壓準位%,、%,所分 別對應的脈波寬度會因為第一脈波寬度調整單元搬的操作而縮 短,而控制訊號CTRL,的脈波寬度亦將隨之縮短,因此,第二脈 波寬度調整單元206需要將控制峨CTRL,的脈波寬度延長來控 制開關模組210的導通時間,鱗延長控制訊號ctrl,之脈波寬 度的機制如下所述·當輸入訊號心對應第三電壓準位%,使得控 制訊號CT虹,的脈波寬度對應於第三寬度%,時,偵測器篇會 15 200816225 ^ 控制第二脈波寬度調整單元206設定第三延遲量D3,來作為繁-硫 、波奴織量麟長第三寬度w,以及當輸人訊號Sin對應小於 第三電壓準位v3’的第四賴準位V4,錢得控制訊號ctrl,的脈 波寬度對應大於第三寬度I,的一第四寬度W4,時,偵測器观會 控制第二脈波寬度調整單元2〇6設定小於第三延遲量的一第四 延遲里D4來作為弟—脈波寬度調整量以延長第四寬度从^,。同樣 地,倘若第四電縣位v4,高於臨界雜VtM _未達到臨界 • 電壓準位Vth2,此時對於第四電壓準位V4,而言,偵測器208將會 控制第二脈波寬度調整單元206維持控制訊號CTRL,的脈波寬 度,而對於仍小於臨界電壓準位Vthl的第三電壓準位%,而言,偵 測器208會控制第二脈波寬度調整單元2〇6設定一延遲量來延長 第三電壓準位V3,所對應之控制·u CTRL,的脈波寬度。最後,偏 若上述的第三、第四電壓準位皆位於臨界電壓準位v如與V似之 間’因為不影響到解碼運作,债測器2〇8將會控制第一脈波寬度 調整單元202維持第三、第四電壓準位所分別對應之控制訊號 CTRL’的脈波寬度。在此請注意到,本實施例中,第一、第二脈波 見度調整單元202、206所使用的高/低臨界電壓準位(Vthi/Vth2)的數 值係為相同,然而,在其他實施射,第―、第二脈波寬度調整 單兀202、206亦可以分別使用不同的高/低臨界電壓準位而仍能夠 正確操作,此亦符合本發明的精神。 在此請注意到,在本實施例中,同時使用第一脈波寬度調整單 元202與第一脈波寬度調整單元206係屬於本發明的較佳實施 16 200816225 例然而,在其他實施例中,亦可以分別單獨使用第一脈波寬度 I單7〇2〇2 4第二脈波寬度調整單元勝而此雖然無法同時解 決影響解竭器綱之解碼運作與記憶體進行資料存取之時間過短 的問題,細,村助於部分解決上述習知技術賴臨的問題, 亦屬於本發明的範疇。 以上所述僅為本發明之較佳實施例,凡依本發明申請專利範 • 均錢倾㈣’皆蘭本㈣之涵蓋範圍。 【圖式簡單說明】 圖 弟圖為本發明—實_之_關模組之裝置的衫 【主要元件符號說明】 200^~ 204 解碼器 208 偵測器 202 206 210 波寬度 弟一脈波寬度調整單元 開關模組

Claims (1)

  1. 200816225 十、申請專利範圍: 1· 一種控制一記憶體内部一開關模組之裝置,其包含有: 一第一脈波寬度調整單元,用來接收一輸入指令訊號並選擇性 地依據一第一脈波寬度調整量來調整該輸入指令訊號之 一脈波寬度以產生一調整後輸入指令訊號; 一解碼器,耦接至該第一脈波寬度調整單元,用來接收一輸入 位址訊號與該調整後輸入指令訊號以產生一控制訊號來 控制該開關模組之導通時間以便經由該開關模組進行記 憶體資料存取; 一第二脈波寬度調整單元,耦接至該解碼器,用來接收該解碼 為所輸出之該控制訊號,並選擇性地依據一第二脈波寬度 調整量來調整該控制訊號之一脈波寬度以產生一調整後控 制訊號以控制該開關模組;以及 一侦測器,耦接至該第一脈波寬度調整單元與該第二脈波寬度 調整單元,用來偵測該記憶體中一輸入訊號之電力特性以 分別控制該第一、第二脈波寬度調整單元設定該第一、第 二脈波寬度調整量。 2·申請專利範圍第1項所述之裝置,其中該輸入訊號係用來提供 该記憶體之一工作電壓,以及該偵測器係偵測該工作電壓之準 位來控制該第一脈波寬度調整單元。 3 -/iQ •如申請專利範圍第2項所述之裝置,其中該第一脈波寬度調整 18 200816225 單元係為一可控制延遲單元;當該輸入訊號對應一第一電壓準 ^ 位使得該輸入指令訊號之該脈波寬度對應於一第一寬度時,該 偵測器會控制該第一脈波寬度調整單元設定一第一延遲量來· 作為該第一脈波寬度調整量以縮短該第一寬度;以及當該輸入 訊號對應高於該第一電壓準位之一第二電壓準位使得該輸入 指令訊號之該脈波寬度對應小於該第一寬度之一第二寬度 時,該偵測器會控制該第一脈波寬度調整單元設定小於該一第 _ 一延遲量之一第二延遲量來作為該第一脈波寬度調整量以縮 短該第二寬度。 4·如申請專利範圍第3項所述之裝置,其中若該第二電壓準位達 到一臨界電壓準位,該偵測器則會控制該第一脈波寬度調整單 元維持該輸入指令訊號之該脈波寬度。 5.如申請專利範圍第3項所述之裝置’其中該第二脈波寬度調整 單元係為一可控制延遲單元;當該輸入訊號對應一第三電壓準 位使得該控制訊號之該脈波寬度對應於一第三寬度時,該偵測 盗會控制該第二脈波寬度調整單元設定一第三延遲量來作為 該第二脈波寬度罐量以延長該第三寬度;以及當該輸入訊號 對應小於該第三電壓準位之一第四電壓準位使得該控制訊號 之該脈波寬度對應大於娜三寬度之—細寬麟,該偵測器 會控制該第二脈波寬度調整單元設定小於該第三延遲量之一 弟四延遲量來作為該第二脈波寬度輕量以延長該第四寬度。 19 200816225 ,&如申請專利麵第5項所述之妓,其中絲第四電壓準位達 到臨界電壓準位,該侧器則會控制該第二脈波寬度調整單 元維持該控制訊號之該脈波寬度。 7·如η申請專職圍第2項所述找置,其中該第—脈波寬度調整 單7L係為-可控制延遲單疋;當該輪入訊號對應一第一電壓準 • 錢龍輸人齡喊之舰波寬鱗應H寬度時,該 偵測器會控繼第-脈波寬度調整單元設定一第一延遲量來 作為該第-脈波寬度調整量以延長該第一寬度;以及當該輸入 訊號對應低於該第-電群位準減得該輸入 指令訊號之該脈波寬度對應大於該第一寬度之一第二寬度 時’軸會㈣郷-驗紐婦單元設定祕該一第 —延遲量之-第二延遲量來作為該第一脈波寬度調整量以延 長該第二寬度。 8·如申請專利範圍第7項所述之裝置,其中若該第二電壓準位達 到-臨界電壓準位’該偵測關會控制該第—脈波寬度調整單 元維持該輸入指令訊號之該脈波寬度。 9.如。申請專利範圍第7項所述之錢,其中該第二脈波寬度調整 早7〇係為-可控制延遲單元;當該輸入訊號對應一第三電壓準 錢得該控制訊號之該脈波寬度對應於一第三寬度時,該制 20 200816225 裔會控制該第二脈波寬度調整單元設定一第三延遲量來作為 ” 該第二脈波寬度調整量以延長該第三寬度;以及當該輸入訊號 對應小於該第三電壓準位之一第四電壓準位使得該控制訊號 之該脈波寬度對應大於該第三寬度之一第四寬度時,該偵測器 會控制該第二脈波寬度調整單元設定小於該第三延遲量之一 第四延遲量來作為該第二脈波寬度調整量以延長該第四寬度。 馨 10·如申明專利範圍弟9項所述之裝置,其中若該第四電壓準位達 到另一臨界電壓準位,該偵測器則會控制該第二脈波寬度調整 單元維持該控制訊號之該脈波寬度。 11.如申請專利範圍第2項所述之裝置,其中該第二脈波寬度調整 單το係為一可控制延遲單元;當該輸入訊號對應一第一電壓準 位使得該控制訊號之該脈波寬度對應於一第一寬度時,該偵測 器會控制該第二脈波寬度調整單元設定一第一延遲量來作為 _ 該第二脈波寬度調整量以延長該第一寬度;以及當該輸入訊號 對應小於該第-電壓準位之一第二電壓準位使得該控制訊號 之該脈波讀職大於該第—寬度之—第二寬鱗,該债測器 έ控制α亥第—脈波寬度調整單元設定小於該第一延遲量之一 第二延遲量來作為該第二脈波寬度調整量以延長該第二寬度。 12·如申"月專利範圍第11項所述之裝置,其中若該第二電壓準位 達到臨界電壓準位,該偵測器則會控制該第二脈波寬度調整 21 200816225 單元維持該控制訊號之該脈波寬度。 ’ 13· 一種控制一記憶體内部一開關模組之方法,其包含有: 接收一輸入指令訊號並選擇性地依據一第一脈波寬度調整量 來調整該輸入指令訊號之一脈波寬度以產生一調整後輸 入指令訊號; 接收一輸入位址訊號與該調整後輸入指令訊號以產生一控制 $ δίΐ5虎來控制該開關模組之導通時間以便經由該開關模組 進行記憶體資料存取; 接收該控制訊號,並選擇性地依據一第二脈波寬度調整量來調 整該控制訊號之一脈波寬度以產生一調整後控制訊號以控 制該開關模組;以及 偵測該記憶體中一輸入訊號之電力特性以分別設定該第一、第 二脈波寬度調整量。 馨 I4·如申睛專利範圍第13項所述之方法,其中該輸入訊號係用來 提供該記憶體之一工作電壓,以及偵測該記憶體中該輸入訊號 之電力特性以設定該第一脈波寬度調整量係偵測該工作電壓 之準位來設定該第一脈波寬度調整量。 15·如申請專利範圍f 14項所述之方法,其中债測該工作電壓之 準位來没定該第-脈波寬度調整量之步驟包含有··當該輸入訊 號對應-第-電壓準位使得該輪入指令訊號之該脈波寬度對 22 200816225 應於一第一寬度時,設定一第一延遲量來作為該第一脈波寬度 調整量以縮短該第一寬度;以及當該輸入訊號對應高於該第一 電壓準位之一第二電壓準位使得該輸入指令訊號之該脈波寬 度對應小於該第一寬度之一第二寬度時,設定小於該一第一延 遲量之一第二延遲量來作為該第一脈波寬度調整量以縮短該 弟二寬度。 16·如申請專利範圍第15項所述之方法,其中若該第二電壓準位 達到一臨界電壓準位,維持該輸入指令訊號之該脈波寬度。 17·如申請專利範圍第15項所述之方法,其中依據該輸入訊號來 设定該第二脈波調整調整量之步驟包含有:當該輸入訊號對應 一第三電壓準位使得該控制訊號之該脈波寬度對應於一第三 見度時,設定一第三延遲量來作為該第二脈波寬度調整量以延 長該第三寬度;以及當該輸入訊號對應小於該第三電壓準位之 一第四電壓準位使得該控制訊號之該脈波寬度對應大於該第 二I度之一第四寬度時,設定小於該第三延遲量之一第四延遲 里來作為該第二脈波寬度調整量以延長該第四寬度。 •如申睛專利範圍第17項所述之方法,其中若該第四電壓準位 達到一臨界電壓準位,維持該控制訊號之該脈波寬度。 19·如申睛專利範圍第項所述之方法,其中债測該工作電壓之 23 200816225 準位來設定該第-脈波寬度調整量之步驟包含有:當該輸入訊 號對應=第I 準錢得該輸人齡罐之舰波寬度對 應於-第-寬度時,設定一第一延遲量來作為該第一脈波寬度 调整篁以延長销-寬度;以及當該輸人職對應低於該第一 電壓準位準錢縣輸人指令峨之鎌波寬 度,應蜂該第-寬度之一第二寬度時,設定小於該一第一延 遲里之帛一延遲量來作為該第一脈波寬度調整量以延長該 第二寬度。 20·如申凊專利範圍第19項所述之方法,其中若該第二電壓準位 達到臨界電壓準位,維持該輸人指令訊號之該脈波寬度。 21·如申請專利範圍第19項所述之方法,其中依據該輸入訊絲 設定該第二脈義侧整量之步驟包含有:#該輸人訊號對應 一第二電壓準位使得該控制訊號之該脈波寬度對應於一第三 寬度時’設定一第三延遲量來作為該第二脈波寬度調整量以延 長該第二覓度;以及當該輸入訊號對應小於該第三電壓準位之 一第四電壓準位使得該控制訊號之該脈波寬度對應大於該第 一 度之一苐四寬度時’設定小於該第三延遲量之一第四延遲 里來作為該第二脈波寬度調整量以延長該第四寬度。 22·如申睛專利範圍第21項所述之方法,其中若該第四電壓準位 達到一臨界電壓準位,維持該控制訊號之該脈波寬度。 24 200816225 23·如申請專利範圍第14項所述之方法,其中依據該輸入訊號來 設定該第二脈波調整調整量之步驟包含有:當該輸入訊號對應 一第一電壓準位使得該控制訊號之該脈波寬度對應於一第一 寬度時’設定一第一延遲量来作為該第二脈波寬度調整量以延 長該第一寬度;以及當該輸入訊號對應小於該第一電壓準位之 一第二電壓準位使得該控制訊號之該脈波寬度對應大於該第 九度之一弟二寬度時’設定小於該第一延遲量之一第二延遲 量來作為該第二脈波寬度調整量以延長該第二寬度。 24·如申請專利範圍第23項所述之方法,其中若該第二電壓準位 達到一臨界電壓準位,維持該控制訊號之該脈波寬度。
    十一、圖式: 25
TW095136193A 2006-09-29 2006-09-29 Apparatus and related method for controlling switch module in memory by detecting operation voltage of memory TWI305653B (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
TW095136193A TWI305653B (en) 2006-09-29 2006-09-29 Apparatus and related method for controlling switch module in memory by detecting operation voltage of memory
US11/563,214 US7417906B2 (en) 2006-09-29 2006-11-27 Apparatus and related method for controlling switch module in memory by detecting operation voltage of memory
KR1020060126280A KR100820897B1 (ko) 2006-09-29 2006-12-12 메모리의 동작 전압을 검출하여 메모리 내의 스위칭 모듈을제어하는 장치 및 방법
JP2007000519A JP4653122B2 (ja) 2006-09-29 2007-01-05 メモリーの動作電圧に基づいてスイッチモジュールを制御する装置及び関連方法
DE102007007858A DE102007007858B4 (de) 2006-09-29 2007-02-16 Vorrichtung und zugehöriges Verfahren zur Steuerung eines Schaltmoduls in einer Speichereinheit durch Erfassen einer Betriebsspannung der Speichereinheit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW095136193A TWI305653B (en) 2006-09-29 2006-09-29 Apparatus and related method for controlling switch module in memory by detecting operation voltage of memory

Publications (2)

Publication Number Publication Date
TW200816225A true TW200816225A (en) 2008-04-01
TWI305653B TWI305653B (en) 2009-01-21

Family

ID=39185088

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095136193A TWI305653B (en) 2006-09-29 2006-09-29 Apparatus and related method for controlling switch module in memory by detecting operation voltage of memory

Country Status (5)

Country Link
US (1) US7417906B2 (zh)
JP (1) JP4653122B2 (zh)
KR (1) KR100820897B1 (zh)
DE (1) DE102007007858B4 (zh)
TW (1) TWI305653B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6646954B2 (en) * 2001-02-02 2003-11-11 Broadcom Corporation Synchronous controlled, self-timed local SRAM block
US8064513B2 (en) * 2007-03-01 2011-11-22 Seiko Epson Corporation Pulse generator, communication device, and pulse generation method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3701972A (en) * 1969-12-16 1972-10-31 Computer Retrieval Systems Inc Data processing system
JPS6461510A (en) * 1987-08-27 1989-03-08 Teijin Ltd Polyester fiber having improved heat resistance
JP2854305B2 (ja) 1988-10-07 1999-02-03 株式会社日立製作所 半導体記憶装置と半導体記憶装置の動作方法
JPH05303893A (ja) * 1992-04-23 1993-11-16 Toshiba Corp 半導体集積回路
KR0167299B1 (ko) 1995-12-21 1999-02-01 문정환 메모리의 컬럼스위치 인에이블신호 발생회로
JP3488224B2 (ja) * 2001-11-16 2004-01-19 沖電気工業株式会社 遷移信号制御装置とそれを用いたdmaコントローラ及び遷移信号制御プロセッサ
KR100608365B1 (ko) * 2004-05-17 2006-08-08 주식회사 하이닉스반도체 메모리 장치의 내부 제어 신호를 측정하는 방법 및 장치
KR100646941B1 (ko) * 2005-07-25 2006-11-23 주식회사 하이닉스반도체 고주파수에서 안정적으로 파워 모드를 제어하기 위한반도체 메모리 장치 및 그것의 파워 모드 제어방법
JP4765521B2 (ja) * 2005-09-30 2011-09-07 株式会社日立製作所 可変利得増幅器

Also Published As

Publication number Publication date
TWI305653B (en) 2009-01-21
US7417906B2 (en) 2008-08-26
DE102007007858B4 (de) 2009-11-19
KR20080029718A (ko) 2008-04-03
JP2008090992A (ja) 2008-04-17
US20080080270A1 (en) 2008-04-03
DE102007007858A1 (de) 2008-04-17
KR100820897B1 (ko) 2008-04-11
JP4653122B2 (ja) 2011-03-16

Similar Documents

Publication Publication Date Title
JP5235036B2 (ja) 差動式オンライン終端
US7696778B1 (en) Systems and methods for detecting terminal state and setting output driver impedance
TWI814364B (zh) 執行資料訓練的記憶體控制器、包括記憶體控制器的系統晶片以及記憶體控制器的操作方法
USRE45189E1 (en) Writing system and method for phase change memory
US11017839B2 (en) DRAM, memory controller and associated training method
US11562781B1 (en) Memory devices with low pin count interfaces, and corresponding methods and systems
JP2004095030A (ja) 半導体記憶装置
US20240063788A1 (en) Apparatuses and methods for compensating for crosstalk noise at input receiver circuits
TW200816225A (en) Apparatus and related method for controlling switch module in memory by detecting operation voltage of memory
US8009485B2 (en) Semiconductor memory device
US7675316B2 (en) Semiconductor memory device including on die termination circuit and on die termination method thereof
US7312627B2 (en) Decoding circuit for on die termination in semiconductor memory device and its method
US7773449B2 (en) Apparatus and method of controlling bank of semiconductor memory
JP4711941B2 (ja) メモリーのスイッチモジュール制御装置及び関連方法
KR102749603B1 (ko) 파워게이팅 동작을 수행하는 장치
CN101149959B (zh) 控制内存内部开关模块的装置及其相关方法
US7652933B2 (en) Voltage generating circuit of semiconductor memory apparatus capable of reducing power consumption
US9196328B2 (en) Semiconductor memory apparatus and operation method using the same
US12354702B2 (en) ZQ calibration circuit, operation method, memory and memory system
US20070153591A1 (en) Semiconductor memory device, memory system having the same, and swing width control method thereof
JP4435886B2 (ja) 半導体記憶装置
CN101162605A (zh) 检测存储器的工作电压来控制内部开关模块的装置及方法
JPH05234363A (ja) 半導体記憶装置
KR20110133402A (ko) 내부 전압 생성기 및 이를 포함하는 반도체 메모리 장치
KR20110047878A (ko) 칼럼 어드레스 펄스폭 조절회로