JP2008090992A - メモリーの動作電圧に基づいてスイッチモジュールを制御する装置及び関連方法 - Google Patents
メモリーの動作電圧に基づいてスイッチモジュールを制御する装置及び関連方法 Download PDFInfo
- Publication number
- JP2008090992A JP2008090992A JP2007000519A JP2007000519A JP2008090992A JP 2008090992 A JP2008090992 A JP 2008090992A JP 2007000519 A JP2007000519 A JP 2007000519A JP 2007000519 A JP2007000519 A JP 2007000519A JP 2008090992 A JP2008090992 A JP 2008090992A
- Authority
- JP
- Japan
- Prior art keywords
- pulse width
- voltage level
- width
- switch module
- width adjustment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Pulse Circuits (AREA)
- Dram (AREA)
- Dc-Dc Converters (AREA)
Abstract
【解決手段】 制御装置は、入力指令信号を受信し、選択的に第一パルス幅調整量に基づいてそのパルス幅を調整して出力する第一パルス幅調整ユニットと、入力アドレス信号と調整済み入力指令信号を受信し、制御信号を生成してスイッチモジュールの導通時間を制御するデコーダーと、制御信号を受信し、選択的に第二パルス幅調整量に基づいてそのパルス幅を調整して出力する第二パルス幅調整ユニットと、メモリーにおける入力信号の電気的特性を検出し、これに基づいて第一パルス幅調整ユニットと第二パルス幅調整ユニットをそれぞれ制御し、第一パルス幅調整量と第二パルス幅調整量を設定する検知器とを含む。
【選択図】 図2
Description
202 第一パルス幅調整ユニット
204 デコーダー
206 第二パルス幅調整ユニット
208 検知器
210 スイッチモジュール
Claims (24)
- メモリーにおけるスイッチモジュールを制御する装置であって、
入力指令信号を受信し、選択的に第一パルス幅調整量に基づいて入力指令信号のパルス幅を調整し、調整済みの入力指令信号として出力する第一パルス幅調整ユニットと、
第一パルス幅調整ユニットに結合され、入力アドレス信号と調整済み入力指令信号を受信し、制御信号を生成してスイッチモジュールの導通時間を制御し、スイッチモジュールを介してメモリーデータにアクセスすることを可能にするデコーダーと、
デコーダーに結合され、デコーダーから出力された制御信号を受信し、選択的に第二パルス幅調整量に基づいて制御信号のパルス幅を調整し、調整済みの制御信号として出力する第二パルス幅調整ユニットと、
第一パルス幅調整ユニットと第二パルス幅調整ユニットに結合され、メモリーにおける入力信号の電気的特性を検出し、これに基づいて第一パルス幅調整ユニットと第二パルス幅調整ユニットをそれぞれ制御し、第一パルス幅調整量と第二パルス幅調整量を設定する検知器とを含むことを特徴とするメモリーのスイッチモジュール制御装置。 - 前記入力信号はメモリーに動作電圧を与え、前記検知器は該動作電圧のレベルを検出して第一パルス幅調整ユニットを制御することを特徴とする請求項1記載のメモリーのスイッチモジュール制御装置。
- 前記第一パルス幅調整ユニットは制御可能な遅延ユニットであり、前記入力信号が第一電圧レベルに対応し、且つ前記入力指令信号のパルス幅が第一幅に対応するときには、検知器が第一パルス幅調整ユニットを制御して第一遅延量を第一パルス幅調整量として設定し、これに基づき第一幅を短縮させ、前記入力信号が第一電圧レベルより高い第二電圧レベルに対応し、且つ前記入力指令信号のパルス幅が第一幅より短い第二幅に対応するときには、検知器が第一パルス幅調整ユニットを制御して第一遅延量より小さい第二遅延量を第一パルス幅調整量として設定し、これに基づき第二幅を短縮させることを特徴とする請求項2記載のメモリーのスイッチモジュール制御装置。
- 前記第二電圧レベルが閾値電圧レベルに達すると、検知器は第一パルス幅調整ユニットを制御して入力指令信号のパルス幅を保持することを特徴とする請求項3記載のメモリーのスイッチモジュール制御装置。
- 前記第二パルス幅調整ユニットは制御可能な遅延ユニットであり、前記入力信号が第三電圧レベルに対応し、且つ前記制御信号のパルス幅が第三幅に対応するときには、検知器が第二パルス幅調整ユニットを制御して第三遅延量を第二パルス幅調整量として設定し、これに基づき第三幅を拡大し、前記入力信号が第三電圧レベルより低い第四電圧レベルに対応し、且つ前記制御信号のパルス幅が第三幅より広い第四幅に対応するときには、検知器が第二パルス幅調整ユニットを制御して第三遅延量より小さい第四遅延量を第二パルス幅調整量として設定し、これに基づき第四幅を拡大することを特徴とする請求項3記載のメモリーのスイッチモジュール制御装置。
- 前記第四電圧レベルが閾値電圧レベルに達すると、検知器は第二パルス幅調整ユニットを制御して制御信号のパルス幅を保持することを特徴とする請求項5記載のメモリーのスイッチモジュール制御装置。
- 前記第一パルス幅調整ユニットは制御可能な遅延ユニットであり、前記入力信号が第一電圧レベルに対応し、且つ前記入力指令信号のパルス幅が第一幅に対応するときには、検知器が第一パルス幅調整ユニットを制御して第一遅延量を第一パルス幅調整量として設定し、これに基づき第一幅を拡大し、前記入力信号が第一電圧レベルより低い第二電圧レベルに対応し、且つ前記入力指令信号のパルス幅が第一幅より広い第二幅に対応するときには、検知器が第一パルス幅調整ユニットを制御して第一遅延量より小さい第二遅延量を第一パルス幅調整量として設定し、これに基づき第二幅を拡大することを特徴とする請求項2記載のメモリーのスイッチモジュール制御装置。
- 前記第二電圧レベルが閾値電圧レベルに達すると、検知器は第一パルス幅調整ユニットを制御して入力指令信号のパルス幅を保持することを特徴とする請求項7記載のメモリーのスイッチモジュール制御装置。
- 前記第二パルス幅調整ユニットは制御可能な遅延ユニットであり、前記入力信号が第三電圧レベルに対応し、且つ前記制御信号のパルス幅が第三幅に対応するときには、検知器が第二パルス幅調整ユニットを制御して第三遅延量を第二パルス幅調整量として設定し、これに基づき第三幅を拡大し、前記入力信号が第三電圧レベルより低い第四電圧レベルに対応し、且つ前記制御信号のパルス幅が第三幅より広い第四幅に対応するときには、検知器が第二パルス幅調整ユニットを制御して第三遅延量より小さい第四遅延量を第二パルス幅調整量として設定し、これに基づき第四幅を拡大することを特徴とする請求項7記載のメモリーのスイッチモジュール制御装置。
- 前記第四電圧レベルが別の閾値電圧レベルに達すると、検知器は第二パルス幅調整ユニットを制御して制御信号のパルス幅を保持することを特徴とする請求項9記載のメモリーのスイッチモジュール制御装置。
- 前記第二パルス幅調整ユニットは制御可能な遅延ユニットであり、前記入力信号が第一電圧レベルに対応し、且つ前記制御信号のパルス幅が第一幅に対応するときには、検知器が第二パルス幅調整ユニットを制御して第一遅延量を第二パルス幅調整量として設定し、これに基づき第一幅を拡大し、前記入力信号が第一電圧レベルより低い第二電圧レベルに対応し、且つ前記制御信号のパルス幅が第一幅より広い第二幅に対応するときには、検知器が第二パルス幅調整ユニットを制御して第一遅延量より小さい第二遅延量を第二パルス幅調整量として設定し、これに基づき第二幅を拡大することを特徴とする請求項2記載のメモリーのスイッチモジュール制御装置。
- 前記第二電圧レベルが閾値電圧レベルに達すると、検知器は第二パルス幅調整ユニットを制御して制御信号のパルス幅を保持することを特徴とする請求項11記載のメモリーのスイッチモジュール制御装置。
- メモリーにおけるスイッチモジュールを制御する方法であって、
入力指令信号を受信し、選択的に第一パルス幅調整量に基づいて入力指令信号のパルス幅を調整し、調整済みの入力指令信号として出力し、
入力アドレス信号と調整済み入力指令信号を受信し、制御信号を生成してスイッチモジュールの導通時間を制御し、スイッチモジュールを介してメモリーデータにアクセスすることを可能にし、
制御信号を受信し、選択的に第二パルス幅調整量に基づいて制御信号のパルス幅を調整し、調整済みの制御信号として出力し、
メモリーにおける入力信号の電気的特性を検出し、これに基づいて第一パルス幅調整量と第二パルス幅調整量をそれぞれ設定するステップからなることを特徴とするメモリーのスイッチモジュール制御方法。 - 前記入力信号はメモリーに動作電圧を与え、前記メモリーにおける入力信号の電気的特性を検出して第一パルス幅調整量を設定するステップは、該動作電圧のレベルを検出し、これに基づき第一パルス幅調整量を設定することを特徴とする請求項13記載のメモリーのスイッチモジュール制御方法。
- 前記動作電圧のレベルを検出して第一パルス幅調整量を設定するステップは、入力信号が第一電圧レベルに対応し、且つ前記入力指令信号のパルス幅が第一幅に対応するときには、第一遅延量を第一パルス幅調整量として設定し、これに基づき第一幅を短縮させ、入力信号が第一電圧レベルより高い第二電圧レベルに対応し、且つ前記入力指令信号のパルス幅が第一幅より短い第二幅に対応するときには、第一遅延量より小さい第二遅延量を第一パルス幅調整量として設定し、これに基づき第二幅を短縮させることを特徴とする請求項14記載のメモリーのスイッチモジュール制御方法。
- 前記第二電圧レベルが閾値電圧レベルに達すると、入力指令信号のパルス幅を保持することを特徴とする請求項15記載のメモリーのスイッチモジュール制御方法。
- 前記入力信号に基づいて第二パルス幅調整量を設定するステップは、入力信号が第三電圧レベルに対応し、且つ前記制御信号のパルス幅が第三幅に対応するときには、第三遅延量を第二パルス幅調整量として設定し、これに基づき第三幅を拡大し、入力信号が第三電圧レベルより低い第四電圧レベルに対応し、且つ前記制御信号のパルス幅が第三幅より広い第四幅に対応するときには、第三遅延量より小さい第四遅延量を第二パルス幅調整量として設定し、これに基づき第四幅を拡大することを特徴とする請求項15記載のメモリーのスイッチモジュール制御方法。
- 前記第四電圧レベルが閾値電圧レベルに達すると、制御信号のパルス幅を保持することを特徴とする請求項17記載のメモリーのスイッチモジュール制御方法。
- 前記動作電圧のレベルを検出して第一パルス幅調整量を設定するステップは、入力信号が第一電圧レベルに対応し、且つ前記入力指令信号のパルス幅が第一幅に対応するときには、第一遅延量を第一パルス幅調整量として設定し、これに基づき第一幅を拡大し、入力信号が第一電圧レベルより低い第二電圧レベルに対応し、且つ前記入力指令信号のパルス幅が第一幅より広い第二幅に対応するときには、第一遅延量より小さい第二遅延量を第一パルス幅調整量として設定し、これに基づき第二幅を拡大することを特徴とする請求項14記載のメモリーのスイッチモジュール制御方法。
- 前記第二電圧レベルが閾値電圧レベルに達すると、入力指令信号のパルス幅を保持することを特徴とする請求項19記載のメモリーのスイッチモジュール制御方法。
- 前記入力信号に基づいて第二パルス幅調整量を設定するステップは、入力信号が第三電圧レベルに対応し、且つ前記制御信号のパルス幅が第三幅に対応するときには、第三遅延量を第二パルス幅調整量として設定し、これに基づき第三幅を拡大し、入力信号が第三電圧レベルより低い第四電圧レベルに対応し、且つ前記制御信号のパルス幅が第三幅より広い第四幅に対応するときには、第三遅延量より小さい第四遅延量を第二パルス幅調整量として設定し、これに基づき第四幅を拡大することを特徴とする請求項19記載のメモリーのスイッチモジュール制御方法。
- 前記第四電圧レベルが閾値電圧レベルに達すると、制御信号のパルス幅を保持することを特徴とする請求項21記載のメモリーのスイッチモジュール制御方法。
- 前記入力信号に基づいて第二パルス幅調整量を設定するステップは、入力信号が第一電圧レベルに対応し、且つ前記制御信号のパルス幅が第一幅に対応するときには、第一遅延量を第二パルス幅調整量として設定し、これに基づき第一幅を拡大し、入力信号が第一電圧レベルより低い第二電圧レベルに対応し、且つ前記制御信号のパルス幅が第一幅より広い第二幅に対応するときには、第一遅延量より小さい第二遅延量を第二パルス幅調整量として設定し、これに基づき第二幅を拡大することを特徴とする請求項14記載のメモリーのスイッチモジュール制御方法。
- 前記第二電圧レベルが閾値電圧レベルに達すると、制御信号のパルス幅を保持することを特徴とする請求項23記載のメモリーのスイッチモジュール制御方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW095136193A TWI305653B (en) | 2006-09-29 | 2006-09-29 | Apparatus and related method for controlling switch module in memory by detecting operation voltage of memory |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008090992A true JP2008090992A (ja) | 2008-04-17 |
| JP4653122B2 JP4653122B2 (ja) | 2011-03-16 |
Family
ID=39185088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007000519A Active JP4653122B2 (ja) | 2006-09-29 | 2007-01-05 | メモリーの動作電圧に基づいてスイッチモジュールを制御する装置及び関連方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7417906B2 (ja) |
| JP (1) | JP4653122B2 (ja) |
| KR (1) | KR100820897B1 (ja) |
| DE (1) | DE102007007858B4 (ja) |
| TW (1) | TWI305653B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6646954B2 (en) * | 2001-02-02 | 2003-11-11 | Broadcom Corporation | Synchronous controlled, self-timed local SRAM block |
| US8064513B2 (en) * | 2007-03-01 | 2011-11-22 | Seiko Epson Corporation | Pulse generator, communication device, and pulse generation method |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05303893A (ja) * | 1992-04-23 | 1993-11-16 | Toshiba Corp | 半導体集積回路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3701972A (en) * | 1969-12-16 | 1972-10-31 | Computer Retrieval Systems Inc | Data processing system |
| JPS6461510A (en) * | 1987-08-27 | 1989-03-08 | Teijin Ltd | Polyester fiber having improved heat resistance |
| JP2854305B2 (ja) | 1988-10-07 | 1999-02-03 | 株式会社日立製作所 | 半導体記憶装置と半導体記憶装置の動作方法 |
| KR0167299B1 (ko) | 1995-12-21 | 1999-02-01 | 문정환 | 메모리의 컬럼스위치 인에이블신호 발생회로 |
| JP3488224B2 (ja) * | 2001-11-16 | 2004-01-19 | 沖電気工業株式会社 | 遷移信号制御装置とそれを用いたdmaコントローラ及び遷移信号制御プロセッサ |
| KR100608365B1 (ko) * | 2004-05-17 | 2006-08-08 | 주식회사 하이닉스반도체 | 메모리 장치의 내부 제어 신호를 측정하는 방법 및 장치 |
| KR100646941B1 (ko) * | 2005-07-25 | 2006-11-23 | 주식회사 하이닉스반도체 | 고주파수에서 안정적으로 파워 모드를 제어하기 위한반도체 메모리 장치 및 그것의 파워 모드 제어방법 |
| JP4765521B2 (ja) * | 2005-09-30 | 2011-09-07 | 株式会社日立製作所 | 可変利得増幅器 |
-
2006
- 2006-09-29 TW TW095136193A patent/TWI305653B/zh active
- 2006-11-27 US US11/563,214 patent/US7417906B2/en active Active
- 2006-12-12 KR KR1020060126280A patent/KR100820897B1/ko active Active
-
2007
- 2007-01-05 JP JP2007000519A patent/JP4653122B2/ja active Active
- 2007-02-16 DE DE102007007858A patent/DE102007007858B4/de active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05303893A (ja) * | 1992-04-23 | 1993-11-16 | Toshiba Corp | 半導体集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7417906B2 (en) | 2008-08-26 |
| US20080080270A1 (en) | 2008-04-03 |
| JP4653122B2 (ja) | 2011-03-16 |
| DE102007007858A1 (de) | 2008-04-17 |
| KR100820897B1 (ko) | 2008-04-11 |
| TWI305653B (en) | 2009-01-21 |
| DE102007007858B4 (de) | 2009-11-19 |
| TW200816225A (en) | 2008-04-01 |
| KR20080029718A (ko) | 2008-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100594550C (zh) | 用于降低单片直流电源的片上终接电路、方法及存储系统 | |
| US20190164594A1 (en) | Memory device and operation method thereof | |
| US9324410B2 (en) | Semiconductor memory device having an output buffer controller | |
| US10153016B2 (en) | Apparatus of offset voltage adjustment in input buffer | |
| JP2009157728A (ja) | 降圧回路及び半導体装置並びに降圧回路制御方法 | |
| JP2012133887A (ja) | 半導体メモリのコラム選択信号制御装置及び方法 | |
| KR20120044787A (ko) | 커런트 제어 장치 및 이를 포함하는 상변화 메모리 | |
| US8054695B2 (en) | Semiconductor memory apparatus | |
| JP4653122B2 (ja) | メモリーの動作電圧に基づいてスイッチモジュールを制御する装置及び関連方法 | |
| JP4711941B2 (ja) | メモリーのスイッチモジュール制御装置及び関連方法 | |
| JP2010086642A (ja) | 半導体装置および半導体装置の内部電源供給方法 | |
| CN101149959B (zh) | 控制内存内部开关模块的装置及其相关方法 | |
| US20080159016A1 (en) | Voltage generating circuit of semiconductor memory apparatus capable of reducing power consumption | |
| KR20140081350A (ko) | 전원 구동 장치 | |
| KR20170000625A (ko) | 메모리 장치 및 이를 포함하는 메모리 시스템 | |
| CN100573706C (zh) | 检测存储器的工作电压来控制内部开关模块的装置及方法 | |
| TWI615844B (zh) | 記憶體控制電路單元、記憶體儲存裝置及訊號接收方法 | |
| CN115482844A (zh) | 过程跟踪脉冲产生器 | |
| US20100165781A1 (en) | Internal write/read pulse generating circuit of a semiconductor memory apparatus | |
| KR20110133402A (ko) | 내부 전압 생성기 및 이를 포함하는 반도체 메모리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100126 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100422 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101207 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101216 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4653122 Country of ref document: JP |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |