TW200816202A - Method for programming a flash memory device - Google Patents

Description

200816202 九、發明說明： 【相關申請案之對照參考資料】 本申請案主張2006年9月29日所提出之韓國專利申 請案第2006-96246號爲本案優先權，其內容完全列入本申 請案中之參考文獻。 【發明所屬之技術領域】 本發明係有關於快閃記憶體裝置，以及更特別地，是 有關於一種用以程式化一快閃記憶體裝置之方法，該方法 防止在程式化記憶體單元時在該等記憶體單元間之干擾。 【先前技術】 一 NAND快閃記憶體裝置之一記憶體單元陣列包括複 數個連接至位元線之記憶體單元串列。每一記憶體單元串 列包括一汲極選擇電晶體、複數個記憶體單元及一源極選 擇電晶體。每一記憶體單元之閘極端係連接至一字元線， 以及操作以回應一從該位元線及該字元線所接收之信號。 第1圖描述一用以程式化一快閃記憶體裝置之傳統方 法。該快閃記憶體裝置包括一具有7個記憶體單元之記憶 體單元串列。實施該用以程式化該快閃記憶體裝置之方 法，以便電子在一記憶體單元之通道中移動至一浮動閘 極。可以藉由傅勒-諾德翰穿隧（Fowler Nordheim(FN) tunneling)選擇該記憶體單兀。 一在程式化該記憶體單元串列時所施加至字元線 WL0-WL6之電壓係至少15V。將一包括該選擇記憶體單元 之選擇記憶體單兀串列維持在。該選擇記憶體單元串列 上之0V增加該等字元線與該通道間之電位差有一最大 量，藉以有助於FN穿隧。 當尙未程式化一記憶體單元串列（亦即，一未選擇記憶 200816202 體單元串列）時，沒有藉由fn穿隧移動電子。因此，最小 化該等字元線與該通道間之電位差。當程式化記億體單元 串列時，即使施加一高字元線電壓，一負電位存在於該浮 動閘極。於是，該通道上之電位大大地減少及降低一通道 升壓電位準位。 一維持該通道於一高升壓電位準位之傳統方法施加一 高閘極電壓至所有未選擇字元線。然而，一快閃記憶體裝 置之負載維持一高字元線電壓，以及在未選擇記憶體單元 串列上發生一通過擾動現象（pass disturb phenomenon)(亦 即，一不完全程式化現象），而導致不可靠的記憶體單元。 【發明內容】 本發明提供一種用以程式化一快閃記憶體裝置之方 法，使一欲程式化之記憶體單元不包含在一通道升壓區域 中，藉以使該記憶體單元維持在一低升壓電位準位。由於 在一記憶體單元串列中從一源極部至一汲極部之記憶體單 元的連續程式化，藉由記憶體單元之停用以使該記憶體單 元不包含於該通道升壓區域中。 在一實施例中，一種程式化一快閃記憶體裝置之方法 包括施加一程式化偏壓至一記憶體單元串列中之複數個記 憶體單元的一選擇記憶體單元。該記憶體單元串列包括一 源極選擇線、複數個記憶體單元及一汲極選擇線。將一第 一通過偏壓被施加至在一相對於已施加有程式化偏壓之選 擇記憶體單元的源極選擇線方向上之記憶體單元的至少一 記憶體單元。將一第二通過偏壓被施加至在一相對於已施 加有該第一通過偏壓之單元的汲極選擇線方向上之記憶體 單元。 【實施方式】 200816202 將參考所附圖式來描述依據本專利之一特定實施例。 第2至4圖描述一用以依據本發明之一實施例程式化 一快閃記憶體裝置的方法。 參考第2圖，一快閃記憶體裝置之一記憶體單元陣列 包括用以儲存資料之複數個記憶體單元串列。每一記憶體 單元串列具有一相似結構。下面描述一記憶體單元串列。 一記憶體單元串列包括一汲極選擇電晶體DST、記憶 體單元F0-F6及一源極選擇電晶體SST。該汲極選擇電晶體 DST係連接於一位元線與第六記憶體單元F6之間。該等記 憶體單元F0-F6係以串聯方式連接於該汲極選擇電晶體 DST與該源極選擇電晶體SST之間。該源極選擇電晶體SST 係連接於該記憶體單元F0與一共用源極線之間。 爲了防止在一記憶體單元上之電位的減少，一連續程 式化方法適合以每頁爲基礎來程式化一記憶體單元。開始 從第0字元線WL0、第一字元線WL1等等施加一程式化偏 壓（Vpgm)，直到施加該程式化偏壓至第六字元線 WL6爲 止。換句話說，從該記憶體單元串列之一源極側（或該源極 選擇電晶體側）至一汲極側（或該汲極選擇電晶體側）依序實 施該程式化。 在一實施例中，對於被選擇用於程式化之記憶體單元 F3而言，在程式化期間，將相對於該選擇記憶體單元F3 之位於源極側的記憶體單元（亦即，記憶體單元F0-F2)維持 在一增加臨界電壓。相對於該選擇記憶體單元F3之位於汲 極側的記憶體單元F4-F6則未被維持在一增加臨界電壓。 在一實施例中，亦將一高電壓施加至共用該選擇記憶 200816202 體單元F3及未選擇記憶體單元串列之字元線的 元（未顯示）。可能在一施加電壓之記憶體單元與 電壓之記憶體單元間發生一淺程式化 programming)。如下面所詳細描述，爲了防止該淺 將不同電壓施加至在相對於該選擇單元F3之源 汲極側上的記憶體單元。 將一低電壓（Lv)施加至位於該選擇記憶體單3 極側的記憶體單元F0-F2之字元線WL0-WL2。將 (Hv)施加至在該選擇記憶體單元F3之汲極側上 WL4-WL6。該低電壓係在約0至約1 .5V之範圍內 高電壓係在約7至約1 3 V之範圍內。沒有全部啓 極側上之記憶體單元，以及因此，沒有對通道電 響。然而，因此降低該臨界電壓，所以在該選擇 元F3之汲極側上的記憶體單元F4-F6中形成通3 該等記憶體單元F4至F6處於抹除狀態）。 如果停用該汲極選擇電晶體DST，則將一通 施加至在該選擇單元F3之汲極側上的記憶體單元 浮動閘極，藉以形成一較高自我升壓電位準位。 升壓電位準位防止程式化缺陷。 參考第3圖，將位於該選擇單元F3之源極側 體單元F1-F2之字元線WL1-WL2維持在一低電壓 在該選擇單元F3之汲極側上的字元線WL4-WL6 高電壓（Hv)。該低電壓係在約0至約1.5V之範圍 該高電壓係在約7至約1 3 V之範圍內。 在該源極選擇線之方向上的字元線WL0並未 記憶體單 -未施加 (shallow 程式化， 極側及該 Ξ； F3之源 一高電壓 的字元線 ，以及該 動在該源 位產生影 記憶體單 I (亦即， 過偏壓被 F4-F6 之 一高自我 上的記憶 (Lv) 〇 將 維持在一 內，以及 被維持在 200816202 局電壓（H v) 選擇記憶體 該通道電位 在該選擇記 中形成通道 偏壓被施加 :單元F4-F6 位。一高自 I WL2維持 記憶體單元 在該選擇記 持在一局電 ，以及該高 線方向上的 說，將一約 。因爲沒有 有記憶體單 因爲降低該 側上的記憶 丨單元F4-F6 該低電壓。更確切地說，將一約5至約1 3 V之 施加至該字元線WL0。因爲沒有全部啓動在該 單元F3之源極側上的記憶體單元，所以沒有對 產生影響。然而，因爲降低該臨界電壓，所以 憶體單元F 3之汲極側上的記憶體單元F 4至F 6 (亦即，該等記憶體單元F4-F6處於抹除狀態）。 如果停用該汲極選擇電晶體，則將一通過 至在該選擇記憶體單元F3之汲極側上的記憶體 之浮動閘極，藉以形成一較高自我升壓電位準 我升壓電位準位防止程式化缺陷。 參考第4圖，將該記憶體單元F2之字元I 在一低電壓（Lv)。該字元線WL2係位於該選擇 F3之源極側上及接近該選擇記憶體單元F3。將 憶體單元F3之汲極側上的字元線WL4-WL6維 壓（Hv)。該低電壓係在約0至約1 .5V之範圍內 電壓係在約7至約1 3 V之範圍內。 在離該選擇記憶體單元F3之一源極選擇 字元線WL 1並未被維持在該低電壓。更確切地 5至約13V之高電壓（Hv)施加至該字元線WL1 啓動在該選擇記憶體單元F3之源極側上的所 元，所以沒有對該通道電位產生影響。然而， 臨界電壓，所以在該選擇記憶體單元F3之汲極 體單元F4至F6中形成通道（亦即，該等記憶懂 處於抹除狀態）。 如果停用該汲極選擇電晶體，則將一通過偏壓被施加 200816202 至在該選擇記憶體單元F3之汲極側上的記憶體單元F4-F6 之浮動閘極，藉以形成一較高自我升壓電位準位。一高自 我升壓電位準位防止程式化缺陷。 如以上所述，將一低電壓施加至在一相對於一被選擇 用於程式化之記憶體單元的源極方向上之任何一記憶體單 元，以及將一高電壓施加至在一相對於該選擇記憶體單元 之汲極方向上的記憶體單元之一字元線。因爲停用在該選 擇記憶體單元之源極方向上的記憶體單元，所以可以減少 對該通道電位之干擾。在該選擇記憶體單元之汲極側上的 記憶體單元（亦即，處於一抹除狀態之記憶體單元）具有一 高臨界電壓且全部被啓動，藉以形成一通道。 如果停用該汲極選擇電晶體DST，則將一通過偏壓被 施加至構成該等記憶體單元之浮動閘極的一正電位，藉以 形成一高自我升壓電位準位。由於位元線之影響，將被選 擇用以實施該程式化之記憶體單元串列的通道電位設定至 一約0V電位。因此，該等記憶體單元串列之通道電位不受 在周圍單元間之浮動閘極準位的影響。於是，因爲啓動一 高自我升壓電位準位，所以減少程式化干擾。 本發明之上面實施例並非用以做爲限定用。各種替代 及均等物係可能的。其它增加、刪除或修改在考慮到本揭 露中係明顯易知且意思是落在所附請求項之範圍內。 【圖式簡單說明】 第1圖描述一用以程式化一快閃記憶體裝置之傳統方 法。 第2至4圖描述一用以依據本發明之一實施例程式化 -10- 200816202 一快閃記憶體裝置的方法。 【主要元件符號說明】 SSL 源 極 々BB 进 擇 線 WL0-WL6 字 元 線 DSL 汲 極 之BB m 擇 線 SST 源 極 巳 擇 電 晶 體 F0-F6 記 憶 體 單 元 DST 汲 極 々BB 进 擇 電 晶 體 -11 -

Claims (1)

1. 200816202 十、申請專利範圍： 1. 一種用以程式化快閃記憶體裝置之方法，包括： 施加一程式化偏壓至一記憶體單元串列中之一記憶體 單元，該記憶體單元串列包括一源極選擇線、複數個記 憶體單元及一汲極選擇線；其中該複數個記憶體單元係 以串聯方式配置在一端上之源極選擇線與一相反端上之 汲極選擇線間； 施加一第一通過偏壓至相對於已施加有該程式化偏壓 之記憶體單元的源極選擇線方向上之至少一記憶體單元； 以及 施加一第二通過偏壓至相對於已施加有該第一通過偏 壓之至少一記憶體單元的汲極選擇線方向上之記憶體單 元。 2. 如申請專利範圍第1項之方法，進一步包括：施加一第三 通過偏壓至對於已施加有該程式化偏壓之記憶體單元的 源極選擇線方向上的剩餘記憶體單元；該等剩餘記憶體 單元不包含已施加有該第一通過偏壓之至少一記憶體單 元，該第三通過偏壓在相對於已施加有該程式化偏壓之 記憶體單元的汲極選擇線方向上之記憶體單元中產生通 道。 3. 如申請專利範圍第1項之方法，其中該相對於已施加有 該程式化偏壓之記憶體單元的源極選擇線方向上的記憶 體單元，其中之一包括一接近已施加有該程式化偏壓之 記憶體單元的記憶體單元。 4. 如申請專利範圍第1項之方法，其中該第一通過偏壓比 -12- 200816202 該第二通過偏壓低。 5 .如申請專利範圍第2項之方法，其中該第三通過偏壓比 該第二通過偏壓低。 6. 如申請專利範圍第1項之方法，其中該第一通過偏壓係 在約0至約1. 5 V之範圍內。 7. 如申請專利範圍第1項之方法，其中該第二通過偏壓係 在約7至約1 3 V之範圍內。 8 .如申請專利範圍第2項之方法，其中該第三通過偏壓係 在約5至約1 3 V之範圍內。 9. 一種用以程式化快閃記憶體裝置之方法，該快閃記憶體 裝置包括一具有複數個記憶體單元之記憶體單元串列， 該複數個記憶體單元係以串聯方式連接於一汲極選擇電 晶體與一源極選擇電晶體之間，該方法包括： 施加一程式化偏壓至該快閃記憶體.裝置之記憶體單元 串列中的一記憶體單元； 施加一第一電壓至在該源極選擇電晶體與已施加有該 程式化偏壓之記憶體單元間的至少一記憶體單元；以及 施加一第二電壓至在該汲極選擇電晶體與已施加有該 第一電壓之至少一記憶體單元間的記憶體單元。 1 〇.如申請專利範圍第9項之方法，另外包括： 施加一第三電壓至在該源極選擇電晶體與已施加有 該程式化偏壓之記憶體單元間的剩餘記憶體單元，該等 剩餘記憶體單元不包含已施加有該第一電壓之至少一記 憶體單元。 1 1.如申請專利範圍第9項之方法，其中該第一電壓比該第 -13- 200816202 1 2 ·如申請專利範圍第1 0項之方法，其中該第三電壓比該 第二電壓低。 1 3 .如申請專利範圍第9項之方法，其中該第一電壓係在約 0至約1 . 5 V之範圍內。 1 4 ·如申請專利範圍第9項之方法，其中該第二電壓係在約 7至約1 3 V之範圍內。 1 5 .如申請專利範圍第1 0項之方法，其中該第三電壓係在 約5至約1 3 V之範圍內。 1 6.如申請專利範圍第9項之方法，其中不啓動在該源極選 擇電晶體與已施加有該程式化偏壓之記憶體單元間的記 憶體單元。 1 7.如申請專利範圍第9項之方法，其中在該汲極選擇電晶 體與已施加有該程式化偏壓之記憶體單元間的記憶體單 元中形成通道。 1 8.如申請專利範圍第9項之方法，另外包括： 停用該汲極選擇電晶體，以便將一通過偏壓被施加至 在該汲極選擇電晶體與已施加有該程式化偏壓之記憶體 單元間的記憶體單元之一浮動閘極。 -14-