[go: up one dir, main page]

TW200815153A - Method for polishing a semiconductor wafer and polished semiconductor wafer producible according to the method - Google Patents

Method for polishing a semiconductor wafer and polished semiconductor wafer producible according to the method Download PDF

Info

Publication number
TW200815153A
TW200815153A TW096134221A TW96134221A TW200815153A TW 200815153 A TW200815153 A TW 200815153A TW 096134221 A TW096134221 A TW 096134221A TW 96134221 A TW96134221 A TW 96134221A TW 200815153 A TW200815153 A TW 200815153A
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
polishing
polished
polishing step
flatness
Prior art date
Application number
TW096134221A
Other languages
English (en)
Other versions
TWI336280B (en
Inventor
Klaus Roettger
Vladimir Dutschke
Leszek Mistur
Original Assignee
Siltronic Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic Ag filed Critical Siltronic Ag
Publication of TW200815153A publication Critical patent/TW200815153A/zh
Application granted granted Critical
Publication of TWI336280B publication Critical patent/TWI336280B/zh

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • H10P52/00
    • H10P90/129

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Description

200815153 九、發明說明: 【發明所屬之技術領域】 本發明係關於一種拋光半導體晶圓(尤其是矽半導體晶圓)的 方法,其目的在於提供一種特別在邊緣區域中具有迄今還不能達 到之平整度改良的半導體晶圓。本發明尤其關於一種在上拋光盤 與下拋光盤間拋光-半導體晶圓的方法’其係當該半導體晶圓位 於一載具的空腔中,藉由提供一拋光劑以雙面拋光該半導體晶 圓,本發明亦關於-種半導體晶圓,尤其是料導體晶圓,該半 導體晶圓具有改良的平整度,該平整度係以局部正面最小平方焦 面 fe 圍值(site frontside least squares focal piane range,SFQR )及 局部背面理想焦面範圍值(site backside ideal f〇cal ρ1_ , SBIR)的形式來表達。 【先前技術】
半導體晶圓的平整度是一個重要的品質參數,該品質參數係 來評估半導體晶圓作為—用於製造最新_代電子元件之基材的 本合適性。具有彼此平行對置且完全平整之側面的理想平整半 體晶圓在製造元件的微影㈣期間不會產生步進機聚焦_。 此人們盡可能進行接近該理想形狀之嘗試。為此㈣,從一個 體上分割下來的半導體晶圓經歷—系列加工步驟,尤盆是在過 開始時藉由研磨及/或磨削側面以使其成型的機械加卫。隨後的 驟如半導體晶圓祕刻及側面的拋光,主要用於㈣機械加工/ &成的表㈣傷及用於平滑側面。同時這些隨後的步驟決定 影響半導體„的平紐並且财努力的目標在於対能地㈣ 6 200815153 由機械加工步驟所達到的平整度。已知該目標可藉由結合同時進 行之半導體晶圓雙面拋光而最有效地實現,該雙面拋光在以下稱 為DSP拋光。例如在de 100 07 390 A1中描述了 一適合Dsp拋光 的钱器。在DSP抛光期間,半導體晶圓位於一作為導向籠(㊁以如 cage )之載具的空腔中,並且位於一個上抛光盤與一個下抛光盤 之間,該空腔係為半導體晶圓所設置。轉動至少一個拋光盤及載 具,且當提供一拋光劑時,半導體晶圓在一由滾動凸輪所預定的 φ 執運上相對於以拋光布覆蓋的拋光盤移動。拋光盤壓在半導體晶 圓上的拋光壓力及拋光持續時間乃共同決定由拋光所導致之材料 去除量的關鍵參數。 DE 199 56 250 C1描述一種方法,在該方法中,經機械加工及蝕 刻的矽半導體晶圓係先經DSp拋光且接著進行品質管制,在品質 官制中檢驗其平整度並與設定值相比較。若還未達到所要求的平 整度,則以另一較短暫的Dsp拋光進行再拋光。 根據WO 00/47369所載,DSP拋光係在第一拋光步驟中進行, 春以使半導體晶圓得到一個不同於理想形狀的凹面形狀。接著藉由 早面拋光來消除經拋光侧面的凹面形狀,該單面抛光在以下稱為 CMP拋光。此係利用以下事實:用於平坦侧面上㈣cMp抛光具有 產生-經凸出式拋光之側面的傾向,因此若待拋光之側面係一凹 面的形狀,則經CMP拋光之後可產生一平坦之侧面。 如本發明之發明人已確定的,前面提及之方法的缺點為:用該 方法在晶ϋ邊職域帽可㈣平整度不充分_面。因此咖 拋光降低《域中已藉DSp拋光所達到的局部平整度。但晶圓邊 7 200815153 緣區域對於電子元件的製造者而言愈來愈重要,因為人們試圖利 用傳統的邊緣排除使經拋光之侧面的可用面積擴大,該可用面積 在以下稱為FQA (固定品質區域,Fixed Quality Area),該邊緣排 除在以下稱為EE (Edge Exclusion)。半導體晶圓之邊緣區域中側 面的不平整尤其歸因於邊緣下降,該邊緣下降在以下稱為Er〇 (Edge R〇ll-〇ff)。Kimura等人在「曰本應用物理雜認(jpn,
J. AppL
Phys·)」第38卷(1999年)第38至39頁中指出,可由局部區(pai1ial φ sltes )的SFQR值導出ER〇。SFQR值係描述一確定尺寸(例如面 積為20毫米χ20毫米)之測量區的局部平整度,具體而言係以半 導體晶圓正面與一具有相同尺寸之參考面的最大高度偏差的形式 來描述,該最大面度偏差係以最小平方極小化(least squares minimization)力α以獲得。局部區為邊緣區域中的測量區,該些測 量區不再完全是FQA的一部分,但這些測量區的中心仍位於FQA 中。局部區的SFQR值在以下稱為局部區正面最小平方焦面範圍 (partial site frontside least squares focal plane range j PSFQR) ° φ 除了局部平整度之外,同時仍必須考慮總體平整度,尤其是因 為在元件製造過程中CMP拋光需要良好的總體平整度。用於此估 算之標準化參數是總體背面焦面理想範圍(global backside ideal focal plane range,GBIR)值及與其相關的SBIR值。這兩個值表 示半導體晶圓的正面相對於假設為理想平整之背面的最大高度偏 差並且區別在於··在GBIR值的情況下以FQA來計算且在SBIR 值的情況下則以被限制在測量區的面積來計算。如果這裏提供的 定義與SEMI標準的定義、尤其是現行版本中的標準M59、Ml及 8 200815153 M1530的定義有所不同,則該標準的定義具有優先地位。 本發明之目的在於,提供一種用於拋光半導體晶圓的方法,該 方法全面地改善半導體晶圓的平整度,且非不適當地以半導體晶 圓之4體平整度或尤其是邊緣區域中之局部平整度為代價來實 現0 【發明内容】 本發明係關於一種在上拋光盤與下拋光盤間拋光一半導體晶圓 的方法,其係當該半導體晶圓位於一載具之空腔中,藉由提供一 拋光劑以雙面拋光該半導體晶圓,該方法包含: 在一第一拋光步驟中雙面拋光該半導體晶圓,該步驟係以一個 負凸出作為結束,該凸出係指於該第一拋光步驟之後,該半導體 晶圓厚度與該載具厚度之間的差值;以及 在一第二拋光步驟中雙面拋光該半導體晶圓,其中從該半導體 晶圓側面所拋除的材料係小於1微米。 • 藉由該方法成功地在第二拋光步驟中保持在第一拋光步驟後所 達到的局部平整度(尤其是邊緣區域中的局部平整度)並且改善 總體平整度,其中,整體而言得到滿足具有32奈米(nm)線寬之 7L件世代所要求的平整度。這是個出人意料的結果,因為在上述 DE 199 56 250 C1及w〇 〇〇/47369中所說明的方法均無法達到此 效果。在DE 199 56 25〇 C1的情況中,雖然在第二抛光步驟之後 保持了在第一拋光步驟中所設定的局部平整度,但在第一拋光步 驟中所達到的總體平整度卻在第二拋光步驟中降低。在 69的If况中,其第一拋光步驟減小了第一撤光步驟所達到 9 200815153 的局部平整度(尤其是邊緣區域中的局部平整度)。 根據本發明之方法所製造的矽半導體晶圓具有先前未能達到的 平整度。因此,本發明亦關於一種矽半導體晶圓,其具有一經拋 光的正面及一經拋光的背面,且具有一以局部背面理想焦面範圍 隶大值(maximum site backside ideal focal plane range,SBIRmax) 表示小於100奈米(nm)的正面總體平整度,且在一邊緣區域中 具有一以PSFQR値表示不大於35奈米(nm )的正面局部平整度, 0 在每一情況中均考量2毫米之邊緣排除。此外,SBIRmax值係關 於一 26毫米χ33毫米的測量區面積以及具有在义及y方向上各為 13耄米及16.5毫米之偏移量的測量區柵格設置。smRmax值係指 所有測量區中最大的SBIR值。PSFQR值的規範係關於一 2〇毫米 x20毫米的測量區面積以及具有在义及y方向上皆為1〇毫米之偏 移置的測S區柵格設置。PSQR値由局部區之PSFQR值的總和除 以其數量而得到。 該方法的初始產物較佳係由晶體'尤佳是由用矽單晶體上分割 春下來的半導體晶圓,該半導體晶圓業經機械加工,其加工方式係 研磨及/或磨削其側® (即,半導體晶圓的正面及背面)。該正面係 指用於形成提供電子元件結構之表面的側面。半導體晶圓的棱邊 可經修圓,以使該半導體晶圓對於衝擊損傷之敏感性降低。此外, 由先前機械加X職成之表面損傷已藉由在酸性及/錢性银刻劑 中進行餘刻而大量地消除。另外,該半導體晶圓也可進行其他加 工步驟,尤其S清洗步驟或邊緣拋光。根據所請方法,半導體晶 圓在第-拋光步驟中同時抛光其雙面,其中為了提高生產率,㈣ 200815153 抛光較佳係以多晶圓拋光之方式來進行,在該多晶圓拋光 複數個載具,這些载具各具有多個用於半導體晶圓的空腔。第 DSP拋光的—㈣Μ產生—負凸出,其中該凸出係、指在完絲 先後的半《晶圓厚度卿與料抛光半導體晶圓 =的差值(Dlw飢)。該凸出之範_佳為小Η微米至Γ4 Μ米,尤佳為小於_〇·5微米至_4外止 l 似木至4试未’且自側面所磨損的總材料 去除量較佳為15微米至30微求。第-抛光步驟的效用為:使得 半導體晶圓以水平對稱的方式凹入彎曲,使得sbir值處於一被視 為不利的大於100夺来r nm、沾# 、靶圍内;並且描述半導體晶圓之 局部平整度的SFQR值,尤其DSFQR值已經處於一被視為有利 之不大於35奈米(nm)的範圍内。同樣以抛光來進行之第 二拋光步驟的目的在於改善總體平整度以及保持或改善已經達到 的局部平整度,尤其是邊緣區財的局部平整度。㈣二贈抛 光的-個特殊的特徵為所欲作用係以自半導體晶圓的兩側拋除總 ^小於1微米的材料而實現。平均材料去除量在—小於i微米的 祀圍内’較佳在0.2微米至小於!微米的範圍内。不應超出所給出 的上限値’因為將對半導體晶®的總體平整度產生不利影響。此 …車又佳係達至ij不小於〇微米的凸出,其中該凸出係抛光後之 半導體晶圓厚度D2W與用於拋光半導體晶圓之載具厚度肌的 ,值D2W_;D2L。該凸出尤佳為〇微米至2微米。第二拋光步驟之 政用為.SBIR值處於_被視為有利的小於刚奈米的範圍 内、,且描述局部平整度# SFQR值,尤其是psFQR值係處於一被 硯為有利之不大於35奈米(nm)的範圍内。 200815153 【實施方式】 根據本發明之-較佳實施例,經第—拋光步驟之後測得由此達 到之半導體晶圓凹度,其方式例如是測4G脆值。所測得之值係 作為計算第二拋光步驟之持續時間的輸入參數,藉由該持續時間 又確定出第二拋光步驟將實現的材料去除量。以此方式,進一步 將半導體晶圓的平整度最適化。第二拋光步驟的最佳持續時間d 鲁較佳根據下述公式來計算:D= (GBIR : RT) +〇ffset,其中,RT 疋所用拋光機以微米/分鐘為單位的典型去除量速率,是校 正值,其與所使用的拋光過程相關並且因此必須以經驗來確定。 以下藉由附圖及比較例來詳細描述本發明。 第1A至1C圖中圖示出在本發明之方法的不同時間下,位於抛 光盤内之半導體晶圓。在第一 DSP拋光開始的時刻a)(第1A圖), 半導體晶圓1具有一厚度DW,該厚度係大於載具21的厚度D1L。 在弟一抛光步驟中’半導體晶圓在一上抛光盤3與一下抛光般4 φ 之間,使用特定拋光壓力及提供一拋光劑加以拋光,直至達到時 刻b )(第16圖),在該時刻,經拋光之半導體晶圓厚度〇1^與 載具21厚度D1L的差值變成一負值。半導體晶圓接著藉由載具 22進行一第二DSP拋光,該第二DSP拋光係在時刻c)(第⑴圖) 結束。 第一拋光步驟和第二拋光步驟作用的不同係圖示於第2圖及第 3圖,這些圖顯示沿半導體晶圓直徑進行的線性掃描(Li^ scans)。在第一拋光步驟(第2圖)之後,半導體晶圓具有一凹入 形狀,這基本上應歸因於一向内延伸約100毫米之區域中的材料 12 200815153 凸起。在FQA之外邊緣上僅還存在些微的邊緣下降。半導體晶圓 的凹度使得總體平整度不能令人滿意。此在第二拋光步驟(第3 圖)之後發生變化,該第二拋光步驟利用雙面拋光的起始效應, 即對總體平整度產生不利影響的材料凸起被優先消除,並保持其 邊緣區域中的局部平整度不受影響。 實例與比較例: 具有300毫米直徑的矽半導體晶圓從一個單晶體上分割下來並 • 且各以相同方式通過機械加工及蝕刻預處理。接著,這些半導體 晶圓在Peter Wolters股份公司出產型號為AC 2000的雙面拋光機 中抛光’直至達到一負凸出(欠量(underhang ))(實例E及比較 例C2)或直至達到一正凸出(比較例C1 )。一部分半導體晶圓(C1 ) 接著進行第二DSP拋光,該第二DSP拋光以一正凸出及大於1微 米的材料去除量作為結束。另一部分半導體晶圓(C2)進行一 CMP 抛光’該CMP拋光以小於1微米的材料去除量作為結束。剩餘部 分半導體晶圓(13)也進行一第二DSp拋光,該DSp拋光以一小 ® 於1微米的材料去除量作為結束。在這些拋光步驟之後用ade公 司出產型號為AFS之非接觸測量的測量儀器所進行的平整度測量 結果彙編在下列表袼中。 用於SBIR測量及SFqr測量的參數: FQA=296 毫米 EE=2毫米 用於SBIR測量的參數: 測量區面積=26亳米X33毫米 13 200815153 在X方向上柵袼區的偏移量=13毫米 在y方向上栅格區的偏移量二16·5毫米 用於PSFQR測量的參數: 測量區面積=20毫米χ20毫米 在X方向上栅格區的偏移量=10毫米 在y方向上柵格區的偏移量=10毫米 表格: 第一拋光步驟 材料去除量 [微米] 凸出 [微米] GBIR [微米] SBIRmax [微米] PSFQR [微米] C1 26.8 + 1.3 0.51 0.27 0.090 C2,E 27.6 -2.7 0.78 0.19 0,034 第二拋光步雙 材料去除量 [微米] 凸出 [微米] GBIR [微米] SBIRmax [微米] PSFQR [微米] C1 4.3 + 1.0 0.76 0.43 0.060 _ C2 0.3 0.93 0.23 0.059 E 0.72 0.56 0.111 0.08 0.035 【圖式簡單說明】 第1A至1C圖係在本發明方法的不同時間下,位於拋光盤内之 半導體晶圓的示意圖。 第2圖係為根據本發明之第一抛光步驟後,沿著半導體晶圓之 半徑的線性掃描圖。 第3圖係為根據本發明之第二抛光步驟後,沿著半導體晶圓之 14 200815153 半徑的線性掃描圖。 【主要元件符號說明】 1 半導體晶圓 3 上拋光盤 4 下拋光盤 21,22 載具

Claims (1)

  1. 200815153 十、申請專利範圍: 一半導體晶圓之方法,其
    後,該半導體晶圓厚度與該载具厚度之間的差值;及 1 · 一種在上拋光盤與下拋光盤間拋光 在一第二抛光步驟中雙面拋光該半導體晶圓,其中從該 半導體晶圓側面所拋除的材料係小於丨微米。
    微米至-4微米的負凸出作為結束。 3·如凊求項1或2之方法,其中在該第二拋光步驟中從該半導 體晶圓侧面所拋除的材料係在〇·2微米至小於丨微米的範圍 4·如睛求項1或2之方法,其中在該第一拋光步驟之後測量該 半導體晶圓的凹度,且在該第二拋光步驟中所產生的拋光磨 損係取決於所測得之凹度。 5. 一種石夕半導體晶圓,其具有一經拋光的正面及一經拋光的背 面,該半導體晶圓具有一以局部背面理想焦面範圍最大值 (maximum site backside ideal f0cai piane range,SBIRmax)表 示小於100奈米(nm)的正面總體平整度,且在一邊緣區域 中具有一以邊緣區正面最小平方焦面範圍值(panial site frontside least squares focal plane range,PSFQR)表示不大於 35奈米(nm)的正面局部平整度,在每一情況中均考量2毫 16 200815153 米之邊緣排除。 6. 如請求項5之半導體晶圓,其直徑為200毫米或300毫米。
TW096134221A 2006-09-20 2007-09-13 Verfahren zum polieren einer halbleiterscheibe und eine nach dem verfahren herstellbare polierte halbleiterscheibe TWI336280B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006044367A DE102006044367B4 (de) 2006-09-20 2006-09-20 Verfahren zum Polieren einer Halbleiterscheibe und eine nach dem Verfahren herstellbare polierte Halbleiterscheibe

Publications (2)

Publication Number Publication Date
TW200815153A true TW200815153A (en) 2008-04-01
TWI336280B TWI336280B (en) 2011-01-21

Family

ID=39133976

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096134221A TWI336280B (en) 2006-09-20 2007-09-13 Verfahren zum polieren einer halbleiterscheibe und eine nach dem verfahren herstellbare polierte halbleiterscheibe

Country Status (7)

Country Link
US (1) US20080070483A1 (zh)
JP (1) JP2008078660A (zh)
KR (2) KR100915433B1 (zh)
CN (1) CN101148025B (zh)
DE (1) DE102006044367B4 (zh)
SG (2) SG169385A1 (zh)
TW (1) TWI336280B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI409869B (zh) * 2008-09-03 2013-09-21 世創電子材料公司 拋光半導體晶圓之方法
TWI420581B (zh) * 2009-08-12 2013-12-21 世創電子材料公司 用於製造經拋光的半導體晶圓的方法
TWI464796B (zh) * 2010-03-31 2014-12-11 世創電子材料公司 雙面拋光半導體晶圓的方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008044646B4 (de) * 2008-08-27 2011-06-22 Siltronic AG, 81737 Verfahren zur Herstellung einer Halbleiterscheibe
EP2428984B1 (en) * 2009-05-08 2018-04-11 SUMCO Corporation Semiconductor wafer polishing method
DE102009025243B4 (de) * 2009-06-17 2011-11-17 Siltronic Ag Verfahren zur Herstellung und Verfahren zur Bearbeitung einer Halbleiterscheibe aus Silicium
DE102009030292B4 (de) * 2009-06-24 2011-12-01 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102009049330B3 (de) * 2009-10-14 2011-02-17 Siltronic Ag Verfahren zum Nachpolieren einer Halbleiterscheibe
JP5423384B2 (ja) 2009-12-24 2014-02-19 株式会社Sumco 半導体ウェーハおよびその製造方法
US8952496B2 (en) 2009-12-24 2015-02-10 Sumco Corporation Semiconductor wafer and method of producing same
DE102013201663B4 (de) 2012-12-04 2020-04-23 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
KR101660900B1 (ko) * 2015-01-16 2016-10-10 주식회사 엘지실트론 웨이퍼 연마 장치 및 이를 이용한 웨이퍼 연마 방법
CN111479654B (zh) * 2017-12-22 2022-07-01 东京毅力科创株式会社 基板处理系统、基板处理方法以及计算机存储介质
US11145556B2 (en) * 2019-11-21 2021-10-12 Carl Zeiss Smt Gmbh Method and device for inspection of semiconductor samples
JP6885492B1 (ja) * 2020-05-13 2021-06-16 信越半導体株式会社 両面研磨方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05177539A (ja) * 1991-12-24 1993-07-20 Sumitomo Electric Ind Ltd 両面ポリッシュ装置によるウェハ研磨方法
DE19704546A1 (de) * 1997-02-06 1998-08-13 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer einseitig beschichteten und mit einem Finish versehenen Halbleiterscheibe
DE19905737C2 (de) * 1999-02-11 2000-12-14 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit
WO2000047369A1 (en) * 1999-02-12 2000-08-17 Memc Electronic Materials, Inc. Method of polishing semiconductor wafers
DE10007390B4 (de) * 1999-03-13 2008-11-13 Peter Wolters Gmbh Zweischeiben-Poliermaschine, insbesondere zur Bearbeitung von Halbleiterwafern
US6299514B1 (en) * 1999-03-13 2001-10-09 Peter Wolters Werkzeugmachinen Gmbh Double-disk polishing machine, particularly for tooling semiconductor wafers
JP4280397B2 (ja) * 1999-10-21 2009-06-17 スピードファム株式会社 ワークの研磨方法
DE19956250C1 (de) * 1999-11-23 2001-05-17 Wacker Siltronic Halbleitermat Kostengünstiges Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
DE10023002B4 (de) * 2000-05-11 2006-10-26 Siltronic Ag Satz von Läuferscheiben sowie dessen Verwendung
DE10314212B4 (de) * 2002-03-29 2010-06-02 Hoya Corp. Verfahren zur Herstellung eines Maskenrohlings, Verfahren zur Herstellung einer Transfermaske
JP4352229B2 (ja) * 2003-11-20 2009-10-28 信越半導体株式会社 半導体ウェーハの両面研磨方法
JP4748968B2 (ja) * 2004-10-27 2011-08-17 信越半導体株式会社 半導体ウエーハの製造方法
JP2006198751A (ja) * 2005-01-24 2006-08-03 Showa Denko Kk 磁気ディスク用サブストレート基板の製造方法及び研磨装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI409869B (zh) * 2008-09-03 2013-09-21 世創電子材料公司 拋光半導體晶圓之方法
TWI420581B (zh) * 2009-08-12 2013-12-21 世創電子材料公司 用於製造經拋光的半導體晶圓的方法
TWI464796B (zh) * 2010-03-31 2014-12-11 世創電子材料公司 雙面拋光半導體晶圓的方法

Also Published As

Publication number Publication date
KR20080026485A (ko) 2008-03-25
SG141306A1 (en) 2008-04-28
DE102006044367B4 (de) 2011-07-14
SG169385A1 (en) 2011-03-30
KR100915433B1 (ko) 2009-09-03
JP2008078660A (ja) 2008-04-03
TWI336280B (en) 2011-01-21
US20080070483A1 (en) 2008-03-20
CN101148025A (zh) 2008-03-26
KR100945774B1 (ko) 2010-03-08
DE102006044367A1 (de) 2008-04-03
CN101148025B (zh) 2010-06-23
KR20090020671A (ko) 2009-02-26

Similar Documents

Publication Publication Date Title
TW200815153A (en) Method for polishing a semiconductor wafer and polished semiconductor wafer producible according to the method
TWI297551B (en) Method of manufacturing carrier wafer and resulting carrier wafer structures
JP5995825B2 (ja) 少なくとも1つのウエハを研磨する方法
CN102049723B (zh) 抛光半导体晶片的方法
TWI567811B (zh) 拋光半導體晶圓兩面的方法
TWI566287B (zh) 半導體材料晶圓的拋光方法
KR101139054B1 (ko) 반도체 웨이퍼의 양면 폴리싱 가공 방법
CN101670546B (zh) 抛光半导体晶圆的方法
KR20120101146A (ko) 반도체 웨이퍼 및 그 제조 방법
TW200921773A (en) Method for producing a semiconductor wafer with a polished edge
CN112218737A (zh) 晶片的镜面倒角方法、晶片的制造方法及晶片
TW200405450A (en) Semiconductor wafer
JP5167207B2 (ja) 半導体ウェハの製造方法
CN111788656B (zh) 贴合晶圆的制造方法及贴合晶圆
KR102686298B1 (ko) 웨이퍼의 연마 방법 및 실리콘 웨이퍼
KR101133355B1 (ko) 반도체 웨이퍼의 연마 방법
WO1998044541A1 (en) Flattening process for semiconductor wafers
KR100728887B1 (ko) 실리콘 웨이퍼 양면 연마방법
KR20190018312A (ko) 캐리어 및 이를 포함하는 웨이퍼의 양면 연마 장치
Langenkamp et al. Influence of the wafer shape on polishing performance for 300 mm prime wafer polishing

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees