TW200814324A - Thin-film transistor and fabrication method thereof - Google Patents

Description

200814324 九、發明說明： — 【發明所屬之技術領域】 本發明係有關於一種薄膜電晶體，特別有關於一種利 用喷印流體的咖啡環(coffee ring)結構製作之薄膜電晶體。 【先前技術】 高分子有機材料的特點為穩定性高、可溶性好，因此 •可利用溶液態成膜方法製造產品，製程簡單又可大量降低 成本’而成膜方法中的喷印技術(Inkjet Printing, IJP)，更是 最有機會實踐量產的成膜技術。 喷印之液滴可形成咖。朴環(Coffee Ring)，利用其邊緣的 細線化結構，可形成微細線導體、微細線半導體以及微細 線絕緣體，並可利用噴印技術製造出高電流特性的薄膜電 晶體等電子產品元件。 請參閱第1A至1C圖，其為咖啡環之形成機制。咖啡 馨環的形成機制可參考文獻Robert D· Deegan，Olgica

Bakajin et al·，“Capillary Flow as the Cause of Ring Stains From Dried Liquid Drops’，，Nature，Vol.389，1997·在文中 解釋自然現象t，含有固態溶質液體乾固產生咖啡環的現 象。墨水液滴12在基底10上’其圓周部分乾固較快形成 接觸線14，導致毛細現象的產生，造成墨水中心部分的流 體被侷限於自由表面（free surface)，又被毛細力拉扯，使得 其補充(replenish)到周圍部分，形成一個類似在中心擠壓 (squeeze)流體向外的作用。這個機制基本上只要符合以下 0962-A21653TWF(N2)；P61950008TW；kelly 5 200814324 二種條件就可形成咖啡環： 1·溶劑在基板上的接觸角不等於〇 ; 2·液滴12在基底10上形成接觸線M(即含有溶質16); 3·溶劑蒸發。 此外，與毛細力相比，表面張力梯度、溶質擴散、靜 電效應、重力效應都可忽略。 目前電子產品的需求為降低成本及可撓性，喷印製程 可達到降低成本與可撓性之目的，同時可利用噴印自然形 _成之咖啡環現象製作微小線寬元件之結構。 以有機薄膜電晶體為例，薄膜電晶體在無機半導體製 程的技術成熟之下，已進入60奈米的技術層次，對於一般 消費性電子產品與顯示器的應用已绰綽有餘，但有機材料 與可溶性半導體材料發展的潛力無窮，製程簡單、成本低 廉，更可廣泛應用於軟性基板產品，其相對於傳統黃光顯 影與南溫製程無機材料的電子產品之成本與市場有莫大的 效益與區隔。目前文獻上出現的材料成膜技術不外乎蒸鍍 _ (Vacuum deposition)或者旋轉塗佈（8|>丨11-〇〇&1:1哗）或者網版 印刷（Screen printing)，但這些技術皆無法讓薄膜電晶體最 關鍵的閘極長度亦即通道解析度達到數微米以下；而可形 成微米線寬之微壓印技術(microcontact printing)及奈米壓 印技術(nano_imprinting)在大尺寸基板製作時，則有重覆對 位及量產之困難性。而薄膜電晶體之閘極長度和電流成反 比，閘極寬度則與電流成正比，故當閘極長度愈小而寬度 越大日守’其付到的電流值也就愈大’因此希望降低其閑極 〇962-A21653TWF(N2)；P61950008TW；kelly 6 200814324 _長度並增加寬度，藉以提咼寬度/長度比值，以提高元件電 流。 直接緣寫技術應用於電路元件製作已有多方投入， 如：Xennia與Carclo公司共同開發利用壓電喷墨列印方 式於塑膠或紙基材上製作約50um金屬導線之技術。r.h· Friend等人於2000年發表利用喷墨列印技術製作有機電晶 體’但其中閘極線部分仍採用微影方法製作5um之線寬。 此外，Princeton 大學 Tanja 等人於’’Using convective fi〇w • splitting for the direct printing of fine copper lines" Appl. Phys· Vol· 77, No. 13, p· 2063中發表利用揮發性溶液對流 分裂（convective flow splitting)現象以點膠塗佈（dispense) 方式製作出初始寬度500um經溶劑揮發後形成1〇〇um之銅 導線，並以喷印的方式製作出初始寬度80um，溶劑揮發後 得10um之銅導線。此技術雖已達到藉咖啡環效應形成縮 小線寬之目的’但結構中央仍有溶質連結，並非獨立線， 因此並無法實質應用於元件之製作。 _ 美國專利US6284562為有機材料在CMOS元件方面之 應用，利用四苯(tetracene)或五苯(pentacene)可同時為η梨 和ρ型之特性製作CMOS結構，此方式之缺點為成膜方式 為成本較南之蒸鑛方式。 美國專利US6838361亦是應用類似原理製造薄膜電晶 體，其只使用到咖啡環的一環邊製作電子元件，然而喷印 成線時所形成的咖啡環之環邊有兩個，若是只利用—邊， 會使得元件之間距加大，在高密度及高解析之應用上造成 0962-A21653TWF(N2)；P61950008TW；kelly 7 200814324 j響^且其在最後佈置源極和汲 (勝_製程去除咖啡環之殘留堆積，缺二，利用制離 本，同時剝離製程對於源極和沒極電極表道製程成 及破壞性。 特性具有影響 本發明是根據工研院申請S 1224361之更進一步的應用與延伸，該發日月\国/利證書號 列：的=，配合蝕刻製程，完成 ，墨直接 本，架構在其上，除了利用該微細線; 【發明内容】 料特性縮短製程舆増加利用= 晶體本環邊結搆製作薄膜電 果。 J方式達到間化製程並增加應用範圍之效 一平2::二πΙΓ在於提供-種薄膜電晶體’其可在同 二ίΓ的材料，選擇特性相近之Ν型與Ρ: ;、、不同的介電材料對元件最佳化。此外，可利用 咖啡環結構的中央部分去除形成獨立線 二空：心縮小線寬。咖啡環剝除製程 a H讀半導體溶液溶解去除殘留的咖啡環或 是不去除咖啡環而直接製作元件。 _為達上目的，本發明提供一種薄膜電晶體，包括：由咖 徘環之=環邊所組成的分離層設置於基底上，源極/没極層 設置於第-及第二分離層兩側，第一種半導體層設置於第 一分離層及其相鄰源極/汲極層上；第二種半導體層設置於 0962-A21653TWF(N2)；P61950008TW；ke!ly 200814324 .第二分離層及其相鄰源極/汲極層上；閘介電層設置於半導 體層及源極/汲極層上，以及第一閘極層與第二閘極層設置 於閘介電層上，並分別對應於第一及第二分離層上方。 本發明更提供一種薄膜電晶體的製造方法，包括：喷印 分離層於基板上形成咖啡環；使用電漿處理咖啡環，蝕刻 去除咖啡環之中央部位，留下環邊，並使環邊同時呈親油 性與疏水性；喷印源極/汲極層於第一及第二咖啡環之環邊 兩侧；分別喷印第一種及第二種半導體層於第一及第二咖 _啡環之環邊及源極/汲極層上；喷印、塗佈或沉積閘介電層 於半導體層及源極/汲極層上；以及喷印或沉積第一閘極層 及第二閘極層於閘介電層上，並對應於第一及第二咖啡環 之環邊上方。 上述以喷印咖啡環定義半導體通道之元件設計及製程 概念並不局限於上述結構及製程，其亦可用於具下閘極層 結構元件及具上下雙閘極層結構元件。 為了讓本發明之上述目的、特徵、及優點能更明顯易 ® 懂，以下配合所附圖式，作詳細說明如下： 【實施方式】 本發明利用溶液流體乾燥形成咖啡環之特性，再利用 喷印技術使環邊細微化，並利用喷印線有兩個環邊之結 構，製作雙薄膜電晶體與互補式金氧半（CMOS)元件，同時 更可進一步互相連結雙薄膜電晶體成一個元件，達到縮小 面積，簡化製程與提高產量之效果。 在咖啡環方面，喷印形成之環邊有兩邊，目前電子元 0962-A21653TWF{N2)；P61950008TW；kelly 9 200814324 -件之應用只使用到一邊的環邊（如專利號_3836ΐ)， 另一邊皆無使用之案例，若是只利用 • 右疋/、巧用邊，會對元件之間 距加大，在高密度及高解析之應用上造成影響。環邊經過 適當的處理後可調整與溶液之接觸角，達到自對準 (self-alignment)之效果，本發明利用咖啡環之雙環邊，經 由電極設計與利用噴印之可選擇性喷印的特性%作成以 下三種結構之元件： " 1. -端接腳相連之兩元件：可應用於兩個以上的電晶 ⑩體元件電路結構之簡化與縮小面積。 2. 互補式金氧半(CM0S)元件：在兩個相鄰通道上各喷 印N型與P型可溶性半導體或可溶性半導體前驅體材料。 3. 雙閘極電晶體：增加電晶體之有致通道寬度，提高 元件電流。 藉此可將元件製作成放大器電路、回授電路、互補式 金氧半結構與雙閘極薄膜電晶體等結構。 【實施例1】 • 本發明實施例1之製造流程如第2A至2F圖所示。請 參閱第2A圖，首先準備基底20，基底可為玻璃、矽、塑 膠基板或其他可挽性軟性基板，基板經過清洗與適當的表 面處理後（如電漿處理），利用喷墨頭將高分子材料溶液喷 印於基底20上成點或線型態，乾燥後形成咖啡環薄膜21。 在上述中’南分子材料例如是聚（3…烧基TI塞 吩)(p〇ly(3-alkylthiophene)，簡稱 P3AT)、聚-9(9 二辛基聚 芴-共-二噻吩）(Poly_9(9dioctylfluorene-co_bithiophene)，簡 0962-A21653TWF(N2)；P61950008TW；kelly 200814324 稱F8T2)、聚曱基丙烯酸曱酯（polymethyl methacrylate，簡 稱 PMMA)、聚乙烯酚(1>〇1乂(44町41^11〇1)，簡稱？\〇>)、聚 乙浠醇（polyvinyl alcohol，簡稱PVA)、聚丙烯晴 (Polyacrylonitrile，簡稱 PAN)、聚亞醯胺(p〇iyimide，簡稱 PI)或聚曱醛(polyoxymethylene，簡稱POM)等，但不限於 上列結構之材料，將其溶於溶劑成可噴印之溶液，溶劑可 為水性或油性液體。 參閱第2B圖，以#刻方式去除咖徘環21的中央部分 • 23，留下環邊22，即可形成分離層22，環邊寬度可介於i 〜50/mi，高度可介於1〇〇〜5000A，若為喷線型態，則此 時會形成兩條微米等級的平行細線。在第2B圖中使用電 漿25處理咖啡環之環邊22形成斥水親油性，其中較佳的 電漿氣體可為〇2、N2、CF4、SF6或前述之組合。餘刻方式 不限電漿處理法，此類表面微蝕方法可為電襞、浸泡、嘴 灑、點膠塗佈（dispensing)、印刷(printing)方式或前逃之任 意組合。其中，喷灑、點膠塗佈或印刷方式為將溶劑噴= ® 至基板’钱刻咖啡環的中央部分。 接著參閱第2C圖，喷印溶液型導電材料於咖啡環上， 因咖啡環之環邊撥液特性自然分隔成兩區，成膜於劝=啡環 兩旁，形成源極(source)層24和汲極(drain)層％。F、、二 液型導電材料可為導電高分子溶液墨水或喷0 印式電= 溶液墨水，其中較佳者為聚_34_二氧 ’、 平、。| π塞吩 (poly-3,4-ethylenedioxythiophene，簡稱 peDOT、武八 米溶液如銀奈米膠。 s &屬奈 0962-A21653TWF(N2)；P61950008TW；kelly 200814324 ^ 參閱第2D圖，再喷印半導體層28於咖啡環之環邊22 及源極24及汲極26層上，半導體層可使用可喷印之半導 體材料溶液，例如：無機半導體ZnO奈米衍生物溶液、碳 簽系（carbon cluster)之衍生物（如[6,6]-苯基C61-丁酸甲脂 ([6,6]-phenyl C61-butyric acid methyl ester，簡稱 PCBM))、五苯（Pentacene)前驅物、聚（3-烧基°塞 吩)(poly(3-alkylthiophene)，簡稱 P3AT)、聚-9(9 二辛基聚 芴-共_二0塞吩）(Poly-9(9dioctylfhiorene，co-bitliiophene)，簡 •稱F8T2)或其他具陰電性之含氰基基團或雜環基團結構之 半導體材料，如二氰基二喪苯-3,4,9，l〇-雙二叛亞胺 (Dicyano Perylene-3，4,9,10-bis(dicarboximides)，簡稱 PDI-CN2)等材料及其衍生物，但不限於上述結構之材料及 其任意組合。此膜層之形成亦可使用真空蒸鍍法及氣相沉 積法，其材料可為五苯或PCBM等有機半導體材料。 接著參閱弟2E圖，再喷印、塗佈或氣相沉積上層閘介 電層％於半導體層28、源極24及没極26層上，上層閘 •介電層可為有機或無機絕緣材料，有機絕緣材料例如為 PMMA、PVP、PVA、PAN、PI或p〇M等，無機絕緣材料 例如為、Ta205、A1203或秘4等，或為上述有機高 分子/無機奈米衍生物之混合材料。 參閱第2F圖，最後再噴印或蒸鍍上層閘極層32於上 層閘介電層3G上’並對應於分離層22上方，即可完成薄 膜電晶體元件，其中上層閘極層可為溶液型導電材料形成 之導電層或金屬材料，在一較佳實施例中，溶液型導電材 0962-A21653TWF(N2)；P61950008TW；ke!ly 12 200814324 料為PEDOT或顧太本w 立 ’不未膝’金屬材料為Ag、A卜Au或其任 思比例組合之合金或多層結構。 第2F圖一薄膜電晶體結構之等效電路如帛μ圖所示， :刀曰開ί雙7’架構於此種電路結構之應用皆可使用本 :兩個％邊外側之噴印導電膜聯接成共電極，等效 ’、路連，方式如第3Β圖所示，即可將雙元件結合成一元 件使仔兩通道連結形成一通道寬度較大之元件，元 件電流。 、纟&明可在不需微影餘刻製程下，利用喷墨印刷技術 或…、，真工或低壓成膜方式組合應用，噴製出微小閉極 長度之高電流、互相連接之雙元件、雙倍電流之元件等。 上述結構之單一環邊的元件特性如第4圖所示，其中 分離層22為PMMA，源極層24及汲極層26為pED〇T， 半導體層28為P3AT，上層閘介電層3〇為pvp，上層閘 極層32為PED0T。上述材料構成之有機薄膜電晶體其遷 移率（mobility)可達8.81*l〇-2cm2/V-s以上，閘極臨界電壓 ⑩Vt ，第4圖中Id為没極電流，vg為閘極電壓，vd 為汲極電壓。 【實施例2】 本發明實施例2與實施例1之差別為在兩個環邊所形 成的通道上喷印不同性質之半導體材料，一邊喷印N型材 料，另一邊喷印P型材料，製作成CMOS結構之薄膜電晶 體結構。 如第5圖所示，其中20為基底，22為咖啡環之環邊 0962-A21653TWF(N2)；P61950008TW；kei!y 13 200814324 —亦即為分離層，24和26分別為源極/汲極層，27為P型半 導體層，29為N型半導體層，3〇為閘介電層，32為閘極 層。除了 P型半導體層27及N型半導體層29之外，上述 各層材料及製法與實施例】相同。在一較佳實施例中，p 型半導體層材料可為五苯、P3AT或PF系高分子之衍生 物，N型半導體層材料可為Zn〇、pCBM或其他具陰電性 之含氰基基團或雜環基團結構之半導體材料，如二氰基二 後苯-3,4,9，10-雙二羧亞胺（Dicyan〇 ⑩ Perylene-3’4,9，10-bis(dicarboximides)，簡稱 PDI-CN2)兩者 皆以喷印方式形成。 【實施例3】 根據貫施例1之結構，基底若使用含有導電層加上無 機閘介電層之基板，並去除上閘極與上介電層，即可將元 件製作成下閘極(Bottom gate)結構之元件。 本發明實施例3結構如第6圖所示，其中4〇為基底

42為底層閘極層，其圖案化為非必需之製程，其材料可、 重摻雜的N型或p型半導體，例如重摻雜之si、Gp ρ ^ 、、> aAs; 有機導電膜，例如PEDOT ;無機導電膜或金屬，例如打〇 IZO、Ag、Au、Al、Cr。44為底層閘介電層，其特料了、 無機絕緣材料、有機絕緣材料或其任意比例混合纟且成之 緣材料，較佳為無機絕緣體，例如Si02、Si3N4、Al ^ Ta205等材料。 ' 底層閘介電層44經過清潔與表面處理後，於其上|妒 實施例1的材料及製法製作成元件，其中包括咖哪環 0962-A21653TWF(N2)；P61950008TW； kelly 200814324 源極層48、汲極層5〇、半導體層52，如此即可 極薄膜電晶體。 成 【實施例4】 本發明實施例4與實施例3之差別為在兩個環邊所妒 成的通道上噴印不同性質之半導體材料，與實施例2之差 別在於使用下聞極結構，在通道的一邊噴印N型材料，另 -邊喷印P型材料，製作成CMOS結構之薄膜電晶體結構。 如第7圖所示，其中40為基底，42為閘極層，44為閑 介電，46為咖啡環之環邊亦即為分離層，48為源極/汲極 層，51為P型半導體層’ 53為N型半導體層，5ι與幻 之半導體層位置可互換。P型半導體層51材料與實施例i 相同，N型半導體層53與實施例2相同，下閘極與下閘介 電層材料與實施例3相同，其餘各層材料及製法與實施例 1相同。 【實施例5】 結合貫施例丨與實施例3之結構，下閘極與上閘極結 構同時使用，即可將元件製作成雙閘極(d〇uble gate)結構之 元件，如此可更進—步提高薄膜電晶體之操作電流與提高 元件之開/關比(on/offratio)’使元件效能更進一步提升。 本發明實施例5結構如第8圖所示，其t 6 0為基底， 62為底層閘極層，64為底相介電層，以上三層材料與實 施例3相同。底賴介電層64經過清潔與表面處理後，於 其上依照實施例1的材料及製法製作成元件，其中包括咖 啡環66、源極層68、汲極層7〇、半導體層72、上層閘介 0962-A21653TWF(N2)；P619500〇8TW；keily 200814324 電層74及上層閘極層76，如此即可形成具有上閘極76與 下閘極62之雙閘極薄膜電晶體。 ’【實施例6】 本發明實施例6與實施例5之差別為在兩個環邊所形 成的通道上喷印不同性質之半導體材料，在通道的一邊喷 印N型材料，另一邊喷印P型材料，製作成雙閘極(double gate) CMOS結構之薄膜電晶體結構。 如第9圖所示，其中60為基底，62為底層閘極層，64 _ 為底層介電層，62與64材料與實施例5相同，底層閘介 電層64經過清潔與表面處理後，於其上依照實施例1與實 施例2的材料及製法製作成元件，其中包括咖啡環66、源 極層68、汲極層70、P型半導體層71與N型半導體層73、 上層閘介電層74及上層閘極層76，如此即可形成具有上 閘極76與下閘極62之雙閘極CMOS薄膜電晶體。 上述實施例1〜6中，其喷印製程所使用之喷頭結構為 壓電式或熱氣泡式。 _ 本發明相較於習知技術，具有以下的優點： 1. 以喷印法製作出咖啡環微細線結構，寬度約為1〜50 μπι，達到縮小薄膜電晶體通道長度，提高操作電流之目的。 2. 利用喷印法製作薄膜電晶體之通道可製造出圓形元 件、線型元件。 3. 本發明之喷印製程可皆使用有機材料，其延展性與 可撓性佳，可將元件製作於軟性基板上，增加其應用性。 4. 利用喷印法製造薄膜電晶體元件，可一次製造出兩 0962-A21653TWF(N2)；P61950008TW；kei!y 16 200814324 個通環，形成雙薄膜電晶體元件；或者可將其連結成一個 元件，達到倍速製造之產量或增加通道寬度之效果，並可 縮小面積，增加開口率。 5.在喷印法所形成之相鄰的兩個通道上或同一隆起部 (ridge)之相鄰的兩個位置上，各喷印N型與P型半導體材 料，可製作成互補式金氧半薄膜電晶體(CMOS TFT)結構， 增加元件之應用性。 雖然本發明已揭露較佳實施例如上，然其並非用以限 _ 定本發明，任何熟悉此項技藝者，在不脫離本發明之精神 和範圍内，當可做些許更動與潤飾，因此本發明之保護範 圍當視後附之申請專利範圍所界定為準。

0962-A21653TWF(N2)；P61950008TW；kelly 200814324 板 【圖式簡單說明】 • 第1A至1C圖為咖啡環之形成機制。 第2A至2F圖為本發明實施例1之上閘極薄膜電晶體 製造程序的剖面圖。 第3A圖為依據本發明實施例1之分開式雙元件薄膜電 晶體的等效電路圖。 第3B圖為將第3A圖之分開式雙元件結合成一個元件 φ 的等效電路圖。 第4圖為依據本發明實施例1之上閘極薄膜電晶體的 元件電性量測曲線圖。 第5圖為本發明實施例2之上閘極互補式金氧半 (CMOS)薄膜電晶體的剖面圖。 第6圖為本發明實施例3之下閘極薄膜電晶體的剖面 圖。 第7圖為本發明實施例4之下閘極互補式金氧半 _ (CMOS)薄膜電晶體的剖面圖。 第8圖為本發明實施例5之雙閘極薄膜電晶體的剖面 第9圖為本發明實施例6之雙閘極互補式金氧半 (CMOS)薄膜電晶體的剖面圖。 【主要元件符號說明】 10、20、40、60〜基底； 12〜墨水； 0962-A21653TWF(N2)；P61950008TW；kelly 18 200814324 14〜接觸線； 16〜溶質； 21〜咖啡環薄膜； 22、46、66〜分離層（咖啡環之環邊）； 23〜咖啡環薄膜的中央部分； 24、48、68〜源極層； 26、 50、70〜没極層； 27、 51、71〜P型半導體層； 28、 52、72〜半導體層； 29、 53、73〜N型半導體層； 30、 74〜上層閘介電層； 32、76〜上層閘極層； 42、62〜底層閘極層； 44、64〜底層閘介電層；

Id〜〉及極電流，

Vg〜閘極電壓；

Vd〜汲極電壓。 0962-A21653TWF(N2)；P61950008TW；kelly 19

Claims (1)

1. 200814324 十、申請專利範圍： 1. 一種薄膜電晶體，包括： 一基底； 一分離層，設置於該基底上，該分離層為一咖啡環之 第一及第二環邊； 一源極/汲極層，設置於該第一及第二環邊兩側； 一第一半導體層，設置於該第一環邊及與該第一環邊 相鄰之該源極/汲極層上；以及 • 一第二半導體層，設置於該第二環邊及與該第二環邊 相鄰之該源極/汲極層上，更包括： 一第一閘介電層及一第一閘極層，設置於該基底上 方，以與該源極/汲極層構成一金氧半（MOS)元件。 2. 如申請專利範圍第1項所述之薄膜電晶體，其中該 第一閘介電層，設置於該第一半導體層、該第二半導體層 及該源極/没極層上。 3. 如申請專利範圍第2項所述之薄膜電晶體，其中該 • 第一閘極層，設置於該第一閘介電層上，並對應於該第一 及第二環邊上方。 4. 如申請專利範圍第1項所述之薄膜電晶體，其中該 第一閘極層設置於該基底上以及該分離層、該源極/汲極層 之下。 5. 如申請專利範圍第4項所述之薄膜電晶體，其中該 第一閘介電層設置於該第一閘極層以及該分離層、該源極/ 汲極層之間。 0962-A21653TWF(N2)；P61950008TW；kelly 20 200814324 . 6.如申請專利範圍第1項所述之薄膜電晶體，其中該 分離層為一高分子材料。 7.如申請專利範圍第6項所述之薄膜電晶體，其中該 高分子材料包括聚（3-烷基噻吩)(p〇ly(3-alkylthiophene)，簡 稱 P3AT)、聚-9(9 二辛基聚芴-共-二噻 吩)(Poly-9(9dioctylfhiorene-co-bitliiophene)，簡稱 F8T2)、 聚曱基丙烯酸甲酯（polymethyl methacrylate，簡稱 PMMA)、聚乙烯酚(Poly(4-vinylphenol)，簡稱 PVP)、聚乙 Φ 烯醇（polyvinyl alcohol，簡稱 PVA)、聚丙烯晴 (Polyacrylonitrile，簡稱 PAN)、聚亞醢胺(polyimide，簡稱 PI)或聚曱醛(polyoxymethylene，簡稱 POM)等。 8·如申請專利範圍第1項所述之薄膜電晶體，其中該 源極/汲極層為一溶液型導電材料形成之導電層。 9·如申請專利範圍第8項所述之薄膜電晶體，其中該 溶液型導電材料包括聚-3,4-二氧乙基噻吩 (poly-3,4-ethylenedioxythiophene，簡稱 PEDOT)或銀奈米 _膠。 10·如申請專利範圍第1項所述之薄膜電晶體，其中該 第一及第二半導體層為一 N型或P型半導體材料。 11·如申請專利範圍第10項所述之薄膜電晶體，其中 該半導體材料包括碳蔟系（carbon cluster)之衍生物、五苯 (Pentacene)、聚（3-烧基嘆吩）(p〇ly(3-alkylthiopliene)，簡稱 P3AT)或聚-9(9 二辛基聚芴-共-二噻 吩）(Poly-9(9dioctylfluorene-co-bithiophene)，簡稱 F8T2)、 0962-A21653TWF(N2)；P61950008TW；kelly 21 200814324 一 fl 基一肷苯 _3,4,9，10_ 雙二羧亞胺（Dicyano Perylene-3,4,9，10-bis(dicarboximides)，簡稱彳01，€1\[2)、211〇 〜等。 12·如申請專利範圍第η項所述之薄膜電晶體，其中 該碳簇系（carbon cluster)之衍生物為[6,6]_苯基C61-丁酸甲 脂（[6,6]-phenyl C61-butyric acid methyl ester,簡稱 PCBM)。 13·如申請專利範圍第1項所述之薄膜電晶體，其中該 φ 第一閘介電層為一有機絕緣材料。 14·如申請專利範圍第13項所述之薄膜電晶體，其中 該有機絕緣材料包括PMMA、PVP、PVA、PAN、PI或POM。 15.如申請專利範圍第1項所述之薄膜電晶體，其中該 第一閘介電層為一無機絕緣材料。 16·如申請專利範圍第15項所述之薄膜電晶體，其中 該無機絕緣材料包括Si02、Ta205、Al2〇3或Si3N4。 17·如申請專利範圍第3項所述之薄膜電晶體，其中該 • 第一閘極層為一溶液型導電材料所形成之導電層或金屬材 料。 18·如申請專利範圍第17項所述之薄膜電晶體，其中 該溶液型導電材料包括PEDOT或金屬奈米溶液。 19·如申請專利範圍第18項所述之薄膜電晶體，其中 該金屬奈米溶液為銀奈米膠。 20.如申請專利範圍第π項所述之薄膜電晶體，其中 該金屬材料包括Ag、Al、Au或其任意比例組合之合金或 0962-A21653TWF(N2)；P61950008TW；kelly 200814324 ，多層結構。 21. 如申請專利範圍第4項所述之薄膜電晶體，其中該 第一閘極層為一溶液型導電材料形成之導電層，金屬材料 或重摻雜之N型或P型半導體。 22. 如申請專利範圍第21項所述之薄膜電晶體，其中 該第一閘極層材料包括重摻雜之N型或P型之Si、Ge、 GaAs 與 ITO、IZO、Ag、An、Ah Cr 或 PEDOT 〇 . 23. 如申請專利範圍第1項所述之薄膜電晶體，其中該 _ 第一半導體層與該第二半導體層之材料為相同的P型或相 同的N型半導體材料。 . 24. 如申請專利範圍第1項所述之薄膜電晶體，其中該 第一半導體層與該第二半導體層之材料分別為P型及N型 半導體材料。 25. 如申請專利範圍第23或24項所述之薄膜電晶體， 其中該N型半導體材料包括PCBM、二氰基二嵌苯 -3,4,9，10- 雙.二 叛 亞 胺 （Dicyano 書 Perylene_3,4,9，10-bis(dicaTboximides)，簡稱 PDI-CN2)或 ZnO 〇 26. 如申請專利範圍第23或24項所述之薄膜電晶體， 其中該P型半導體材料包括五苯、P3AT或PF系高分子之 衍生物。 27. 如申請專利範圍第3項所述之薄膜電晶體，尚包括 一第二閘極層設置於該基底上以及該分離層、該源極/>及極 層之下。 0962-A21653TWF(N2)；P61950008TW；ke!ly 23 200814324 _ 28.如申請專利範圍第27項所述之薄膜電晶體，尚包 括一第二閘介電層設置於該第二閘極層以及該分離層、該 源極/汲極層之間。 29. 如申請專利範圍第27項所述之薄膜電晶體，其中 該第二閘極層包括重摻雜之N型或P型半導體、導電膜或 金屬。 30. 如申請專利範圍第29項所述之薄膜電晶體，其中 該第二閘極層包括重摻雜之N型或P型之Si、Ge、GaAs， • IT〇、IZO、Ag、Au、A1 或 PEDOT 〇 31. 如申請專利範圍第28項所述之薄膜電晶體，其中 該第二閘介電層包括一無機絕緣材料、有機絕緣材料或其 任意比例混合組成之絶緣材料。 32. 如申請專利範圍第31項所述之薄膜電晶體，其中 該無機絕緣材料包括Si02、Ta2〇5、Al2〇3或Si3N4。 33. —種薄膜電晶體的製造方法，包括： 提供一基底； • 噴印一分離層於該基板上形成一咖啡環； 蝕刻去除該咖啡環之中央部位，留下一第一及第二環 邊； 使用一電漿處理該第一及第二環邊，使其呈親半導體 溶液特性； 噴印一源極/汲極層於該第一及第二環邊兩侧； 喷印、真空蒸鍍或氣相沈積一第一半導體層於該第一 環邊及該第一環邊相鄰之該源極/汲極層上；以及 0962-A21653TWF(N2)；P61950008TW；kelly 24 200814324 喷印、真空蒸鍍或氣相沈積一第二半導體層於該第二 環邊及該第二環邊相鄰之該源極/汲極層上，更包括： 喷印、塗佈或氣相沈積一第一閘介電層以及喷印或蒸 鍍一第一閘極層於該基底上方，以與該源極/汲極層構成一 金氧半(MOS)元件。 34.如申請專利範圍第33項所述之薄膜電晶體的製造 方法，其中該第一閘介電層於該半導體層及該源極/汲極層 上。 B 35.如申請專利範圍第34項所述之薄膜電晶體的製造 方法，其中該第一閘極層於該第一閘介電層上，並對應於 該第一及第二環邊上方。 36. 如申請專利範圍第33項所述之薄膜電晶體的製造 方法，其中該第一閘極層於該基底上以及該分離層、該源 極/汲極層之下。 37. 如申請專利範圍第36項所述之薄膜電晶體的製造 方法，其中該第一閘介電層於該第一閘極層以及該分離 _ 層、該源極/汲極層之間。 38. 如申請專利範圍第33項所述之薄膜電晶體的製造 方法，其中該分離層為高分子材料。 39. 如申請專利範圍第33項所述之薄膜電晶體的製造 方法，其中触刻方法為一表面微姓方法。 40. 如申請專利範圍第39項所述之薄膜電晶體的製造 方法，其中該表面微蝕方法包括電漿、浸泡、喷灑、點膠 塗佈(dispensing)或印刷(printing)方式。 0962-A21653TWF(N2)；P61950008TW； kelly 200814324 41·如申請專利範圍第33項所述之薄膜電晶體的製造 方法’其中該電漿處理之電漿氣體包括〇2、N、CP 、、 r4、Sp6 或前述之組合。 的製造 之導電 42·如申請專利範圍第33項所述之薄膜電晶體 方法，其中該源極/汲極層為溶液型導電材料形成 層0

   43·如申請專利範圍第33項所述之薄膜電晶體的製告 方法，其中該第一及第二半導體層為半導體材料。^ 认如申請專利範圍帛33項所狀薄膜電晶體的 方法，其中該第一閘介電層為有機絕緣材料。 、。 45·如申請專利範圍第…/、，,，&〜呀联 方法，其中該第一閘介電層為無機絕緣材料。 爻溥膜電晶體的製造 、 * <4^ I J /J^T ν 46.如申請專利範圍第33項所述之薄膜 ^屬::該第一閘極層為溶液型導電材‘ 〜.如甲請專利範圍第33項所述 方法，J：中緯筮一 S榮—*、皆▲ 号联^日日體的製造 相以 弟一丰令體層之材料為相同的P剞弋 相同的N型半導體材料。 』的P型或 48·如申請專利範圍第33 方法，1中㈣所迷之翻電晶體的製造 型半導體材料。 材枓刀別為P型及N 49·如申請專利範圍第47或48 製造方法，其中㈣型半導體包二薄膜電晶體的 二氛基二嵌苯-3,4,9，10_雔^括衩族糸之衍生物、 幾亞胺（Dicyano 〇962 A2l653TWF(N2)；P61950008TW；kelly 26 200814324 Perylene-3,459，10-bis(dicarboximides)，簡稱 PDI-CN2)或 ZnO 〇 : 50.如申請專利範圍第49項所述之薄膜電晶體的製造 方法，其中該碳簇系之衍生物為PCBM。 51. 如申請專利範圍第47或48項所述之薄膜電晶體的 製造方法，其中該P型有機半導體材料包括五苯、P3AT 或PF衍生物。 52. 如申請專利範圍第33項所述之薄膜電晶體的製造 p 方法，其中喷印使用之喷頭結構為壓電式或熱氣泡式。 53. 如申請專利範圍第33項所述之薄膜電晶體的製造 方法，尚包括形成一第二閘極層於該基底上以及該分離 層、該源極/汲極層之下。 54. 如申請專利範圍第53項所述之薄膜電晶體的製造 方法，尚包括形成一第二閘介電層於該第二閘極層以及該 分離層、該源極/汲極層之間。 55. 如申請專利範圍第53項所述之薄膜電晶體的製造 _ 方法，其中該第二閘極層為重摻雜之N型或P型半導體、 導電膜或金屬。 56. 如申請專利範圍第54項所述之薄膜電晶體的製造 方法，其中該第二閘介電層包括無機絕緣材料、有機絕緣 材料或其任意比例混合組成之絶緣材料。 0962-A21653TWF(N2)；P61950008TW；keily