TW200814304A - Non-volatile memory cell in standard cmos process - Google Patents

Description

200814304 九、發明說明： 【發明所屬之技術領域】 本發明係為使用標準CMOS技術的非揮發可程式積體 電路領域。 【先前技術】 第一圖為傳統差分浮動閘極非揮發記憶體電路1〇〇的 電路圖，其包含p通道(PM0S)場效電晶體101_105及差分 感應放大器106。非揮發記憶體電路1〇〇使用一差分配置， 其中一資料位元係藉由儲存於該兩浮動閘極FG0及FG1上 的電荷來表示。美國專利號第6,95〇,342更詳細說明非揮發 記憶體電路100。非揮發記憶體電路1〇〇係為需大每位元佈 局面積的一複雜電路。再者，非揮發記憶體電路1〇()需至 少4-5電流分支來賦能程式，抹除及讀取操作。最後，非揮 發圮丨思體電路100不提供測試該電路可靠性的容限讀取操 作。因此，記憶體電路1〇〇會呈現低可靠性/品質。 第二圖為傳統電子可變非揮發記憶胞元200橫斷面 圖’其包含一耦合電容器202，一讀取電晶體204及一穿隧 電谷姦206。搞合電容器202包含一第一閘極208，一第一 P+摻雜區域210，一第一 N+摻雜區域218，一第一隔襯 230 ’ 一第二隔襯232，一絕緣物質228，一 N+摻雜井區域 234，N+接點245及P+接點246。耦合電容器202係為溝 渠隔離物236及238隔離。穿隧電容器206包含一第二閘 極226 ’ 一弟一 N+摻雜區域224，一第二P+摻雜區域222， 一第三隔襯246，一第四隔襯248，絕緣物質228，N+摻雜 6 200814304 井區域234，Ν+接點250及Ρ+接點251。穿隧電容器206 係為淺溝渠隔離物240及242隔離。讀取電晶體2〇4包含 一第三閘極220，一第三Ν+掺雜區域252，一第四Ν+摻雜 區域254，一第五隔襯256，一第六隔襯26〇，絕緣物質228， Ρ-基板244，一汲極端262及一源極端264。美國專利號第 6,788,574C574專利)更詳細說明非揮發記憶胞元2⑻。 Ο Ο 製造非揮發記憶胞元2〇〇係需形成閘極208及226 ,其 各由N+摻雜物質259及P+摻雜物質258組成。形成閘極 208及226之P+摻雜區域258，係需較標準CM〇s製程更 複雜的^程。此外，‘574專利不提供測試非揮發記憶胞元 200可罪性的容限讀取操作。（的確，‘574專利不提供用來 存取非揮發記憶胞元的讀取電路）。因此，轉發記憶 胞元200會呈現低可靠性/品質。 〜 第三圖為傳統非揮發記憶元件3〇0電路圖，其包含存 取，晶體302，寫入電容器3G4及反溶絲元件篇。、藉由將 來編制非揮發記憶元件 弋王^妹㈣憶元件300可實施破壞性(僅一次)編制程 ;常=:=:的使用。再者，該閑極氧化層短路 ^ _ 、者包机及功率。美國專利號第6,775，197更 砰細况明非揮發記憶元件3〇〇。 因此 的非揮發記服^非揮發記憶系統缺點 CMOS製程製造，不需 ^；搞科―種可使用傳統 可再程式及消綺小辨的轉=,^^_取細作， 7 200814304 【發明内容】 於是，本發明提供—_傳統CM0S製絲造的 程式非揮發記憶胞元。該非揮發記憶胞元包含一正反 路，具有- NMOS電晶體，可以—寫入pM〇s電容器:一 電:分旱—洋動閑極。可藉由感應福勒.諾德 雜她r-Nordhdm)穿隧通過該抹除pM〇s電容 Ο u =功能，藉此T該浮_極上的正電荷。可藉^應 ^w^I^dhem^穿_過NM()S電晶體來實施寫二 月匕，猎此提供該浮動閘極上的負電荷。 ，了執行讀取操作’該正反輯路储重設為第一邏 =恶。若該浮動閘極被抹除儲存—正電荷，則該 ==應爾存正電荷’藉此切換該正反器電 智厂、弟一诚狀恶。相反地，若該浮動閘極被編制程 ί特一負電荷，則該雇0S電晶體將關閉回應此負電 :作=讓該^電路停留在該第-邏輯狀態。該讀取 ^玄獨亚不存在電流路徑，藉此於該讀取操作期間最小 1匕功率消耗。 ^可，彳 ^私流注入電路將讀取容限電流注入該正反器 :路’藉此提供-種可測試本發明非揮發記憶胞元之讀取 各限的裝置。 可苓考以下說明及圖示更完整了解本發明。 【實施方式】 -第四圖為依據本發明一實施例的非揮發記憶_^胞 的琶路圖。非揮發記憶胞元4⑻包含η-通道(NM0S) 8 200814304 場效電晶體401-404，反向器405，輸出緩衝器406，ρ·通 道(PM〇S)場效電晶體411-414及信號節，點420-425。 1>通逼電晶體411及412的源極及型主體區域係被共 同連接以接收一正供應電壓VDC^p_通道電晶體々I]的閘極 係被搞合至P通道電晶體411的汲極，電流注入節點425， 及η-通逞電晶體402的閘極。ρ_通道電晶體411的閘極係被 耦合至ρ_通道電晶體412的汲極，η_通道電晶體4〇2及4〇4 的汲極，及輸出緩衝器406的輸入端。該輸出緩衝器4〇6 的輸入端係被耦合至非揮發記憶胞元輸出節點424。 Ν-通道電晶體401及403係被串聯於ρ_通道電晶體4i工 的汲極及資料輸入節點423之間。仏通道電晶體4〇3的閘極 係被耦合接收來自胞元賦能節點42〇的一胞元賦能信號 (EN)。N-通道電晶體402係被串聯於p_通道電晶體412的 汲極及接地之間。N-通道電晶體404亦被串聯於p_通道電 晶體412的汲極及接地之間(與}通道電晶體4〇2平行）。& 通迢電晶體404的閘極係被耦合至反向器4〇5的輸出端， 而反向器405的輸入端係被耦合至胞元賦能節點42〇。仏 通道電晶體401-404的p-型主體區域均被接地。 N-通道電晶體401包含一浮動閘極電極43〇，其係與 P_通道電晶體413及414分享。浮動閘極電極43g係藉由 η-通道電晶體401及p-通道電晶體413_414的閘極氧化層定 界限。ρ-通道黾晶體414的源極，没極及主體區域係被共同 耦合至抹除控制端421，使此電晶體414形成抹除控制節點 421及浮動閘極電極430之間的一 pM0S電容元件。同樣 9 200814304 地，Ρ-通道電晶體413的 合至寫人控制端422，#φ / 11主體區域係被共同耦 及浮_極H 晶體413形成寫人控制節點似 及斤動閑極電極430之間 及電晶體4U之間的面择^ 电奋凡件。電晶體413

電曰1*413 ^ 、 〇係被選擇至少100 : ；!。PMOS Γ係被選擇至少—^ Ο _ 貝 t 〇針對非常薄的閘極氧化戶，可由施 除控制節點421及寫入日422 :由 電子充電/放電軸_電極43〇。 (如多晶矽層）。也就僅需—單閘極電極層 所f電晶體 也^ y 層不形成。此層通常為多晶 係於製圖步驟前後被傳導性摻 胞元400僅雲一罝戸弓技千上ρ 口句乔禪七口己十思 層，所以可使用傳統CM0" 輯衣私來衣造非揮發記憶胞元400。 非較佳替代實關(不實施傳統c_製程步驟)中， P九迢電晶體413係由具有從一第1極層及一第二覆蓋 閘極層形成之板極的一電容器取代。 =發記憶胞元_可依據本發明—實施例操作如 。、书，非揮發記憶胞元400可實施 係由咖s電晶體彻2請仍電晶體411：^成。 t正!^結構的輸出係被麵合至緩衝器4Q6的輸入，使此 、’〜L 406可提供輸出節點424上的一輸出信號(out)。 NM0S電晶體403及404係操作當作開關，以促進非揮發 記憶胞元_的啟動及程式操作。NM〇s電晶體彻係^ 200814304 曰點42G的胞元職能信號(EN)控制。蘭⑽電 日日體404係由反向器405所裎徂 电 =:ί:4寫入，抹除及讀取操作係被執:=:== 除控制即點421的-抹除控制 探 節點422的一寫入才nA 土 寫入控制 42λ ,, „ 工^^(VPW),及施加至輸入資料節 ”，、占423的一賢料信號(DATA)。

^力％亦即抹除功能及—寫人魏來編制非 娜，-正嫩_極電』 斗、衣私’此後被稱為抹除功能。相反地，建立一負電 何於浮動閘極電極430上的製程，此後被稱為寫入功能。 該抹除功能係於該寫入功能之前被執行，使一正電荷 7於各非揮發記憶胞元之軸_電極上接受編制程 式0 VPl^抹除功能係被實施如下。一高正抹除控制信號 。（Ή伏特)係被施加至抹除控制節點421。胞元賦能信 唬EN係被選擇關閉}通道電晶體彻(如勝^伏特）。輸 入資料節點423及寫入控制節點似均被接地^ DATA-VPWK)伏特）。這些情況下，pM〇s電晶體413及 =可形成抹除控制節點421及寫入控制節點422之間的一 電谷分壓器電路。因為PM〇s電晶體413及pM〇s電晶體 414之間的面積比至少為刚：】，所以浮動閘極電極獨 的電位維持很低。跨越電容器414之閘極氧化層的電壓降， 係高的足以藉由福勒-諾德漢(Fowler-Nordheim)穿隧從浮動 閘極電極430放電(以抹除控制節點42!)。從浮動f雜電極 200814304 〇私除電子係留下—淨正電荷於此電極物上。 柯=除雜被實施後m舰接紐執行。非揮 二’該以功能可選擇性··⑴移除先前建 在、孚$電極43G上的該正電荷，或(2)將該正電荷留 在汙動閘極電極430上。 由 Ο 姑^寫入功能係被實施如下。—高正電壓(如伏特)係 技二抹除控制節點421及寫入控制節點422。本例 pM〇S電晶體晶體4〇1的間極面積至少小於 電位將增加至⑽所以浮動間極電極， 洋叙pw 為寫號WW的電位加上儲存在 於極上的初始正電荷。N_通道電晶體403係 Ήν寫人功能期間被關閉 節點伽姆軸蝴晶⑽⑽將胞讀此 被、、主入、^ %壓可決定電子是祕該寫人功能期間 DATA二ί電極伽。若施加至輸入資料節點423的該 ^虎被選擇為〇伏特，則跨越η_通道電晶體之 層的電壓’係高的足使電子得藉由 =㈣她eim f隨被注入浮動閑極電極。結果，一 甲負電何被引進洋動閑極電極43〇。 、登媒ΐΓ右施加至輪入資料節點423的該DA丁A信號被 =擇具有至少5伏特的電位，則跨越n_通道電晶體之 乳化層的糕’並不高的足以感應F0wler-N〇邊eim穿 ’、°果可保存抹除功能期間被引進浮動間極電極柳 12 200814304 的該正電荷。 係以下列方式讀取非揮發記憶胞元·。即使電源從非 揮發記憶胞元4GG被移除，浮_極電極上的電荷亦 β曰諸存因此’啟動製造非揮發記憶胞元働於積體電 路晶片上的期間’必須可#地讀取轉發記憶胞元的内容 物。 ^啟動日守’胞元賦能節點420係被接地，使胞元賦能信 號ΕΝ具有一邏輯，0,狀態。胞元賦能信號的邏輯，0,狀態可 關，η-通逼電晶體4〇3。反向器4〇5可提供具有一邏輯，1， 狀L的，藉此開啟通道電晶體4〇4。這些情況 下，緩衝器406的輸入係被拉下接地(經由η_通道電晶體 侧），藉此無論浮動閘極電極43〇上儲存的電荷為何，均使 、、爰衝為406初始提供具有一邏輯，〇,的一輸出信號⑽了。 VDD供應電壓係於啟動期間從初始低電壓增加。因為 P-通這電晶體411的閘極被接地(經由開啟電晶體·)，所 以田Vdd供應電壓增加至大於一電晶體門摇電壓的一電壓 日寸，P-通道電晶體411開啟。結果，Vdd供應電壓被施加至 P-通這電晶體412的閘極及n-通道電晶體4〇2的閘極(經由 開啟ρ-通這電晶體411)。回應時，ρ_通道電晶體412關閉， 而η通道黾曰曰體402開啟。此時，η_通道電晶體仙2及404 均拉下緩衝器406之輸入端上的電塵。 此外’當VDD供應電麼增加至大於一電晶體門檻電壓 的一電塵時，胞元賦能信號EN係受控制轉換至一邏輯，1， 值’藉此開啟η-通道電晶體403(及關閉η-通道電晶體4〇4)。 13 200814304 此功能通常由大多數電路中已使 (POR)信號。輸入資料節點423，、電壓起始重置電路 控制節點422均被接地。 *控制節點421及寫入 —t籾閑桠皂牲被編制程 動間極電極430的電位將小於n =—負電荷’則浮 厂堅。此例中，η-通道電晶_ 電晶體402及ρ-通道電晶體411維姓_泠性），使〜通道 Ο u 體化维持齡這些情啟-通道電晶 狀態。 出仏唬〇u 丁維持邏輯，〇, 以而’若被編制程式儲存一正電荷，則浮 n4.3rI!?fA^n；^ta：M401 ^ 枉3^:體4G1將開啟，藉此將P_通道電晶體412的閘 =通道電晶體搬的閑_合接地*通道電晶體4〇1 被汉物η-通道電晶體及p_通道電晶體4ιι及4 壯。也就是說，當η-通道電晶體開啟日夺，施加至〜通 迢電晶，402之閘極的最終電壓係足以關閉此電晶體術。 重要注意地’ f VDD供應賴位於相#低電晶體門檀電题 辦如使用標準3.3伏特CM〇s製程)，胞元賦能信號42〇 : 文控制轉換至一邏輯’ i，值。當η_通道電晶體4 〇 3被開啟時， 此有助於確保η_通道電晶體4〇1較ρ_通道電晶體4ιι強壯。 此外，施加至ρ-通道電晶體412之閘極的接地電壓可 促使此電晶體開啟。一旦被開啟，Ρ-通道電晶體412可將 VidD供應電壓傳送至輸出緩衝器4〇6，藉此使輸出緩衝器 406提供具有邏輯T值的一 OUT信號。ρ-通道電晶體412 14 200814304 亦可將VDD供應電壓傳送至P-通道電晶體411的間極，藉 /此關？此：晶體41卜注意，該讀取齡並不需任何電流路 仫’藉此最小化讀取操作期間之記憶體系統4〇〇的功率消 耗。 一除了上述抹除，寫入及讀取功能之外，非揮發記憶胞 7L· 400亦可貫施_容限讀取功能。該容限讀取功能係被用 來決定非揮發記憶胞元被編制程式有多強壯。由於非 揮發記憶胞元的架構，絲限讀取功能緊被要求記憶 胞元400是否被編制程式提供一邏輯，1，輸出信號。若記憶 胞元400被編制程式提供一邏輯，〇,輸出信號，則因浮動閑 ，電極430上的電荷損失，該記憶胞元被編制程式狀態永 返不切換。 该谷限讀取功能係藉由將一電流(IMG)注入容限讀取 包流節點425來實施。當該被注入電流^^^大於n_通道電 y 晶體401可沉入的電流時，p-通道電晶體412之閘極電壓將 增加，直到P-通道電晶體412被關閉且n_通道電晶體4〇2 被開啟為止。此時，該正反器電路將切換，而該輸出信號 OUT將轉換至一邏輯，〇,狀態。該輸出信號〇υτ轉換至一 邏輯’〇’狀態時的該被注入電流值，係可測量儲存於浮動閘 極電極430上的正電荷。 第五圖為依據本發明一實施例的讀取容限電流注入電 路500的電路圖。電流注入電路5〇〇包含以電流鏡配置方 式安置的讀取容限電壓節點505，η-通道電晶體510及ρ_ 通道電晶體511-512。電流注入電路5〇〇可製造被注入讀取 200814304 限郎點425的讀取容〇 、s、、=通道電晶體510與η·通道電晶體401相同。通過n- μ ^阳體51G的該電流’係受到讀取容限電虔節點505 日電位控制。通過電晶體510的該電流，係 =I 及512所形成的電流鏡複製為讀取容限電流 、、^ P-通道電晶體川及犯的寬高(狐)比遠大於㈣ 2阳體411的寬高比。結果，p_通道電晶體41】所注入的 =與P-通這電晶體512所注入的觸電流(也就是通過電 曰曰=10的電流)相較下係可忽略。非揮發記憶胞元内 的4正反裔電路，將於施加至節點5G5的讀取容限 電堡VMG接近或大於浮動閘極_ 430的電位時切換。因 此二該讀取容限電壓係等於施加至節點505的最小讀取容 限迅壓^使非揮發記憶胞元400的輸出信號(〇υτ)從一邏 輯1狀怨切換至一邏輯，狀態。 #如上述，記憶胞元400的替代版本，係可藉由具有一 第-閘極層(如pdy])及一第二覆蓋閘極層(如⑽㈣所形 ^板極的一電容器，取代P-通道電晶體413來實現。該 電容器將具有較p_通道電晶體413中所使用之傳統間極氧 化層為厚的氧化層。注意，因為p〇ly_1/p〇ly_2電容器永遠 不會在抹除功能及寫入功能_間實施穿隨，戶斤以可以使用 此裝置。私穿關僅有裝置縣p通道f晶體414(抹除 功能期間)及n_通道電晶體4〇1(寫入功能期間）。 雖然已結合若干實施例說明本發明，但熟練一般技術 人士應了解本發明不限關*實施例，而可做各種修改及 16 200814304 實施例。因此，設想附帶申請專利範圍將涵蓋本發明真實 範圍内的任何該修改或實施例。 Ο 17 200814304 【圖式簡單說明】 。第-圖為傳統差分軸閘極非揮發記憶體電路的電路 圖 第=圖為傳統電子可變非揮發記憶胞元的橫斷面圖。 第三圖為傳統-次可程式非揮發記憶元件的電路圖。 第四圖為依據本發明-實施例的非揮發記憶胞元的電路 圖。

U 第五圖為依據本發明一實施例的讀取容限電流注入電路 的電路圖。 【主要元件符號說明】 VDD 電壓 DATA 信號 ΕΝ 胞元賦能信號 EN# 賦能信號反向 FGO、FG1 浮動閘極 IMG 讀取容限電流 OUT 輸出信號 VMG 讀取容限電壓 VPE 抹除控制電壓 VPW 寫入控制電壓 10M05 場效電晶體 200 電子可變非揮發記憶胞 208 、 226 閘極 210 第一 P+摻雜區域 18 200814304 第一 N+掺雜區域 第二Ρ+掺雜區域 第二Ν+掺雜區域 第一隔襯 第二隔襯 Ν+摻雜井區域 溝渠隔離物 淺溝渠隔離物 218 ^ 222 224 230 232 234 236 、 238 Ο 240 、 242 245 Ν+接點 246 Ρ+接點 248 第四隔襯 250 Ν+接點 251 252 254 256 258 259 260 Ρ+接點 第三Ν+摻雜區域 第四Ν+摻雜區域 第五隔襯 Ρ+摻雜物質 Ν+摻雜物質 第六隔襯 262 汲極端 264 源極端 300 非揮發記憶元件 302 存取電晶體 寫入電容器 19 304 200814304 306 ^ 400 401-404 405 406 411-414 421 > 425 Ο 430 500 505 510 511 ^ 512 反熔絲元件 非揮發記憶胞元 η-通道(NMOS)場效電晶體 反向器 輸出緩衝器 ρ-通道(PMOS)場效電晶體 信號節點 浮動閘極電極 讀取容限電流注入電路 節點 η-通道電晶體 ρ-通道電晶體

20

Claims (1)

1. 200814304 十、申請專利範圍： 1. 一種非揮發記憶胞元，包含： 一正反器電路，其包含具有一第一傳導性類型的一第一 MOS電晶體，該第一 MOS電晶體具有一閘極、一汲 極及一源極，其中該源極係經耦合接收一寫入資料值； 一第一電容器結構，耦合至該第一 MOS電晶體的該閘 極；及 〇 一第二電容器結構，耦合至該第一 MOS電晶體的該閘 極，其中該第一 MOS電晶體、第一電容器結構及第二 電容器結構係共享一共用浮動閘極電極。 2. 如申請專利範圍第1項的非揮發記憶胞元，其中該第一 電容器結構包含一 MOS電晶體，其具有與該第一傳導 性類型相對的一第二傳導性類型。 3. 如申請專利範圍第2項的非揮發記憶胞元，其中該第二 電容器結構包含具有該第二傳導性類型的一 MOS電晶 U 體。 4. 如申請專利範圍第2項的非揮發記憶胞元，其中該第二 電容器結構包含位於該浮動閘極電極上的一第二閘極 電極。 5. 如申請專利範圍第1項的非揮發記憶胞元，其中該第二 電容器結構具有大於該第一電容器結構至少約100倍的 一面積。 6. 如申請專利範圍第5項的非揮發記憶胞元，其中該第二 電容器結構具有大於該第一 MOS電晶體的該閘極面積 21 200814304 至少約1 οο倍的一面積。 7·如申請專利範圍第1J員的非揮發記憶胞元，進一步包含 具有，第-傳導性類型的—第二觀電晶體酬= 中該第二MOS電晶體係經配置於該_發記憶胞元的 啟動期間重設該正反器電路。 Ο u 8. 如申請專利範圍第7項的非揮發記憶胞心進一步包含 具有，第—傳導性類型的—第三腿電晶體_^ 中該第三MOS電Μ係經配置於該_發記憶胞元的 啟動期間將該第-Mos電晶體與該正反器電路的其他 者隔離。 〃 9. 如申請專利範圍第1項的非揮發記憶胞元，進—牛勺八 -電流注人電路，讓電流注人魏與該 _ = 及形成具有該第-MQS電晶體的—電流鏡二 ==路經配置用以識別該非揮發記憶胞;的口 10. -種操作-非揮發記憶胞元的方法，包含： 藉由以下於一浮動閘極上建立— 具有一第—料動間極由 、主日7弟一MOS電晶體、一楚 電容器結構及-第二電容器結構所分享·· =該第-廳S電晶體__發記·元 其他MOS電晶體隔離； 歿數 將:亥結翻合至—接地供應端；及 ^亥弟一電容器結構_合至—正電壓供應端， 由通過該第二電容器結構之福勒·諾S 22 200814304 (Fowler-Nordheim)穿隧將電子從該浮動閘極移除。 11·如申請專利範圍第10項的方法，進一步包含藉由以下 移除先前建立於該浮動閘極上的該正電荷·· 將該第一 MOS電晶體與該非揮發記憶胞元中的複數 其他MOS電晶體隔離；

   將该第一及第二電容器結構耦合至一正電壓供應端； 及 將該第- MOS電晶體輕合至該接地供應端，其中藉由 通過該第一 M0S電晶體之福勒_諾德漢 (Fowler-Nordheim)穿隧將電子注入該浮動閘極。μ 、 12.如申請專利範圍第u項的方法，進— 所述讀取該非揮發記憶胞元·· 曰 將該第- MQS電晶體_合至該非揮發記憶胞元中的 複數其他MOS電晶體；及 U 提供該非揮發記憶胞元的一輪出以回 的該電荷。 應該浮動閘極上 13.如申請專利範圍第12項的方法 半 步包含： 亥靖取步驟進一 初始設定該非揮發記憶胞元的該輸出；及 只有該浮動閘極儲存一正電荷時，才切換 憶胞元的該輸出。 、Α軍龟。己 Η.如申，範圍第1〇項的方法，進—步 一電谷益結構，其包含且有盥兮第一 ^ 一筮-眉Μ 弟傳導性類型相對的 弟一傳V性類型的_ M〇S電晶體。 23 200814304 15. 如申請專利範圍第11項的方法，進一步包含形成該第 ^ 二電容器結構，其包含具有該第二傳導性類型的一 MOS 電晶體。 16. 如申請專利範圍第10項的方法，進一步包含選擇大於 該第一電容器結構的面積至少約100倍的該第二電容器 結構的面積。 17. 如申請專利範圍第16項的方法，進一步包含選擇大於 Ο 該第一 MOS電晶體的一閘極面積至少約100倍的該第 二電容裔結構的面積。 18. 如申請專利範圍第1項的方法，進一步包含一注入電 流’該注入電流注入該弟一 MOS電晶體以決定該非揮 發記憶胞元的一讀取容限。 24