TW200814297A

TW200814297A - Integrated memory cell array

Info

Publication number: TW200814297A
Application number: TW096131585A
Authority: TW
Inventors: Rolf Weis
Original assignee: Qimonda Ag
Priority date: 2006-09-08
Filing date: 2007-08-24
Publication date: 2008-03-16
Also published as: CN101140936A; DE102006044370B4; JP2008066724A; TWI372459B; DE102006044370A1; US20080061337A1; US7642586B2; CN101140936B

Description

200814297 九、發明說明：【發明所屬之技術領域】本發明涉及一種積體儲存單元陣列。【先前技術】積體MOSFET電晶體到基板的結漏電（細和 Mage)是元件開發中的一個重要問題。例如，在舰μ 應用中’不得不最佳化這些參數，僅用於—個接觸部，即 =對稱讀。所魏些用於DRAMJ&㈣元刺需要體接近來，已經為DRAM應用提出了諸如簡CUT或 2雙閘極元件的不對稱平面元件、不對稱三維元件。然而，匕們均具有從節點結（nGdejunetiGn)縣板的反閘控的直接通路。然而，至今還沒有找到便於實現的令人滿意的解決方法。

【發明内容】本發明的第-個方面，積體儲存單元陣列包括··半導體基板；多娜所述基板的多卿行的主祕條形成的單疋電晶體元件，所駐祕條在第—方向上延伸，並通過中間絕緣賴在側向上彼此絕緣；每—個所述單元電晶體元件包括：形成在所述半導體基板中的柱；圍繞所述柱的閘極溝槽；形成在所述柱的上部區域中的第一源極/沒極區，形成在所述閘極溝槽底部並圍繞所述柱的下部區域的閘極"電層’以及形成在所述半導體基板的上部區域並與 6 200814297 所述閘極溝槽鄰接的第二源極級極區；多條在第二方向上 f伸的平行的位線，並被連接至所述單元電晶體元件的各自的第-源極/祕區；多條在第三方向上延伸的字線，並 2接所述單元電晶體元件的各自的_ ;以及多個單元電容器元件，被連接至所述單元電晶體元件的第二源極/汲極區。本fx月弟一個方面，積體儲存單元陣列包括：半導體基板；多解元電晶體元件，這些單元t晶體元件包括：形成在所述半導體基板上的柱；_所述柱關極溝槽；形成在所雜的上經_第—雜/赌區；形成在所述閉極溝槽底部並__柱的下部區域關極介電層；形成在所述雜溝槽的所制極介電層上

述㈣下輕域：以郷成在所料導縣㈣上H 亚與所述_溝槽雜的第二雜/驗區；乡條位元線，被連接至·單元電晶體元件的第—雜/汲極區的各自的第-組；多條字線’連接第二組所述單元電晶體的各自的閘極；以及乡解元電容H元件’被連接至所述單元電晶體元件的第二源極/汲極區。本發明第三個方面，積體電路包括具有電晶體的記憶體單元，電晶體包括第一和第二源極/汲極部，和設置在與第一和第二源極/汲極部之間的基板部相鄰的第一閘電極，還包括第二閘電極，其與第一閘電極接觸，其中，第一和第二閘電極被設置在相關於第一源極/汲極部的兩個相對側 200814297 體單第四個方面’積體電路包括具有電晶體的記憶早=$日日體包括第―和第二源極後極部；位於第—和極級極部之間的溝道’以及鄰近溝道關電極，其科川^溝道方向上喊賴巾，閘電極與溝道的兩個相對侧相鄰。本發明基於—個方面，即Pn結和體區（bGdyregion) 之間的中間區是門控（或者說間控）的。另一個方面為，

在沿溝道方向的截面圖中，_極與保持在相同電位上的溝道的兩個相對侧相鄰。較佳的實施例在各個獨立權利要求中列出。一根據-個實施例，每—個所述單域晶體元件包括第三源極/汲極區域，其形成在所述半導體基板的上部區域，鄰接於所述閘極溝槽並與所述第二源極/汲極區相對，所述第二源極/汲極區和第三源極/汲極區屬於兩個不同的記憶體單元，其共用所述第一源極/汲極區並具有相鄰的字線。根據另一個實施例，所述第二和第三方向互相垂直，並且所述第一方向位於所述第二和第三方向之間。根據另一個實施例，所述第一方向與所述第二方向形成15至25度之間的角度。根據另一個實施例，所述相鄰的字線通過在所述主動區條中形成的各自的絕緣區域而與另一條鄰近的字線絕緣。根據另一個實施例，每一個所述單元電晶體元件包括在閘極介電層下方的半導體基板中形成的溝道，其在垂直 8 200814297 於電流的方向上具有彎曲的上表面。根據另一個實施例，所述柱具有彎曲的側壁。根據另一個實施例，每一個所述單元電晶體元件包括在閘極溝槽之下的半導體基板中形成的溝道，溝道包括由所述閘極溝槽和閘極覆蓋的上拐角。根據另一個實施例，所述單元電容元件在相關聯的第二或第三源極/汲極區域上方形成。 f、【實施方法】第la) -f)到l〇a) -f)圖是示出了用於應用在根據本發明第一實施例的儲存單元陣列中的積體電晶體元件的製造方法的示意性佈局圖。弟la) -f)圖示出了石夕半導體基板1，其中，形成填充有諸如二氧化矽的介電絕緣材料的絕緣溝槽IT1和ΓΓ2。通過认置在所述基板1的上表面〇F上的氮化矽遮罩條5執行所述絕緣频m、rn的形成。在用郷成絕緣溝槽m、〇 IT2的綱挪讀，輯填紐料被峨並触化學機械 3步驟3^處理，其中，氮化砍遮罩條5被作為研磨停止部來使用。因此，氮化石夕遮罩條5的上表面和絕緣溝槽m、 IT2處於相同的南度水準L。應該注意，氮化石夕遮罩條5的厚度為X ’其中χ在25-200 nm的範圍内。儘管這裏沒有示出，但很明顯，絕緣溝槽也可以被設置在圖la)的佈局圖的其餘的兩個侧面處。在第2a) -f)圖中示出的後序處理步驟中，厚度為的硬遮罩IS形成在第la) ·〇圖中的結構上，也就^說， 9 200814297 其厚度是位於其下方的氮化矽遮罩條5厚度的雙倍。較佳地所述硬遮罩15的材料也為氮化梦。硬遮罩μ包括窗口 F，其暴露出所述氮化矽遮罩條5的一部分和所述絕緣溝

槽m，ΙΤ2的-部分。應該注意，在形成所述硬遮罩窗F 的步驟期間，所述絕緣溝槽m、IT2的底層氧化物可以用於終點檢測(endpoint detection)。

ϋ 在第3a) ：〇 ®所示的下―倾理步射，氧化石夕概墊層30被沉積在第2a) _f)圖的結構上，並進行氧化概墊隔離物侧步驟，用於僅在所述窗F的底部打開所述氧化物襯墊層3G，從而形成更小的窗F >在所述更小的視窗F 1沉積另—健化⑦層25，並將其回侧到最終的厚度X，即’所述氮化麵罩條5的厚度或所述硬遮罩 —此後，如在第4a) -f) _中所示，在钱刻步驟中剝去氧化石夕襯㈣3G，所舰齡雜止在所述鶴罩15的上表面上。從第叫圖中可以看出，由於具有所述更小視窗 ▲的延伸的附加氮化石夕條25，使得第4心_f)圖中的處理狀態不同於第2a) -f)圖中的處理狀態。 #厂——处工王％ n 挪剡 Uransier etch)，這疋指露出的氮切層5、15、25減少了厚度χ，這導致如第 -〇圖师的處理雜。該轉移伽_從氧切和石夕的選擇來働沒切。耻，暴糾所縣板ί的兩個窗二W1、W2在所述絕緣溝槽IT1、ΙΤ2之間 W、W2由所魏切鱗條 200814297 如第6a) -f)目中所示，現在執行用於形成間極溝槽 GW的組合氧化石夕/石夕蚀刻步驟。閑極溝槽在基板i和在鄰近的絕緣溝槽m、m中具有―個深度。耻，必須在氧化矽中更快速地钱刻。可選地’可以首先執行氧切_步驟，然後執行非選擇性的氧化矽/石夕蝕刻步驟。

從第6f)圖中可以具體得到，用於所述閘極溝槽GW 祕刻處縣所絲板i㈣成完全被輯_溝槽gw 圍繞的柱la。在酿賴GW的底部下方的基板i中具有即將形成的電晶體元件的溝道。、的所述蝕刻處理完成後，為了調了以任選地將溝道注入(implant ) 在所述閘極溝槽GW 整電晶體溝道CH的特性，所述窗口 Wl、W2。 ^ 7a) -f)圖所示，通過熱氧化或通過高k材料沉積或是兩者的結合，在所述_溝槽Gw中露出的石夕基板 1上形成例如由氧化讀成的_介電層⑼。轉，多晶石夕層50沉積在所述閘極溝槽⑽巾並在其中凹進，立中多晶石夕層洲形成_成㈣晶體元件的_。應當注意，用 =極的材料不僅限於多抑，還可以是其他可以使用的 V电材料，比如金屬，TiN，矽化物等。、其後，另一個氧化石夕層60被沉積在整個結構上，並通，化學機械研齡騎磨至繼的硬料15社表面。這涂致弟7a) -f)圖中示出的處理狀態。在第8a) -f)圖中示出的另一個處理步驟中，執行氧 200814297 化矽/氮化抛刻步驟，這從第7a) _f)圖中示出的結構中去除了所述氧切層6〇的厚度X以及所述硬縣15的剩餘厚度X。此外，參照帛9a) _f)目，通過選擇性的餘刻步驟剝除所述氮切麟條5的露出部分，其後，執行到基板i 的露出表面的離子注人，以在柱la上形成第-雜/沒極區 s。以及在所職板！的表面OT處形成第二和第三源極級極區m、D2 °然後，沉積多晶補7G並將其研磨至相鄰的絕緣溝槽IT1、IT2的上表面的水準L。應該注意，儘管源極/汲極區〇卜D2的下在問極導電 5〇社雜社方，料叹―個實^ 源極/汲極區D1、D2的下邊緣也可以與閘極導電材料5〇的上邊緣齊平或在其之下。取後’如第10a) -f)圖中所示，例如由氧化石夕製成的另-麵緣層1GG魏齡整悔構上，並且之後，形成源極級極接觸部cm、CD2、源極/沒極接觸部cs、⑽ 閘極接騎CG’驗接觸所述第—和第二源極/沒極區 Dl、D2、所述雜/祕區域s、以及所述閘極區域洲。如第10e)圖所示’根據此實施例的元件溝道ch在垂直於電流方向的方向上具有平坦的上表面。這裏應該注意，雜级極接冑冑⑽ D2 -樣都是選_並且不是轉的。制地，如果對稱地使用根據本實施例的電晶體，則源極/汲極區D2和祕級極接觸部CD2是有用的。 12 200814297 太旅圖至第i3a) ·〇圖示出了用於應用在根據 ^發明弟二實施例的儲存單4列中的積體電晶體元件的製造方法的示意性佈局圖。第二個實施例由第5a) _5f)圖中示出的處理狀態開始0 參照第lla)-f)圖’用於第二實施例的閘極溝槽的蝕刻處理由氧化雜條•驟開始，該步職刻氧化的速度比__速度快的多’從而達到絕緣溝槽m，ιτ2 中閘極溝槽G矿的最終深度，而切基板t中的閑極溝槽GW ^卻尚未達到最終深度。顯然地，該侧步驟相對于作為遮罩的氮化矽是高選擇性的。其後，執行砍韻刻步驟，其相對於氮化石夕和氮化石夕也是高選擇性的。在該石條刻步驟中，基板！被同向性地姓刻，這導致了弟12a) -f)圖中示出的處理狀態。具體地，可以從垂直於第12e)圖的電流方向看出，該石夕餘刻步驟導致所述柱la的橫向變薄，從而得到其彎曲的側壁以及閘極溝槽GW，下方的溝道區CH，的彎曲的表面lb >。通過該矽的薄化步驟，可以在寬的範圍内改變即將形成的電晶體的電特性。根據第12a)-f)圖的處理狀態的處理步驟對應於第7a) _f)至l〇a) -f)圖的處理步驟，因此在此不再贅述。僅在第13a)-f)圖中示出對應於第l〇a)-f)圖中示出的處理狀態的最終處理狀悲。第14a)-f)至16a)-f)圖示出了用於應用在根據本發 13 200814297 明第二實施綱儲存單元陣列巾的積體電㈣元件的製造方法的示意性佈局圖。第—個實把例也由第5a) —5f)圖中示出的處理狀態開始。在第三實施例中，如第·〇圖所示，用於形^ 1極溝槽GW的餘刻步驟從在氧化^夕和氮化碎有高選擇性的賴刻步·始，並且該_步驟在縣板t中形成錐形的閘極溝槽GW> 一。其後，進行氧化石夕/石夕姓刻步驟，該侧步驟侧氧化石夕的速度比爛_速度快得多，這導致第i5a) _f)圖中 :㈣處理狀態，其顯示出在閘極溝槽Gw…下方的溝 =區CH具有曲面化’其曲率與第二實施例中表面化一的曲率相反’如可從第15e)圖中所具體獲知。，據第15a) _f) _處理步驟對應於在上面已經參考 a f)和10a) _f)圖說明的處理步驟，因此在這裏不

再^只在第16a)_f)圖中示出對應於第則_f)圖中不出的處理狀態的最終處理狀態。弟=)-f)和18a) _f)圖示出了用於顧在根據本發 =實Γ的儲存單元陣列中的積體電晶體元件的製造方法的不意性佈局圖。、始，實施例由第⑷—f)圖中示出的處理狀態開 σ UL ’在部分形成雜溝槽GW，…之後開始。狀^i7a) 圖所示，在第6〇 -f)圖中示出的處理後執彳了氧切_讀，其暴露出錄閘極溝槽下方的溝道or…的拐角c。為了更好地理 14 200814297 解，在第17c)、17e)和17f)圖中的虛線示出了第6a) 一f) 圖的處理狀悲’也就是說，在氧化石夕钱刻步驟之前的處理狀態。隨後的處理步驟對應於上面參考第7a) _f)至1〇a) _f) 圖而說明的處理步驟，因此這裏不再贅述。僅在第18a)-f)圖中示出了對應於第1〇a)_f)圖中的處理狀態的最終處理狀態。 Ο u /如，18e)圖中所不’由氧化層覆蓋的閘極區域覆盖了位於閘極溝槽—下方的溝道ch>，-的所述路出的拐角C’也就是說，該電晶體呈現出拐角元件效應（comer device effect)。第19a) -c)至28a) -d)圖示出了用於根據本發明第五實施例=儲存單元_的製造方法的示意性佈局圖。除了第19中d)圖被省略的情況之外，在第19至圖中的每一個圖中，a)表示平面圖，b)表示沿平面圖a)中 :線A 的截面圖，表示沿平面圖心中的線^ •的截_ ’d)表示沿平_a)中的線c'c 面圖。 J歡第19a) -c) ®中不出的處理狀態對應於第⑷ 處理狀態。具體地’在半導體基板1的表面上形第19a) 罩條5，其中，遮罩條5沿Z方向延伸。如成大約為20度的角α。在m统xy中的X軸形具有相同財3 H間職朗述遮罩條s 緣溝槽Ιτ。在遮罩條下的基板條是主動 15 200814297 區條ΑΑ ’單元電晶體在那裏將形成。第20a) -d)圖中示出的處理狀態對應於第如）_f)圖中示出的處理狀態。具體地，形成硬遮罩條15，其被具有中間窗口 F 一的所述氧化物襯墊層3〇所覆蓋，在所述窗口中所述氣化物層25被沉積並被钱刻回到厚度χ，該厚度是所述硬遮罩條15的厚度2X的一半。

ϋ 其後，如對應第4a) _f)圖的第21a) _d)圖中所示，所述氧化物襯墊層30在選擇性蝕刻步驟中被剝除。在對應第5a)_f)關第22a)_d)財和的後續處理步驟中，如上面所述進行了轉移侧，將氮化石夕層 5 ’ 15 ’ 25的厚度減小x。一第23a) _d)圖中示出的處理狀態對應於第_f)圖中不出的處理n也就是說，在對應的字線射形成由，極材料5〇製成的埋人字線術魏4，其巾所述字線槽 =在，述基板:ι中使用氮切層5，15作為遮罩侧而成 ^取後’絕緣氧化石夕層60被沉積，並被研磨而退到麵、，化石夕層IS的上表面。如圖可明確看到，字線低卜肌4 也是沿y方向平行地延伸。如對應於第8a) _f) _第24a) _d)圖中所示，執行，匕石夕/氮化補刻步驟，這去除了所氧化層6〇的厚度X 和所述硬遮罩條15的殘留厚度。心祕^仏）_d)目中示出的下—個步驟中，由氧化石夕製古龙遮罩層M被沉積並被結構化成在儲存單元陣列上沿 y -延伸的塊條。特別地，這尤其可以由第25d)圖中示 16 200814297 出，所述塊遮罩M的單個塊條覆蓋了兩條相鄰的字線 WL2、WL3和中間區域。塊遮罩Μ的相鄰的塊條由一條字線的距離隔開，也就疋說，分別為在字線WL1和WL2之間的距離和字線和WL4之間的距離。也就是說在熱磷酸餘刻步驟中，使用所述塊遮罩Μ，首先，暴硌的氮化矽層5被可選擇地去除。該蝕刻步驟相 € 對於相鄉的絶緣溝槽區域IT和塊遮罩Μ本身是可選擇地進行。其後，執行矽蝕刻，用於沿著字線WLi與WL2之間和WL3與WL4之間的主動區條从去除石夕基板^區域，如第25d)圖中所示。然後，絕緣區域61由氧化石夕沉積和回研磨步獅成，其使字線WL2和WL3各自與相對應的其他的相鄰字線WL1和WL4電絕緣。這裏應當注意，通過進行注入步驟，也就是說，使用 U 塊遮罩Μ向基板1注入娜子，取代通過姓刻步驟去除各自的矽基板1來形成所述絕緣區域61。第26a) ·(〇圖中示出的處理狀態通過去除塊遮罩層Μ 末實現並且在所述回研磨（back polish)步驟中將絕緣區域61研磨到存留的氮化石夕遮罩條5的水準。 ° 然後，如參考第9a) _f)圖中所說明的，露出的氮化石夕遮罩條6侧除，且執行注人步_形成雜和沒極區域S D1 D2 ’並且多晶石夕層7〇被沉積並研磨到相鄰的緣溝槽IT的水準。 ' 17 200814297 此外，參考第27a) _d)圖，在整個儲存單元陣列上形成了由氧化矽製成的絕緣層100。然後，在光刻/餘刻步驟中，使用條遮罩沿線B-B /形成位線接觸孔BLK卜BLK2、 BLK3、BLK4，以與單元電晶體的源極區域s接觸。緊接著’形成沿X方向平行地延伸的位線BL1、BL2、BL3、BL4，其中位線BL1、BL2、BL3、BL4包括在本技術領域中所公知的下方的多晶矽層101、中間的鎢層102和上方的氮蓋帽層103。多晶矽層1〇1在位線接觸孔blki、BLK2、BLK3、 BLK4中形成位線接觸部。如第27c圖中所示，在餘刻所述位線BL1、BL2、BL3、BL4的步驟中，在源極區域s中產生了輕微的底部姓刻。其後，如第28a) — d)圖中所示，另一個由二氧化矽製成的介電層105被沉積並被研磨而退回到與所述位線 BU、BL2 ’BL3 ’BL4的上邊。然後，電容器接觸部ccn， CC12 ’ CC2卜 CC22，CC3卜 CC32，CC41，CC42 形成於所述介電€ 105巾而將單元電晶體元件的汲極區域m，D2 暴露出來。電容器接觸部cabccihcchTCDTOb CC32: CC4卜CC42可以通過細侧步驟形成，此步驟之後是緊接著使用比域作為接觸材料的沉積/回研磨步驟。在最後的過程步驟中，電容器cn、a2、C2i、c22、 C3卜C32、C41、C42在所述介電層1G5 ±的最上方形成，從而完成了儲存單it陣列。所述電容器cn、cim卜 C22、⑶、C32、C41、⑽可以按照對稱的行和列、錯位 18 200814297 的行和列或任何其他合適的排列形式形成。 ^如第28d)圖所示，該陣列的記憶體單元是對稱的，也就疋说’共用位線BL1，並且被連接到兩個不同的字線I〕和WL3。根據本實施例的儲存單元陣列的主要優勢在於，電晶體由於在節點侧完全圍繞著閘極而能夠被更有效地截斷。因為沿位元線方向的記憶體單元尺寸可達到2F，所以有形成sub —6F2記憶體單元的可能性，然而，因為將氧化物間隔層30用於源極接觸部的間隔物概念，所以記憶體單元沿字線方向的尺寸可從2F縮減。應該注意，根據第五實施例的儲存單元陣列的電晶體 το件是與上面根據第la)彳）圖至第1〇a) _f)圖說明的電晶體元件等同的。然而，顯然根據第Ua)彳）圖至第13a) f)圖’第14a) -f)圖至第16a) _f)圖，以及第17a) -f) 圖至第18a) -f)圖的電晶體元件也可以用於根據本發明的儲存單元陣列。尤其疋主動S AA也可以具有z字型（zig-zag)的子結構，這可以通過將每一個第二汲極1 一源極_一汲極2一元素進行鏡像來實現。儘管已經參照較佳實施例描述了本發明，但本發明不局限於此，其可以按照本領域技術人員所公知的多種方式進行修改。因此，本發明僅由所附的申請專利範圍限定。 19 200814297 【圖式簡單說明】在圖式中：第la) -f)到l〇a) _f)圖示出了用於應用在根據本發明第實施例的儲存單元陣列中的積體電晶體元件的製造方法的示意性佈局圖；第lla)_f)至I3a)-f)圖示出了用於應用在根據本發明第 —實施例的儲存單元陣列中的積體電晶體元件的製造方法的示意性佈局圖。第14a) ·ί)至16a)-f)圖示出了用於應用在根據本發明第二實施例的儲存單元陣列中的積體電晶體元件的製造方法的示意性佈局圖。第17a) ·ί)至18a) -f)圖示出了用於應用在根據本發明第四實施例的儲存單元陣列中的積體電晶體元件的製造方法的示意性佈局圖。第19a)，b)至28a)_d)圖示出了用於根據本發明第五實施例的儲存單元陣列的製造方法的示意性佈局圖。在圖式中，相同的參考標號表示相同或功能上相同的部件。在第1圖至第18圖中的每一個圖中，a)表示平面圖， b)表示沿平面圖a)中的線A-A剖取的截面圖，c)表示沿平面圖a)中的線B-B剖取的截面圖，d)表示沿平面圖a) 中的線I-Ι剖取的載面圖，e)表示沿圖a)中的線π_π剖取的截面圖，f)表示沿平面圖a)中的線m_m剖取的截面圖。 20 200814297 【主要元件符號說明】 1 砍半導體基板 la、la，柱 lbT 表面 lc 曲面 5 氮化矽遮罩條 5、15、25 氮化矽層 15 硬遮罩 30 氧化矽襯墊層 40 閘極介電層 50 多晶石夕層 5(Τ 閘極區域 60、6(Γ 氧化石夕層 61 絕緣區域 70 沉積多晶矽層 100 絕緣層 101 多晶石夕層 102 嫣層 103 氮蓋帽層 105 介電層 A、A'B、B'CT 線 AA 主動區條 BL1-4 位線 BLK-4 接觸孔 21 200814297 c 拐角

Cll-12、C21-22、C31-32、C41-C42 電容器 CC11 -12、CC21-22、CC31-32、CC41-42

CD卜 CD2、CS CG CH、CH ' CH > D1 D2 F、F 一、W 卜 W2 GW、GW ' GW IT、ΓΠ、IT2 L M OF S WL1-WL4 X、2X

電容器接觸部源極/汲極接觸部閘極接觸部、or… 電晶體溝道第二源極/汲極區第三源極/汲極區窗口 ' GW / … 閘極溝槽絕緣溝槽水準塊遮罩上表面第一源極/汲極區字線厚度 22

Claims

200814297 十、申請專利範圍： i· 一種積體儲存單元陣列，包括：一半導體基板；多個單元電晶體元件，沿所述基板的多個平行的主動區條形成，所述主動區條在第一方向上延伸並且通過中間絕緣溝槽彼此在侧向絕緣；每一個所述單元電晶體元件包括：在所述半導體基板中形成的一柱；圍繞所述柱的一閘極溝槽；在所述柱的一上部區域形成的一第一源極/汲極區；在所述閘極溝槽的底部形成並圍繞所述柱的下部區域的一閘極介電層；在所述閘極溝槽的所述閘極介電層上形成的一閘極，其圍繞所述柱的下部區域，以及；所述半導體基板的一上部區域中形成的一第二源極級極區，其與所述閘極溝槽鄰接；多條平行的位線，在第二方向上延伸，並被連接至所述單元電晶體元件的各自的第一源極/汲極區；多條字線，在第三方向上延伸，並連接所述單元電晶體元件的各自的閘極；以及夕個單元電容器元件，被連接至所述單元電晶體元件的該第二源極/汲極區。 2·如申請專利範圍第丨項所述的積體儲存單元陣列，其中’每-個所述單元電晶體元件包括—第三源極/汲極區 23 200814297 域，其开>成在所述半導體基板的上部區域並鄰接所述閘極溝槽且與所述第二源極/汲極區相對，所述第二和第三源極/汲極區屬於兩個不同的記憶體單元，其共用所述第一源極/汲極區並具有相鄰的字線。 3·如申請專利範圍第1項所述的積體儲存單元陣列，其中，所述第二和第三方向互相垂直，並且所述第一方向位於所述第二和第三方向之間。。 4·如申請專利範圍第3項所述的積體儲存單元陣列，其中，所述第一方向與所述第二方向形成15至25度之間的角度。 5·如申請專利範圍第2項所述的積體儲存單元陣列，其中所述相鄰的字線通過在所述主動區條中形成的各自的絕緣區域而與另一鄰近字線絕緣。 6·如申請專利範圍第丨項所述的積體儲存單元陣列，其中，每一個所述單元電晶體元件包括在所述閘極介電層下方的所述半導體基板中形成的一溝道，所述溝道在垂直於電流的方向具有一彎曲的上表面。 7·如申請專利範圍第1項所述的積體儲存單元陣列，其中所述柱具有彎曲的侧壁。八 8·如申請專利範圍第1項所述的積體儲存單元陣列，其中，每一個所述單元電晶體元件具有在所述閘極介電層下方的所述半導體基板巾形成的—溝道，該溝道包括被所述閘極介電層和閘極覆蓋的上拐角。 9·如申請專利範圍第1項所述的積體儲存單元陣列，其 24 200814297 中’所述單元電容器元件在一相關聯的第二或第三源極/ 汲極區域上方形成。 1〇·如申請專纖圍第1項所述的積體儲存單元陣列，其中，在第一方向上延伸的所述主動區條具有一 z字型的子結構。 11·如申請專利範圍第i項所述的積體儲存單元陣列，其中，所述字線由相鄰的閘極形成。 12· —種積體儲存單元陣列，包括：一半導體基板；多個單元電晶體元件，包括：在所述半導體基板中形成的一柱；圍繞所述柱的一閘極溝槽；在所述柱的-上部區域中形成的m沒極區；在所述閘極4槽的底部形成並圍繞所述柱的—下部區域的一閘極介電層；在所述閘極溝槽的所述難介電層上形成的—閘極，其圍繞所述柱的一下部區域，以及；、在所述半導體基板的一上部區域形成的一第二源極/汲極區，其鄰接所述閘極溝槽；多條位元線，被連接至所述單元電晶體元件的沒極各自的第一組第一源極/汲極區；夕條字線，連接第二組所述單城晶體元件的各自的間極；以及多個單元電容ϋ元件，被連接至所述單元電晶體元件的 25 200814297 第二源極/;及極區。 13·如申請專利範圍第12項所述的積體儲存單元陣列，其中，每一個所述單元電晶體元件包括一第三源極/汲極區域，其在所述半導體基板的一上部區域形成並鄰接所述閘極溝槽且與所述第二源極/汲極區相對，所述第二和第二源極/汲極區域屬於兩個不同記憶體單元，其共用所述第一源極/汲極區並具有相鄰的字線。 14·如申請專利範圍第13項所述的積體儲存單元陣列，其中，所述相鄰的字線通過在所述主動區條中形成的各自的絕緣區域而與另一鄰近的字線絕緣。 15·如申請專利範圍第12項所述的積體儲存單元陣列，其中’每一個所述單元電晶體元件包括在所述閘極介電層下方的所述半導體基板中形成的一溝道，其在垂直於電流的方向上具有一彎曲的上表面。 16·如申請專利範圍第12項所述的積體儲存單元陣列，其中所述柱具有彎曲的侧壁。 17·如申請專利範圍第12項所述的積體儲存單元陣列，其中’每一個所述單元電晶體元件具有在所述閘極介電層下方的所述半導體基板中形成的一溝道，該溝道包括被所述閘極介電層和閘極覆蓋的上拐角。 18·如申請專利範圍第12項所述的積體儲存單元陣列，其中，所述單元電容器元件在一相關聯的第二或第三源極/ 汲極區域上方形成。 19·如申請專利範圍第12項所述的積體儲存單元陣列，其 26 200814297 中’所述字線由相鄰的閘極形成。 20·種包括了具有一電晶體的記憶體單元的積體電路，所述電晶體包括：一第一和一第二源極/汲極部，以及一第一閘電極，被設置相鄰於所述第一源極/汲極部和第二源極/汲極部之間的一基板部分；還包括與所述第一閘電極接觸的一第二閘電極，其中，所述第一閘電極和所述第二閘電極被設置在相關於第一源極/汲極部的相對側。 21· —種包括了具有一電晶體的記憶體單元的積體電路，所述電晶體包括：一第一源極/汲極部和一第二源極/汲極部；一溝道，設置在所述第一源極/汲極部和所述第二源極/ 汲極部之間；以及一閘電極，與所述溝道相鄰，其中，在沿溝道方向的一截面圖上，所述閘電極與所述溝道的兩個相對侧相鄰。 27