TW200814296A - Dual port static random access memory cell - Google Patents

Description

doc/006 200814296 九、發明說明： 【發明所屬之技術領域】 _發明是有關於一種靜態隨機存取記憶體，且特別是 有關於一種雙埠靜態隨機存取記憶體之記憶胞。 【先前技術】 大部分的數位電子產品内部都配置型態不一之記憶 體。以電腦而言，其内部所配置之隨機存取記憶體之製造 成本將影響電腦的售價。圖丨是說明傳統雙埠靜態隨機存 取記憶體之記憶胞電路圖。請參照圖丨，p型電晶體τη 與N電晶體T12串接於電源電壓Vcc與接地電壓Vss之間 而構成第一反閘。P型電晶體T14與汉型電晶體丁13亦串 接於電源電壓Vcc與接地電壓Vss之間而構成第二反閘。 此第一反閘與第二反閘交互串接而組成資料閂鎖單元。 士於§己憶胞ι〇〇中，當要對資料閂鎖單元寫入位元資料 日守’即可經由字線WLA之控制而使N型電晶體T15與T18 導通，接著將位元資料與互補位元資料分別經由位元線 BLA、電晶體T15以及互補位元線BLAB、電晶體T18而 寫入資料閂鎖單元中。另外，亦可經由字線WLB之控制 而使^型電晶體T16與T17導通，然後將位元資料與互補 位兀資料分別經由位元線BLB、電晶體T16以及互補位元 線BLBB、電晶體Τ17而寫入資料閂鎖單元中。當要讀出 。己饭胞1〇〇之位元資料時，即可經由字線WLA之控制而 使N型電晶體T15與T18導通，接著分別經由電晶體丁15、 5 doc/006 200814296 位元線BLA以及電晶體T18、互補位元線BLAB而讀出位 元資料與互補位元資料。另外，亦可經由字線WLB之控 制而使N型電晶體T16與T17導通，然後分別經由電晶體 T16、位元線BLB以及電晶體T17、互補位元線bLBB而 讀出位元資料與互補位元資料。 一般而言，影響靜態隨機存取記憶體成本的關鍵因素 在於晶片面積。因為靜態隨機存取記憶體之每一個記憶胞

主要由電晶體所組成，例如圖丨之記憶胞1〇〇即由8個電 晶體所組成。對靜態隨機存取記憶體而言，於記憶胞中愈 多的電晶體將會佔據愈多的晶片面積，進而降低元件聚隽 度並增加其製造成本。 木 【發明内容】 胞，目的就是提供—種料靜祕機存取記憶 達到郎省晶片面積與降低成本之功效。 在敌上述及其他目的，本發明提出—種料靜態隨機 胞，包括第-字線、第二字線、第—位元線1 第五二以!二：第:開關、第三開關、第四開關、 綠甘第，、開關。第一開關之控制端輕接至第—丰 f笛Γ 端祕至第—位元線。第二開關之控制端麵接 之一予線’其第一端耦接至第二位元線。第 2 第-電壓，而；=:，第三開關之第-端耦接至 ^。弟四開關之控制端_至第二關之第二端，第t 6 200814296 ….一A.d〇c/〇Q6 二端•接至第—開關之第二端，第四開關之第二端 弟二電壓。第五開關之控制端耦接至第一開關第 二端，楚 ^ :山/弟五開關之第一端耦接至第一電壓，第五開關之第 一接至第一開關之第二端。第六開關之控制端福接至 :關^第二端，第六開關之第一端耦接至第二開關之 一端，第六開關之第二端耦接至第二電壓。 p、左她ί發明因僅以6個開關（例如電晶體）組成雙埠靜態 存取記憶胞，因此達到節省晶片面積與降低成本之功 效0 為讓本發明之上述和其他目的、特徵和優點能更明顯 ，下文特舉較佳實施例，並配合所附圖式，作詳細說 明如下。 【實施方式】 二圖2疋依照本發明實施例說明一種雙璋靜態隨機存取 f憶胞之電路®。雙埠靜態隨機存取記憶胞2GG包括第-J 子線WU、第二字線WL2、第一位元線BU、第二位元 線BL2、第一開關S1、第二開關幻、第三開關％、第四 開關=4、第五開關S5以及第六開關％。在此，第一開關 =、、,第二開關S2、第四開關S4與第六開關S6*n型金 氧半(NMOS)電晶體，而第三開關S3與第五開關％是p 型金氧半(PMOS)電晶體。上述各個p型電晶體與n型電 晶體可以是各種結構及製程所稱的p型或N型電晶體，例 7 晶體與單晶矽電晶體

200814296doc/006 如非晶矽薄膜電晶體、多晶矽薄膜電 等。本發明不應以此為限。 第開關si之控制端輕接至第一字、線，其第一 端輛接至第一位元線〗。楚-pq H ： S2之控制端耦接至 第一子線WL2,其第一端減至第二位元線犯。第三開 關S3之控制端_至第二開關S2之第二端。第三開關幻 之第-端祕至第-賴（例如是電源電壓Μ)，其第 二端祕至第-開關S1之第二端。第四開關S4之控制端 與第-端分別輕接至第三開關S3之控制端與第二端。第 四開關S4之第二端輕接至第二電壓（例如是接地電壓

Vss)。第五開關S5之控制端耦接至第一開關&之第二 端。第五開關S5之第-端減至第—電壓，其第二端耗 接至第二開關S2之第二端。第六開關弘之控制端與第一 端分別耦接至第五開關S5之控制端與第二端。第六開關 S6之第二端耦接至第二電壓。 請參照圖2，第三開關S3與第四開關S4串接於第一 電壓與第二電壓之間而構成第一反閘。第五開關S5與第 六開關S6亦串接於第一電壓與第二電壓之間而構成第二 反閘。第一反閘之輸出端與第二反閘之輸入端耦接至第一 開關S1之第二端。第一反閘之輸入端與第二反閘之輸出 端耦接至第二開關S2之第二端。 當要對雙埠靜態隨機存取記憶胞200寫入位元資料 時，即可經由第一字線WL1控制第一開關S1使其導通， 接著將位元資料經過第一位元線BL1、第一開關S1而傳

Joc/006 200814296 达至弟-反閘之輸出端與第二反閘之輪人端。此位元資料 改變第-反閘與第二反閘的輸出狀態而將此位元資 料閃鎖於第一反閘與第二反閘中。另外，亦可經由第二字 二=2控制第二開關82使其導通，然後將反相位元㈣ 經過弟二位元線BL2、第二開關S2而傳送至第一反間之 輸入端與第二反閘之輸出端，進而強行改變第—反問斑第 二反閘的輸錄態㈣此反相低:轉 第二反閘中。 布 當要讀出記憶胞200之位元資料時，即可經由第 = 之控制而使第—開關S1導通，接著經由第一開關 Si二苐-位元線BL1而讀出位元資料。另外，亦可經由第 二予線脱2之控制而使第二開關S2導通，然後經由第一 開關32、第二位元線BL2而讀出反相位元資料。、由弟一 綜上所述，本發明因僅以6個開關（例如電晶 成雙埠靜態隨機存取記憶胞，因此達到節省晶片面積 低成本之功效。 、〃 υ 雖然本發明已以較佳實施例揭露如上，然其並非用以 =本發明，任何„此技藝者，在不脫縣發明之 ^圍内’當可作些許之更動與潤飾，因此本發明 耗圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 圖1是說明傳統雙埠靜態隨機存取記憶體之記 路圖。 。^ 9 200814296:d。義 圖2是依照本發明實施例說明一種雙埠靜態隨機存取 記憶胞之電路圖。 【主要元件符號說明】 100 :傳統雙埠靜態隨機存取記憶體之記憶胞 200 ·•依照本發明實施例之雙埠靜態隨機存取記憶胞 BL1、BL2、BLA、BLAB、BLB、BLBB :位元線 S1〜S6 :開關 T11〜T18 :電晶體

Vcc :電源電壓

Vss :接地電壓 WL卜 WL2、WLA、WLB :字線

Claims (1)

1. ▲•doc/006 200814296 十、申請專利範圍： 1.一種雙埠靜態隨機存取記憶胞，包括： 一第一字線； 一第二字線； 一第一位元線； 一第二位元線； 一第一開關，其控制端耦接至該第一字線，其第一端 摩馬接至該第一位元線； ί 一第二開關，其控制端耦接至該第二字線，其第一端 耦接至該第二位元線； 一第三開關，其控制端耦接至該第二開關之第二端， 該第三開關之第一端耦接至一第一電壓，該第三開關之第 二端耦接至該第一開關之第二端·， 一第四開關，其控制端耦接至該第二開關之第二端， 該第四開關之第一端耦接至該第一開關之第二端，該第四 開關之弟二端柄接至一弟二電麼， f 一第五開關，其控制端耦接至該第一開關之第二端， %、.. 該第五開關之第一端耦接至該第一電壓，該第五開關之第 二端耦接至該第二開關之第二端；以及 一第六開關，其控制端耦接至該第一開關之第二端， 該第六開關之第一端耦接至該第二開關之第二端，該第六 開關之第二端耦接至該第二電壓。 11 200814296d /006 2. 如申請專利範圍第1項所述之雙埠靜態隨機存取記 憶胞，其中該第一電壓是電源電壓，並且該第二電壓是接 地電壓或最低電壓。 3. 如申請專利範圍第1項所述之雙谭靜態隨機存取記 憶胞，其中該第一開關、該第二開關、該第四開關與該第 六開關是N型金氧半(NMOS)電晶體，而該第三開關與該 第五開關是P型金氧半(PMOS)電晶體。 4. 如申請專利範圍第3項所述容忍高壓之輸出入裝 ( 置，其中各個電晶體是非晶矽薄膜電晶體、多晶矽薄膜電 晶體、單晶矽電晶體與有機薄膜電晶體其中之一。

   12