TW200814269A - Solderability improvement method for leaded semiconductor package - Google Patents
Solderability improvement method for leaded semiconductor package Download PDFInfo
- Publication number
- TW200814269A TW200814269A TW096122755A TW96122755A TW200814269A TW 200814269 A TW200814269 A TW 200814269A TW 096122755 A TW096122755 A TW 096122755A TW 96122755 A TW96122755 A TW 96122755A TW 200814269 A TW200814269 A TW 200814269A
- Authority
- TW
- Taiwan
- Prior art keywords
- package
- microelectronic device
- lead
- leads
- rupture
- Prior art date
Links
Classifications
-
- H10W70/424—
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
- H05K3/3426—Leaded components characterised by the leads
-
- H10W70/457—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10742—Details of leads
- H05K2201/1075—Shape details
- H05K2201/10795—Details of lead tips, e.g. pointed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10742—Details of leads
- H05K2201/10886—Other details
- H05K2201/10909—Materials of terminal, e.g. of leads or electrodes of components
-
- H10W72/075—
-
- H10W72/50—
-
- H10W72/5522—
-
- H10W72/5524—
-
- H10W72/5525—
-
- H10W72/59—
-
- H10W72/952—
-
- H10W74/00—
-
- H10W90/756—
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
200814269 九、發明說明: 【發明所屬之技術領域】 本發明係關於半導體及微電子裝置封裝方 【先前技術】 將微電子裝置組裝成適用於電子產品之封裝包含許多難 題。-般來說,一種組裝製程之產品材料一開始為已加工 T半導體晶圓的形式。該等已加工晶圓包括複數個微電子 t置’其被切割成個別的裝置後再進一步加工成為封裝之 =子裝置’而形成-適用於無數種電子類產品的最終封 衣衣置m後的組裝步驟中,該等個別裝置可能安果 在一或多個提供電子路由的組裝結構上。該等組裝結構^ 括電子引線’其係用來將該最後組裝微電子裝置封裝貼附 於其它微電子裝置封裝上、如印刷電 上、或應用於電子類產品之其它組裝件上。該封^ = 結構之組態成為電子產品之設計與製造上的難題。 备今之電子類產品有很多種微電子裝置封裝。該等封 之微電子裝置可經組裝形成如行動電話、電腦1視的產 :早:其它產品。吾人將該等微電子裝置封裝共同組裝於 =子衣置内’以執行該電子裝置的各種功能,該等微電子 裝置封裝中每一老比沉g女夕 带 白了月b〆、有夕種功能。舉例來說,一微 a衣置封衣可能包括—數位信號處理器⑽p),而另一 =子裝置封裝可能包括記憶體、—緣圖處理器、或其它 衣。該專封褒符合工業公會制定之標準,例如 置工程聯合委員會卿EC)。該等標準有助於作為微電; I22196.doc 200814269 裝置封裝之可責库 話或並它行動: 於吾人—直需要將如行動電 m 子裝置中封裝所占之空間減少,因此五人 不断地創造新式微電。 較多功能之需bp ^處理能力與 的抖” ~加時,使用於形成-電子類產品之裝置 的封裝複雜度小p、左十4日_ 心衣直 靠之組件日— “。此外,將微電子裝置組裝成可 程的方法。貞難題,因此吾人將持續地需I簡化組裝製 在最後組奘半_丄
^ 衣步驟中,將個別之微電子裝置或广晶粒 曰位衣於弓1線框架(iead frame)組裝件上,其可提供該 日日粒至其 經由—产 衣置的電子路由。該引線框架組裝件可能 後r力^樹脂成形步驟處理,以將每—晶粒囊封於該引 線框架組裝彳丰 、, 。最後,裁切或修整該引線框架組裝件以 |形成個別封裝之微電子裝置。 1【發明内容】 壯本I月揭路一種微電子裝置封裝,I包括一囊封於一封 ,材料内之微電子裝置。該微電子裝置封裝也包括貼附於 吞亥微電子_ ¥ 4 ^ "之一部分的一引線,其延伸貫穿該封裝材 f 亥引線於其一尖端上具一破裂部分與一非破裂部分。 在-具體實施例中’提供一種製造一微電子裝置封裝的 、k方去包括提供一微電子裝置封裝引線框架,其具 有:旻數個凹槽,該等凹槽鄰接複數個引線中之至少一個, =等引線連接至支撐一微電子裝置之一晶粒墊。本方法也 I括連接该微電子裝置之一部分到至少該等引線中之一 ,並囊封該微電子裝置、該晶粒墊、與至少一部分之該 122196.doc 200814269 等引線。本方法進一步包括將鄰接該等凹槽之該微電子裝 置封裝引線框架的一部分修整,使每一該等引線中之—部 分形成一個破裂處。 在另一具體實施例中提供一印刷電路板。該印刷電路板 包括一微電子裝置,其囊封於一封裝材料内。該印刷電路 板也包括貼附於該微電子裝置之一部分的一引線,其延伸 貝牙该封裝材料。該引線於其一尖端上具一破裂部分與— 非破裂部分。 本揭露方法減少該破裂處之表面積(即曝露之基底材 料),且經由提供預先製造之凹槽來增加該引線邊緣的焊 料潤濕度,該等凹槽係鄰接於該引線框架組裝件中之引 線。本揭露方法的一項優點為經改良之邊緣的焊料潤濕度 可造成更可靠之焊料接合處,其位於該等引線及例如該印 刷電路板之一基板間。由以下之詳細說明與相關之圖式及 明求項,吾人將更清楚了解此等及其它特徵與優點。 【實施方式】 本發明之實施方式係參照該等許多範例具體實施例中之 一些詳細舉例說明之。 在一具體實施例中,一種微電子裝置封裝具有一或多個 引線其中每-引線於其邊緣上具_小破裂處,該破裂處 之面積少於该引線邊緣的總面積。該種破裂係由一引線框 架組裝之修整過程(即裁切該等引線之尖端的一種過程)所 仏成其係發生於該微電子裝置封裝之組裝的最後步驟。 邊破裂處之尺寸由鄰近該引線框架組裝件中之每—引線的 122196.doc 200814269 一凹m該引線框架組裝件通常包括—基底材料,例 如銅,且在該基底材料上可包括一或多個保護層,其材料 可為例如鎳與把、或錫與叙。該保護層提升該封裝微電子 裝置之該等引線的焊料满濕度。輝料潤濕度定義為該㈣ 溶解並穿透該引線表面的能力,其中該焊料與該引線材料 . t分子混合形成一新的合金。該破裂處曝露出該引線框架 組裝件的基底材料。當該基底材料曝露於空氣中時,其表 蠱 自立即形成氧化物與其它污染物,這使得該基底材料難以 馨料。在具經氧化或其它經污染之表面的該基底材料表面 上施加焊料,導致於該等引線與例如一印刷電路板(pcB) 之基板間、成不可靠之接合處。該等引線與該基板間不 -致的焊接常會導致失效之封裝微電子裝置、縮短之組裝 循環時間、及產品可靠度的降級。此外,本發明之具體實 施例提供-種微電子裝置封裝及製造方法,該方法縮減該 破裂處(即該曝露之基底材料)之表面積,並於該引線框架 鲁 、《件中鄰近該等引線處提供預先製造之凹槽,以增加該 引線邊緣的焊料潤濕度。 現參考圖la及lal,其舉例說明引線1()4貼附於—微電子 裝置106上,該微電子裝置106囊封於-封裝材料102中。 該微電子裝置封裝丨〇 〇透過該等引線丨〇 4將該微電子裝置 106電連接至無數個電子組件‘。該微電子裝置⑽可能包括 種衣置,或在一些具體實施例中可能包括多種裝置。該 微電子裝置封裝刚包括—封裝材料1()2,用於囊封並保護 一或多個微電子裝置106 ,及該等引線104貼附於該微電子 122196.doc 200814269 裝置106的一部分。 在一具體實施例_,兮與 歧普遍岸用之不 以…子衣置封裝1〇〇可能包括一 一曰遇應用之不冋封裝型式的任 電子裝置封裝⑽可能包括. 舉例來說,該微 型小外形封裝(ss〇P) /、㈣封裝(sop)、一收縮 _卜薄型…平二::)縮型…封裝 平封裝(LQFP)、及其它 低心、線四邊扁 子裝置封袭⑽可能包括種當然,該微電 未來發展之裝置封裝。-用之,、匕種封裝’及其它 該封裝材料1〇2保護該微電子裝置1〇 線⑽。該封裝材料⑽可用具高 之 = 製化合物來形成。可利㈣數之低應办的拉 102以形成=…塵縮環氧樹月1形成該封裝材料 …封電子裝置106的一模具。 102可能包括如環氧樹脂、陶究的材料、或適用於 微電子裝置106之其它材料。在-具體實施例中,、該封; 材料102可能包括俨与也 々封衣 衣虱树脂、含酚硬化劑、二氧化矽、觸 炼、色素、脫模逾I、+ #〜 _能包括多個部八二5物。或者,該封裝材料 P刀,例如一陶瓷頭座與一貼附於該頭 K上的-頂蓋’ W護—安裝好之裝置。 二I、本104自4封裝材料1〇2延伸,並提供自位於該封裝 材料102内之該微電子裝置⑽的電路線。如圖le所示,該 引線1〇4可能包括例如銅之一導電基底材料104d,及可能 =具有鎳與把、或錫與錢、或其它材料之一或多個保護 "e ° δ亥等引線104可用焊料貼附於一PCB基板上,該 122196.doc 200814269 焊料可能包括-錯/錫材料,或含錫、銅與銀的—種心 材料:該引線1〇4可用稱為一引線框架或引線框架組裝件 之-較大塊的導電材料形成,其包括複數個晶粒墊及用來 安裝並形成複數個微電子裝置封裝的相連引線。該引線 104經由裁切或修整該引線框架形成。
在-具體實施例中’每一該等引線104可能包括位於該 等引線H)4之尖端1G5或側邊的—破裂處難與—非破裂處 l〇4a部分。該非破裂處1〇4a可能為一凹槽之部分,該凹槽 :該引線框架1〇4内預{裁切或形&,以下料論更多二 節。該破裂處104b於修整該引線框架時形成,該等引線 1〇4與該引線框架未用到之部分分離。儘管如圖ui與丨^ 所示,破裂處l〇4b通常為扁平區域,該破裂處1〇仆區域典 型地為參差不齊或不平坦的,且自該尖端1〇5處延伸,類 似圖lc所示。在一具體實施例中,該破裂處1〇朴可能是任 何尺寸,其包含少於該引線1〇4之全部尖端1〇5。該尖端 105可定義為包括至少一些該破裂處1〇41)與至少一些該非 破裂處104a的側邊或表面。 如圖lc之剖面圖所述,該非破裂處1〇乜包括該基底材料 1 0 4 d與δ亥保濩層1 〇 4 e,該保護層1 〇 4 e可能包括錄與把、或 錫與鉍。該破裂處104b可能位於該尖端105上,或沿著每 一該等引線1 04的一側邊。在一些具體實施例中,該破裂 處104b可能比該非破裂處i〇4a包含較大或較小部分的該尖 端105。在其它具體實施例中,該.破裂處1〇4b也可能包含 該尖端105的一半,且該非破裂處10牝可能包含該引線1〇4 122196.doc -10- 200814269 之尖端H)5的另外—半。在—些具體實施例中,該破裂處 雜可能包括自約0.01 mm到約】議的一寬度w,與自約 0.1顏至約〇·25麵的一厚度t。該破裂處104b的寬度歧 厚度t由該等引㈣4之非破裂處购的尺寸或面積決定。、 ,佳地選擇為吾人可減少(或可能最小化)該破裂處104 b的 寬度w與厚度t,而增加(或可能最大化)該非破裂處咖的 寬度W與厚度t。
▲ 一,該破裂處l〇4b不限於圖^所述、之具體實施例,因 此可能包括其它形狀或樣式,例如圖比與1|31所示的一針 腳l〇4c。該針腳1〇乜可減少該等引線1〇4上之該破裂處 104b的正體尺寸或面積,因此增和了非破裂處1⑽a部分的 尺寸或表面冑。因&,經修整該引線框架以形成該微電子 衣置寸衣1 0 〇後,可k供该專引線1⑽表面較大的焊料潤濕 度。在一些具體實施例中,該破裂處104b也可能包括其它 樣式或开y狀其可成為圓形或其它形狀,依該引線框架之 設計而定。 在知接過私中,將該微電子裝置封裝1 〇〇貼附至例如 PCB的基板上。該破裂處1〇4b於修整該引線框架後形成, 其曝露出該等引線1〇4之基底材料1〇4d,該材料可能包括 銅"玄破裂處1 〇4b的尺寸或表面積由該引線框架組裝件中 預先製造的凹槽決定。位於該等引線1〇4上之保護層1〇竹 提升焊料之潤濕度,並減少了焊接該等引線104至如PCB 之一基板所需的時間。此外,增加位於該引線框架組裝件 中之該等凹槽的深度,可減少該破裂處104b的表面積,如 122196.doc -11- 200814269 此將增加該非破裂處104a部分的表面積。增加該非破裂處 l〇4a的表面積將提供較大之焊料潤濕度,因此在該等引線 104與如PCB之該基板間提供一較可靠的焊接接合處。增 加該等引線104上之該非破裂處104a(即焊料潤濕區域)的表 面積,並減少該等引線104上之該破裂處1〇仆(即非焊料潤 濕區域)的表面,可造成該等引線1〇4與該基板間高的焊料 接合處可靠度。 參照圖2,同時參照圖3a至圖3g,剖面圖3〇〇、3〇2、 304、306、3 08、310、及312表示該微電子裝置1〇〇的一具 體實施例。該等剖面圖300、302、304、306、308、310、 及312舉例說明一種製程2〇〇的組裝步驟,該製程係形成並 安裝該微電子裝置1〇〇於如PCB之基板上。 在一具體實施例中,圖2之一流程圖表示形成該微電子 裝置封裝100之製程200。參照圖3at之步驟2〇2,一引線 框架314具引線框架引線314a、晶粒墊31朴、及凹槽 314c °亥引線框架3 14包括該基底材料1 j,且可能包括 一保護層315,其可能包括一含鎳之第一層與一含鈀之第 一層,或是一含錫之第一層與一含鉍之第二層。在一些具 體實施例中,該保護層315可能包括金或其它金屬。該保 濩層315可能以化學鍍(electroless plating)或電鍍形成。該 引線框架3 14可能是堅硬或有彈性的,且可能位在一絕緣 體上。該引線框架314也可能包括一單一長片,其可包括 複數個該晶粒墊314b及相連之引線框架引線314a。該等凹 槽314c可用蝕刻、衝壓(stamping)、或壓印(⑶w叩)該引線 122196.doc -12· 200814269 框架314之部分來形成。另—選擇為,該等凹槽3i4c可用 機械研磨、化學餘刻、或其它方法來形成。該等凹槽3i4c 可能包含於該引線框架314中,並位於每-該等引線框架 引線314a之間。 在-具體實施例中’該等凹槽314e決㈣非破裂處i〇4a 的表面積及該破裂處l〇4b的表面積。該等凹槽3Me的深度 3 17a可此不同’但典型上小於該引線框架川之厚度 317b。其中吾人可使用—種針腳樣式或其它組態,例如參 照先前討論之圖lb,該凹槽314c之部分可延伸貫穿該引線 框架3U的整個厚度317b。該等凹槽314〇的深度仙決定 該破裂處104b與該非破裂處1〇4a的尺寸。例如,一種s〇p 封裝可能包括該等引線,其係來自具有約〇·5 mm之厚度 317b的一引線框架,而該等凹槽314c的深度”乃可能約為 0.25 mm 〇 在圖3b的步驟204中,一晶粒316貼附在該引線框架314 的晶粒墊314b上。可用環氧樹脂將該晶粒316貼附在該晶 粒墊314b上,且可以在貼附該晶粒316前先在該晶粒墊 314b上塗上一種銀膠(silver ep〇xy)。該晶粒316包括例如 矽之一半導體材料,其經多個步驟加工形成該微電子裝置 106。在一具體實施例中,該晶粒3〗6包括一電路部分3 1以 或裝置部分及相連的焊接墊316b。該電路部分316&可能包 括一積體電路,其具有無數個1^型或p型、或兩者皆有之金 屬氧化物半導體(MOS)裝置。該電路部分3 16a也可能包括 其它裝置與結構,例如一微機電(MEMS)裝置。在一些具 I22196.doc 200814269 體實施例中,該晶粒3 16可能包括多個堆疊在一起的裝 置。在一些具體實施例中,該焊接墊3 16b可能位在該晶粒 316的外部,或是位在靠近該晶粒316的中間部分。 在圖3c的步驟206中,該晶粒316的焊接墊316b與該引線
框本引線3 14a貼附在一起。在一具體實施例中,該焊接墊 3 16b可忐用焊線3 1 8貼附至該引線框架引線3丨4a。該等焊 線318可能以線接合(wire bonding)的方式形成,且可能包 括例如金、鋁、銅等材料、或其它種材料。當然,該等焊 接墊316b可用其它製程貼附至該等引線框架引線31乜,該 衣私可犯包括用粉末浸焊(Powdered solder dip)、波焊 ㈤化 S〇ldering)、焊球凸塊(solder ball bumping)、或其它 方法直接焊接至該等焊接墊316b與引線框架引線31乜上。 在圖3d的步驟208中,該晶粒墊31仆與該等引線框架引 線皮囊封至一封裝材料32〇中。吾人可用一種模具或 壓模來形成融化的環氧樹脂,其係用來形成該封裝材料 32〇。該引線框架31何能被放入—模具中以形成複數個禱 核晶粒。該封裝材料320可能以熱壓縮環氧樹脂來形成以 形=囊封該晶粒316之模具。該封裝材料可能包括例 ^ %乳树月日、陶£的材料、或適用於保護該晶粒W之其 ;斗纟*體貫施例中,該封農材料320可能包括環 硬化劑、二氧切、觸媒、色素、脫模劑、 ^ "物另—選擇為,該封裝材料32G可能包括多 Π,例…個陶究頭座與一貼附於該頭座上的; ^ ,、用來保護一安裝好的裝置。 、 I22I96.doc -14- 200814269 在圖3e的步驟210中,於該等凹槽314c處裁切該等引線 框架引線314a。該等凹槽314c可能用一機械壓機 (mechanical press)或其它裁切工具製成。此製程形成一破 裂處322 ’其中s亥專引線框架引線314a於該等凹槽314c處 經修整或「裁切」。該破裂處322曝露出該等引線框架引線 3 14a的基底材料。經修整過程後,該等引線框架引線3 14a 及該等凹槽3 14c之相連表面的剩餘部分包括該保護層 315。在一具體實施例中,該破裂處322可能實質上類似圖 1的該破裂處104b。 在圖3f的步驟212中,該等引線框架引線314a經彎曲或 塑形以製成一封裝微電子裝置324。該等引線框架引線 3 14a可能以一機械壓機或其它工具來彎曲或塑形。 在圖3g的步驟214中,該等引線框架引線314a以焊料33〇 貼附至一基板326上。該等引線框架引線314a可能貼附至 例如一PCB之該基板326上的方式係藉由:塗敷焊錫膏至 所選互連處328a,其後再加熱(如··焊料回焊)以融化該焊 錫賞,進而於該等引線框架引線314a與該等互連處328^間 形成焊接接合處330。該基板326包括一或多個導電線跡, 或連接至該等互連處328a的互連328b。該互連32扑可能包 括銅或金,且提供往返該等引線314a之電子信號的路由。 該等互連328b可能包括多階層的路由,其中每一階層皆位 於、%緣層fal。該焊錫膏可能包括焊粉與助焊齊】。舉例來 % ’該:^粉可能包括—種例如:錫、銀、及銅化合物的無 錯焊料。該助焊劑可能包括—種流體,其成份例如為:用 122196.doc -15- 200814269 來清潔該保護層315之表面的一種助黏劑(adhesion-imparting agent) 、 提供 焊粉分 離的一 種流動 減黏劑 (thixotropic agent)、用來形成膏的一種溶劑、及移除該保 護層3 1 5表面氧化物的一種活化劑。該等焊料接合處3 3 〇包 括焊料,其融化並沾濕在該破裂處322前之該等引線框架 引線314a之表面。在一具體實施例中,該破裂處322可能 位於直接相鄰該基板326的表面。增加該等凹槽314c之深 度3 17a可將該破裂處322的表面積盡量減小。該外部表面 3 14a增加該等引線框架引線314上可受焊料潤濕之表面 積。此外,由於增加該外部表面積3 14a之尺寸可增加該焊 料接合處330之界面面積,因此改良了該洋料接合處33〇的 可靠度。提供小於該引線框架3 14之厚度3 17b的該等凹槽 314c之深度317a,可能增加該外部表面3l4a。然後本製程 結束。 前述之該封裝微電子裝置100可能應用在任何萬用之基 板上,該基板具有適用於整合無數個電子裝置與組件之電 子觸點與互連。圖4舉例說明一種典型、萬用之印刷電路 板(PCB)400,其適用於實行在此揭露之一或多種具體實施 例。該PCB 400包括一基板402、封裝裝置4〇6a、406b、 406c、408a、408b、408c、408d、與 410、及電子組件 412 與414。該基板402可為剛性基板或撓性基板,且可能包括 多層絕緣材料與導電互連。每一該等封裝裝置、 406b、406c、408a、408b、408c、408(1及 41〇 包括引線 404,其以例如焊料貼附於該基板4〇2上。每一引線4〇4包 122196.doc -16- 200814269 括如圖la至lb之微電子裝置100所述之破裂處1〇4b。在一 些具體實加例中’该專封裝裝置4 〇 6 a、4 0 6 b、與4 0 6 c可能 包括一 LQFP封裝,該等封裝裝置4〇8a、4〇8b、4〇8c、盥 408d可能·包括TSSOP封裝,且該封裝裝置41〇可能包括一 球格陣列(BGA)封裝裝置。當然,該等封裝裝置4〇6a、 406b、406c、408a、408b、408c、408d 及 410 可能包括其 匕廣泛應用之封裝形式,例如:j型引線小外形封裝 (SOJ)、塑膠引線晶片承載封裝(PLCC)、塑膠雙列式封裝 _ (PDIP)、或其它封裝形式。該基板402也可能包括電阻器 形式之該等電子組件412,且該等組件412也可能包括電容 器。該等電子組件412也可能包括其它組件,例如:電感 器、閘流體或保險絲(即過電流或過電壓保護裝置),或其 它小型組件裝置。 ' 例如在一具體實施例中,該PCB 4〇〇可能應用在一行動 電子裝置中,如:一行動電話或個人數位助理(pDA)。在 _ 其它具體實施例中,該PCB _可能應用在電子組件中, 該組件係用在交通工具中,其中該pCB 4〇〇可能承受大量 的熱應力。該微電子裝置封裝1〇〇與製程2〇〇於該等引線 404與該土基板402間之提供一可靠的焊料接合處,因此提供 了 -可靠之產品,其可抵抗大量的熱應力。當然,該咖 400或該微電子裝置封裝}⑽可能應用在其它電子裝置上, 例如:電腦、如無線路由器之網路設備、行動音效裝置、 或其它電子裝置。 …白相關本^明之技術者應了解前述用來說明本請求之 122196.doc 200814269 發明的範例僅為許多範例中的一些,且存在許多其它具體 實施例與變化。 【圖式簡單說明】 圖la舉例說明根據本發明之態樣的一種微電子裝置封裝 之一具體實施例。 圖lal為如圖ia所示之微電子裝置封裝之一引線的一部 分之一分解圖。
圖lb舉例說明根據本發明之態樣的一種微電子裝置封裝 之另一具體實施例。 圖Ibl為如圖lb所示之微電子裝置封裝之一引線的一部 分之一分解圖。 圖舉例說明根據本發明之態樣的—種微電子裝置封装 之引線的一具體實施例之一剖面圖。 圖2為根據本發明之一具體實施㈣以製造一微電子裝 置封裝之一製程的一流程圖。 體貫施例中用以形成 圖3a至3g為根據本發明之 私子裝置封裝之製造步驟的剖面圖 圖4舉例說明適用於實施本發 月數個具體實施例之 辄例4用印刷電路板視圖。 【主要元件符號說明】 100 微電子裝置封裝 102 封裝材料 104 引線 104a 非破裂處 122I96.doc -18- 200814269
104b 破裂處 104c 針腳 104d 基底材料 104e 保護層 105 尖端 106 微電子裝置 314 引線框架 314a 引線框架引線 314b 晶粒塾 314c 凹槽 3 15 保護層 316 晶粒 316a 電路部分 316b 焊接墊 317a 深度 317b 厚度 318 焊線 320 封裝材料 322 破裂處 324 封裝微電子裝置 326 基板 328a 互連 328b 互連 330 焊接接合處 122196.doc -19- 200814269 400 印刷電路板(PCB) 402 基板 404 引線 406a 封裝裝置 406b 封裝裝置 406c 封裝裝置 408a 封裝裝置 408b 封裝裝置 408c 封裝裝置 408d 封裝裝置 410 封裝裝置 412 電子組件 414 電子組件 122196.doc -20-
Claims (1)
- 200814269 十、申請專利範圍: 1 一種微電子裝置封裝,其包含: 一微電子裝置,其囊封於一封裝材料内;及 一引線,其延伸貫穿該封裝鉍M 了衣材枓而貼附於該微電子装 置之一部分,該引線於其一尖踹卜 大鳊上具一破裂部分與一# 破裂部分。 2·如請求項1之微電子裝置封裝,直φ兮#… ^ T衣具中该破裂處曝露出該 引線基本材料的至少一部分。 3.如請求们之微電子裝置封裝,其中該破裂處包含位於 ό亥引線尖端的一針腳。 (如請求項!之微電子裝置封裝,#中該破裂處包含約_ 腿至約1 mm的一寬度’及約0.1麵至約0.25 mm的一厚 度。 5.如請求们之微電子裝置封裝,其中該引線進一步包含 一基底材料與一保護層。 6·如凊求項5之微電子裝置封裝,其中該基底材料包含 銅。 7·如請求項5或6之微電子裝置封裝’其中該保護層包含下 列之一者: )B鎳之一第一層,及位於該第一層之上且含鈀之一 第二層; W 一包括錫與鉍之材料; C)金。 如月长項7之微電子裝置封裝,其中該微電子封裝為一 122196.doc 200814269 9· 小外形封裝(S0P)或一四邊扁平封裝(QFp)。 -,製造-微電子裝置封裝的方法,其包含·· : 微甩子衣置封裝引線框架,其具有位於鄰接複 數個引線中之至少一永μ · 者的一凹槽,該等引線支撐一微電 于衣置, 連接該微電子@ w ^ \ 者. 于衣置的一部分至該等引線中的至少一 囊封該微電子裝置及該等引線的至少一部分;及 修整鄰接該凹槽之該微電子裝置封裝引線框架的一部 分枝以提供位於每—該等引線之-部分上的-破裂處。 力口項9之方法’其中修整該微電子裝置封裝引線框 架之一部分發生於該等凹槽處。 u.:請求項9或10之方法,其中該複數個凹槽具有小於該 微電子裝置封裝引線框架之厚度的_深产。 12· -種印刷電路板(PCB)’其包含具有複:個互連之一基 板;及至少一微電子裝置封裝,該封裳具有貼附於該基 板之至少—引線及該等互連中之至少—者,該至少一引 線於其—側具有-破裂部分與-非破裂部分。 122196.doc
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/426,157 US20080006937A1 (en) | 2006-06-23 | 2006-06-23 | Solderability Improvement Method for Leaded Semiconductor Package |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW200814269A true TW200814269A (en) | 2008-03-16 |
Family
ID=38834420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW096122755A TW200814269A (en) | 2006-06-23 | 2007-06-23 | Solderability improvement method for leaded semiconductor package |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20080006937A1 (zh) |
| TW (1) | TW200814269A (zh) |
| WO (1) | WO2007150032A2 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11869875B2 (en) | 2016-05-06 | 2024-01-09 | Amkor Technology Singapore Holding Pte. Ltd. | Electronic device having a substrate-to-substrate interconnection structure and manufacturing method thereof |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3935662A4 (en) * | 2019-03-08 | 2022-10-26 | Siliconix Incorporated | SIDEWALL PLATED SEMICONDUCTOR CASE |
| EP3935663A4 (en) | 2019-03-08 | 2022-11-02 | Siliconix Incorporated | SIDEWALL PLATED SEMICONDUCTOR CASE |
| TWI712129B (zh) * | 2020-01-21 | 2020-12-01 | 強茂股份有限公司 | 半導體封裝結構以及其製作方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4918511A (en) * | 1985-02-01 | 1990-04-17 | Advanced Micro Devices, Inc. | Thermal expansion compensated metal lead frame for integrated circuit package |
| JP2936769B2 (ja) * | 1991-03-28 | 1999-08-23 | 日本電気株式会社 | 半導体装置用リードフレーム |
| FR2733630B1 (fr) * | 1995-04-27 | 1997-05-30 | Imphy Sa | Pattes de connexion pour composant electronique |
| US20040061220A1 (en) * | 1996-03-22 | 2004-04-01 | Chuichi Miyazaki | Semiconductor device and manufacturing method thereof |
| US5783868A (en) * | 1996-09-20 | 1998-07-21 | Integrated Device Technology, Inc. | Extended bond pads with a plurality of perforations |
| JPH11354705A (ja) * | 1998-06-04 | 1999-12-24 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| JP4453498B2 (ja) * | 2004-09-22 | 2010-04-21 | 富士電機システムズ株式会社 | パワー半導体モジュールおよびその製造方法 |
-
2006
- 2006-06-23 US US11/426,157 patent/US20080006937A1/en not_active Abandoned
-
2007
- 2007-06-22 WO PCT/US2007/071905 patent/WO2007150032A2/en not_active Ceased
- 2007-06-23 TW TW096122755A patent/TW200814269A/zh unknown
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11869875B2 (en) | 2016-05-06 | 2024-01-09 | Amkor Technology Singapore Holding Pte. Ltd. | Electronic device having a substrate-to-substrate interconnection structure and manufacturing method thereof |
| US12315845B2 (en) | 2016-05-06 | 2025-05-27 | Amkor Technology Singapore Holding Pte. Ltd. | Electronic device having a substrate-to-substrate interconnection structure and manufacturing method thereof |
| TWI890950B (zh) * | 2016-05-06 | 2025-07-21 | 新加坡商安靠科技新加坡控股私人有限公司 | 半導體裝置及其製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2007150032A2 (en) | 2007-12-27 |
| US20080006937A1 (en) | 2008-01-10 |
| WO2007150032A3 (en) | 2008-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9305889B2 (en) | Leadless integrated circuit package having standoff contacts and die attach pad | |
| US8487424B2 (en) | Routable array metal integrated circuit package fabricated using partial etching process | |
| JP3032964B2 (ja) | ボールグリッドアレイ半導体のパッケージ及び製造方法 | |
| US20080087996A1 (en) | Semiconductor device and manufacturing method of the same | |
| US7224066B2 (en) | Bonding material and circuit device using the same | |
| US9153529B2 (en) | Pre-soldered leadless package | |
| TW200845351A (en) | Semiconductor device, leadframe and manufacturing method of semiconductor device | |
| US12119263B2 (en) | Methods and apparatus for an improved integrated circuit package | |
| CN100565859C (zh) | 具有改进的机械可靠性和热可靠性的半导体装置 | |
| TWI291756B (en) | Low cost lead-free preplated leadframe having improved adhesion and solderability | |
| EP3840039B1 (en) | A semiconductor device and corresponding method | |
| US10645807B1 (en) | Component attach on metal woven mesh | |
| TW200814269A (en) | Solderability improvement method for leaded semiconductor package | |
| CN111834323B (zh) | 一种半导体封装件及其制造方法 | |
| JP3217046B2 (ja) | Bga型icパッケージ | |
| JP2006339595A (ja) | 半導体装置 | |
| JPH11297917A (ja) | 半導体装置及びその製造方法 | |
| JP2004007022A (ja) | 半導体装置 | |
| CN101378023B (zh) | 半导体封装件及其制法 | |
| US8531022B2 (en) | Routable array metal integrated circuit package | |
| JP2004048063A (ja) | 半導体装置 | |
| JP4744070B2 (ja) | 半導体装置 | |
| JP2004119699A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4744071B2 (ja) | 半導体モジュール | |
| US9123699B1 (en) | Formation of package pins in semiconductor packaging |