TW200814235A - Self-aligned structure and method for confining a melting point in a resistor random access memory - Google Patents

Description

200814235 九、發明說明： 【發明所屬之技術領域】 本發明係有關於使用相轉換記憶材 件，奥材料包括含硫屬化物之心其他材3 明亦有關於製造此種元件的方法。 【先前技術】 以相轉換為基礎之記憶材料係被廇泛地運用於 3工：3些材料包括有至少兩種固態相，包括如二大ί 替射脈衝係用於讀寫光碟片中，以在二種相中了^ 取此種材料於相轉換之後的光學性質。 Λ η 田及類似材料之此等相轉換記憶材料，可藉由 積體電路中之電流，而致使晶相轉換。 晶態之特徵係其電阻高於結晶態，2值可 式^阻材料以形成非揮發性記憶 ^ 可用於隨機存取讀寫。 电峪寺，、趣，此电路 從非晶態轉變至結晶態一般係為— ί ί ϊ ^ - ΐ ϊ 晶結構，其二;=心 程，使得至少部份相轉換結構得以二轉換的過 態下，致使相轉換材料從結晶態理想狀 幅度應越低越好。欲降低番 文至非日日悲之重置電流 由減低在記憶體中的相轉換材以流幅度’可藉 換材料元件施加較小的絕對電^成’因此可針對此相轉 L值而達成較高的電流密 5 200814235 度。 此領域發展的一種方法係致力於在一積體電路結構上 形成微小孔洞，並使用微量可程式化之電阻材料填充這些 微小孔洞。致力於此等微小孔洞的專利包括：於1997年 11月11曰公告之美國專利第5,687，112號”Multibit Single Cell Memory Element Having Tapered Contact”、發明人為 Ovshinky;於1998年8月4日公告之美國專利第5,789,277 號”Method of Making Chalogenide [sic] Memory Device”、 發明人為Zahorik等；於2000年11月21日公告之美國專 利弟 6，150,253 號” Controllable Ovonic Phase_Change Semiconductor Memory Device and Methods of Fabricating the Same”、發明人為D〇an等。 習知相轉換記憶體與結構的特定問題之一，在於習知設 計中的散熱效應(heat sink effect)。一般而言，先前技藝中 係使用金屬電極於相轉換記憶元素的兩侧，其中電級的尺 寸係^致與相轉換構件相同。此等電極作用為散熱片，金 屬的高導熱性會快速地把熱量從相轉換材料抽離。由於相 轉換現象是加熱的結果，因此散熱效應會導致需要更大的 電流以產生理想的相轉換現象。 此外，在以非常小的尺度製造這些裝置、以及欲滿足生 產大^寸記憶裝置時所需求的嚴格製程變數時，則會遭遇 j門喊較j土地係供_種記憶細胞(mem〇ry ceH)結構其 包括有小尺寸以及低重置電流，以及用以製造此等結構之 方法其可滿足生產大尺寸記憶裝置時的嚴格製程變數規 格。更佳地，係提供一種製造程序與結構，其係相容於用 以在同一積體電路上製造周邊電路。 【發明内容】 本發明係描述了一種製造一可程式化電阻記憶體的方 6 200814235 =此記憶體可舉例如電阻隨機存取記憶 具有-限定熔化區域以在此可程式 ==)，亚 相轉換。此製程最初係形成一柱狀結構其=二刀J-體、位於此基板體上之—第—導電材料、此:板 ，之上的可程ί化電阻記憶材料、位於此可電 吕己k材料之上的尚選擇性材料、以及位於此言阳^电阻 之上的氮化㈣料。此柱狀結構中 性==才= =被，以在此長度被縮減的 :侧为別生成-空洞。旋轉塗佈玻璃（s〇G) Ln ，佈係用以填滿這些空洞以及環繞此柱狀的二疋^ 露此長度縮減的多晶石夕。此長度縮減的多晶=菩二卜 刻移除。—可程式化電阻記憶材料係沈積於-限定^f f 心構件^中’此區域係先前被長度縮減的多晶°佔=核 阻記憶材料係沈積於一先前被氮化矽材ϊ所 極於上可程式化電阻記憶構件的步驟， 係流經上可程式化電阻記憶構件、核心構件、斑 ^知式化電阻記憶，構件之間。此核心構 =$

憶構件自我對準，使得電流流經；質S 固m包括—可程式化電阻記憶材料，其具有ΐ:二 口^相，此二固態相係可藉由一電流而可逆地誘發。 =明亦描述了—記憶元件，其包括—核心構^ 接觸至-上可程式化電阻記憶材料並接觸ί 二::，化電阻記憶材料的可程式化電阻記憶材料。 位於此底二式化電阻記憶材料之上。-底電極係 底了私式化電阻記憶材料底下、一鎢栓塞之上。— 7 200814235 電流係從上電極流經此上可程式化電陡 心構件、下可程式化電阻記憶材料，而二之广二、流經核 較佳地，本發明減少了發散的熱量，二底1極。 化電阻記憶構件協助發散在核心構件中^二上〃了可程式 生的熱量。本發明亦減少了可程式化電泞旦加熱區域所產 以下係詳細說明本發明之結構與方二 章節目的並非在於定義本發明。本發 出^^容說明 透過下列說”請專利範圍及所附圖式獲得9充》將可 【實施方式】 本發明之結構實施例與方法係參照至 說明。可以瞭解的是，本發明之料並不限於 施例，而係可以使用其他特徵、元素、、j揭，之貫 實施。在不同實施例中的相似元素，奋如n包態樣而 之。 ㈢以相似的標號指定 請參照第1 ®，其係緣示一記憶陣 可如下所述而實施。在第i圖中，一思圖，其 字元線123、以及-字元線124係大致、128、- 位元線⑷與142係大致平行χ轴而排/ 145中的一 Υ軸解碼器與一字元線 匕，在方塊 後123 124。力古诒士 λΓ 動态，係耦接至字元 i 咖 至存取電晶體15g，151，152:153之以:線足 耦接至子兀線124。存取電晶體152之一 線123。存取電晶體i 53之問極係輕接至1才元轉輕，至= 電晶體150之汲極係耦接至側壁腳 胞’丄： 8 200814235 134係耦接至位元線141。相似地，存取電晶體151之汲極 係耦接至侧壁腳位記憶細胞136之底電極構件133，此記 十思細胞具有頂電極構件137。此頂電極構件137传輪接$ 位元線⑷。存取電晶體152與153也是^接至 側壁腳位記憶細胞的位元線142。從圖中可見，共同源極 線128係被二列記憶細胞所共用，其中一列係如圖所示以γ 軸方向排列。在其他實施例中，這些存取電晶體可被二極 體、或其他結構所取代，這些結構可控制電流以在記憶 列中選定用以讀取與寫入資料。 “ 如第2圖所示，其根據本發明一實施例，顯示一積體 路200的簡化方塊圖。此積體電路2乃係在一半導體基板 憶？列’其係利用側壁活性腳位雙穩態隨ί存 而Τ施。：列解碼器256係耦接至複數個字元 二於£，予兀線係沿著記憶陣列255中的各列而設置。一 255 264， 取仃而设置’以從侧壁腳位記憶細胞中讀 解碼器263與一列解碼哭256。巧258而提供至-行 哭彻次丄丨土/v 馬口口 56。在方塊259中的减測放大 裔與貧料輸入結構，係經由一資料 ;大 二r係從積體電: 他電路274係包括於“體口電路上所 統功能之模組組合其係由二:二路、或可提供單晶片系 記憶細胞陣列所支援m保險絲雙穩態電阻隨機存取 輸出埠或其他位於積體電路12，\路275之輸入/ 地。 & 275内部或外部之資料目的 9 200814235 在本實施例中，使用偏壓安排狀態器269的一控制器， 係控制所施加的偏壓安排供應電壓268，例如讀取、^式 化、抹除、抹除確^忍、與知式化確認電壓。此控制哭可使 用在此領域中所週知的特定目的邏輯電路而實施。在一秩 代實施例中，此控制器包括一泛用目的處理器，此泛用= 的處理裔可女排於同一積體電路上，而此積體電路係— 一電細私式以控制此元件的操作。在另一實施例中，'可倍 用特定目的邏輯電路與泛用目的處理器的結合，者#

請參見第3圖，其係繪示一製程圖案之剖面 一雙穩態電阻隨機存取記憶體中之一限定熔= 300。此限定熔解點結構3〇〇包括一頂電極31〇，二==’ 與Λ電極32G分隔，底電極32G則直接接觸 基330。一上可程式化電阻記憶材料（或電阻薄膜仙， 接觸至頂電極310，而一下可程式化電阻記憶材料 糸 接觸至底電極320。一可程式化電阻記憶材料係衍 ， 區域中’稱為核心構件36〇，俜置於上可 ’、'一窄 材請與下可程ί:電 接觸:一層間介電材料37〇如旋塗玻璃（S〇G) ^ :者 2填滿空洞及其環繞區域。核心構件36发二二積 下可程式化電阻記憶材料35〇、以及底電極=材枓360、 雔癔^2圖中，係繪示一製程圖的剖面圖，复係為制、生α =記憶體_的第-步驟:其係g多 基板41。中/源極陣列結構4。2上。存取電晶體係在1 。中由-η型終端412作用為-共同源極在 200814235 及η型終端414,416作用為汲極區域而形成。多晶矽字元 線（閘極）420,422係形成這些存取電晶體的閘極。一層間 介電層430係包括了介電填充432,434,436,438，使得^電 填充434係形成於多晶矽字元線420之上、且介電填充 係形成於多晶石夕字元線422之上。同時了導電結構，包括 栓塞結構424,426,428。此導電材料可為鎢或其他適用於栓 塞結構的材料組合。栓塞結構426接觸至源極區域412， 且其作用係相似於在陣列中沿著一列排列的共同源極線。 栓塞結構424,428係分別接觸至汲極終端414與416。 作用為一底電極的

— -r ^ y'm …观-¾填充; 432,434,436，偏以及接觸栓塞424,426,428之上。此導電^ 440包括一金屬線，其構成材料係選自如鋁、氮化鈦、^ 其他類型的導電材料。導電層440的適當厚度係約介於= 埃至約2GG埃。-可程式化電阻記憶材料（亦稱為電 膜）450係沈積於導電層440之上。可程式化電阻記材 料450的厚度典型地係介於約ι〇〇埃至約1〇〇〇埃之二一 多晶矽層460係位於可程式化電阻記憶材料45〇之上0夕 晶矽層460的厚度也是典型地介於約1〇〇埃至約1〇〇 = 間。其他具有高選擇性鄰接賴的㈣也可用來、曰 矽層460。一厚度介於約200埃至約1〇〇〇埃之間ς 層470係位於多晶矽層460之上。—第一電法7仫"外 420 414 ^ 440而肮至可程式化電阻記憶材料45〇。一 帝治4二 2同^極區域412流經汲極416、接觸检塞一42γ:=， 440、，流至可程式化電阻記憶材料45〇。 涂甩曰 如第5圖所不，其係為一製程圖5〇〇的面泠制 造此雙穩態電阻_存取記顏的第， 蝕刻柱狀結構。一微影製程將一圖宰括礒衫亚 電阻隨機存取記憶體的結構中，接著對 11 200814235 彡、51G，52G。柱狀結構51G包括—氮化石夕區 ^ i Λ ^夕區段471之下的一多晶石夕區段私卜位 451、以及二夕之下的可程式化電阻記憶材料區段 區段441。备；可/王式化電阻記億材料區段451之下的導電 至二;=狀結構510,520的厚度係介㈣5。奈米 t

成处:FI。U體之弟二步驟，包括等向性蝕刻以形 钕二在兩侧:以多：石夕區段461係被等向性地 換士之，a &成工/同610,62〇，形成一多晶矽構件63〇。 向钱刻步驟係實施以側削在氮化石夕區段471

鶴可二t，成具有空洞61 G，62G的多晶石夕構件630。 粗會仪ί夕晶矽層460的適當替代材料。其他適當材 性;二夕多晶矽構件630 ’只要-替代材料的選擇 ==二，段461之上與之下的材料的選擇性不同’ 于夕日日品段461的等向性蝕刻並不會傷害多晶矽區段 之上或之下的各層。在此實施例中，多晶矽構件63Ό 之下的材料係為可程式化電阻記憶材料區段451，其選摆 徵係與多晶矽構件630不同。多晶矽構件63〇之上的 材料係為氮化矽區段471，其選擇性特徵與多晶矽構件63Q =不同。多晶矽構件63〇在等向性蝕刻之後的適當長度係 介於約10奈米至約1〇〇奈米。 ’、 △第7圖繪示了一製程圖7〇〇的剖面圖，其係製造此雙穩 態電阻隨機存取記憶體的第四步驟，包括旋塗玻璃與迴g ▲(Reflow)以填滿空洞61〇,62〇。進行使用了二氧化矽與摻 雜物710之混合物的旋塗玻璃與迴銲步驟，以填滿空洞 610,620環繞柱狀結構51〇的區域。鄰近於氮化石夕區段 之上表面730的一表面區域係被研磨，以移除過量的迴銲 材料。研磨製程的實施例包括一化學機械研磨製程，接著 12 200814235 進打毛刷清潔與液體或氣體清潔程序， 在第8圖中，騎示一製程圖8〇㈣剖習知。 五步驟，包括氮化石夕的浸沾。「〶沾^二係為第 侧。此浸沾步驟的目的係利用—第_ =刻或乾式 被氮化矽區段471所佔的區域，進而物而移除 並將多晶矽構件630外露。 成二洞空間81〇 第9圖係!會示-製程圖_的剖面圖 山 驟，包括可程式化電阻記憶材料的蝕 、铋^弟/、步 的選擇係用以侧先前被多㈣構 化合物 到亀達可程式化電阻記憶材以J ’直 止，而生成一空洞空間91〇。 的上表面為 驟第今i圖係1會不一製程圖1000的剖面圖，复传Α裳本水 ，，包括沈積與回_—可程式化電 =為弟七步 式化電阻記憶材料1010係沈積於空 。—可程 空間前係被多晶石夕構件㈣所^9 此空洞 程式化電阻記憶材料聊於空洞空：康弋者沈積-可 前係被氮切47〗所佔據。任何從ϋ内’此區域先 的沈積步驟多餘的材料係經過二]記憶材料 化電阻記憶材料之上的—平滑表面咖*成跨越可程式 弟11圖繪示了一製程圖的剖面 括沈積與圖案化一頂電極。一 員不弟八步驟，包 式化電阻記憶材料1030之上，、：得 係沈積於可可程 可程式化電阻記憶材料1030。 、电極11^係接觸至 記憶細胞的實施例包括了以相 導橋，包括以硫屬化物為基礎的材^的記憶材料 物包括下列四元素之任一者楚材料。硫屬化 以及碲（Te)，形成元素週期表上)=2)、硒（Se)、 物包括將-硫屬元素與-更為正電性之‘辛ms屬化 而得。硫屬化合物合金包括將硫屬4=::= 13 200814235 渡土屬等結合。一硫屬化合物合金通常包括一個以上選自 週期表第六攔的元素，例如鍺（Ge)以及錫（Sn)。 =吊’硫屬化合物合金包括下列元素中一個以上的 •錄（Sb)、鎵（Ga)、銦（In)、以及銀（Ag)。許多二 相轉換為基礎之記憶材料已經被描述於技術文件中σ，包括 下列合金：鎵/銻、銦/銻、銦/砸、銻/碲、鍺/碲、鍺/銻g、 銦/銻/碲、鎵/砸/碲、錫/銻/碲、銦/銻/鍺、銀/铜/録/碑、鍺 弟/碲、鍺/銻/砸/碲、以及碲/鍺/銻/硫。在鍺/錄/蹄合金 /豕力矢中，可以嘗試大範圍的合金成分。此成分可以下列斗寺 _ ，式表示：丁6你撕1()()_(叫。一位研究員描述了最有用的合 金。係為’在沈積材料中所包含之平均碲濃度係遠低^ ’典型地係低於60%，並在一般型態合金中的碲含量 範圍從最低23%至最高58%，且最佳係介於48%至58%之 ，含量。鍺的濃度係高於約5%，且其在材料中的平均範圍 係從最低8%至最高30%，一般係低於50%。最佳地，鍺的 濃度範圍係介於8%至40%。在此成分中所剩下的主要成分 則為銻。上述百分比係為原子百分比，其為所有組成元素 加總為100%。（ 〇vshinky ‘112專利，欄10〜11 )由另一研 究者所評估的特殊合金包括Ge2Sb2Te5、GeSb2Te4、以及 鲁 GeSb4Te7。（ Noboru Yamada，’’Potential of Ge_Sb-Te Phase^change Optical Disks for High-Data-Rate Recording55, 处/五v.3709，pp· 28-37(1997))更一般地，過渡金屬如鉻 (Cr)、鐵(Fe)、鎳(见）、鈮(Nb)、把(Pd)、翻（Pt)、以及上述 之混合物或合金，可與鍺/銻/碲結合以形成一相轉換合金其 包括有可程式化的電阻性質。可使用的記憶材料的特殊範 例’係如Ovshinsky ‘112專利中欄11-13所述，其範例在 此係列入參考。 相轉換合金能在此細胞主動通道區域内依其位置順序 於材料為一般非晶狀態之第一結構狀態與為一般結晶固體 14 200814235 狀態之第二結構狀態之間切換。這些合金至少為雙穩疋 態。此詞彙「非晶」係用以指稱一相對較無次序之結構’ 其較之一單晶更無次序性，而帶有可偵測之特徵如較之結 晶態更高之電阻值。此詞彙「結晶態」係用以指稱一相對 較有次序之結構，其較之非晶態更有次序，因此包括有4 偵測的特徵例如比非晶態更低的電阻值。典变地，相轉換 材料可電切換至完全結晶態與完全非晶態之間所有可偵〉則 的不同狀態。其他受到非晶態與結晶態之改變而影響之材 料特中包括，原子次序、自由電子密度、以及活化能。此 材料可切換成為不同的固態、或可切換成為由兩種以上固 _ 態所形成之混合物，提供從非晶態至結晶態之間的灰階部 分。此材料中的電性質亦可能隨之改變。 相轉換合金可藉由施加一電脈衝而從一種相悲切換至 另一相態。先前觀察指出，一較短、較大幅度的脈衝傾向 於將相轉換材料的相態改變成大體為非晶態。一較長、較 低幅度的脈衝傾向於將相轉換材料的相態改變成大體為結 晶態。在較短、較大幅度脈衝中的能量夠大，因此足以破 壞結晶結構的鍵結，同時夠短因此可以防止原子再次排列 成結晶態。在沒有不適當實驗的情形下，可決定特別適用 Φ 於一特定相轉換合金的適當脈衝量變曲線。在本文的後續 部分，此相轉換材料係以GST代稱，同時吾人亦需瞭解， 亦可使用其他類型之相轉換材料。在本文中所描述之一種 適用於PCRAM中之材料，係為GexSbyTez，其中x:y:z = 2:2:5。其他 GexSbyTez 的成分包括·· X: 0〜5 ; y: 0〜5 ; z: 0〜5。 可用於本發明其他實施例中之其他可程式化之記憶材 料包括，摻雜N2之GST、GexSby、或其他以不同結晶態轉 換來決定電阻之物質；PrxCayMn〇3、PrSrMnO、ZrOx、TiOx、 NiOx、WOx、經摻雜的SrTi03或其他利用電脈衝以改變電 阻狀態的材料；或其他使用一電脈衝以改變電阻狀態之物 15 200814235 質·， TCNQ(7,7,8,8_tetracyanoquinodimethane)、PCBM (methanofullerene 6,6-phenyl C61 -butyric acid methyl ester)、TCNQ讎PCBM、Cu-TCNQ、Ag-TCNQ、C60-TCNQ、 以其他物質摻雜之TCNQ、或任何其他聚合物材料其包括 有以一電脈衝而控制之雙穩定或多穩定電阻態；一超巨磁 阻材料（CMR) ’ 例如 PrxCayMn03，其中 x:y = 0.5:0.5，或 其他組成比例為X: 0〜1 ; y:0〜1，或另一包括有猛氧化物的 超巨磁阻材料，以及一雙元素化合物例如NixOy，其中x:y二 0·5··0·5，或其他組成比例為X: 〇〜1 ; y:〇〜1。 關於相轉換隨機存取記憶元件之製造、元件材料、使 ® 用、與操作等額外資訊，請參照美國專利申請案號第 11/155,067 7虎「Thin Film Fuse Phase Change RAM and Manufacturing Method」，申請曰為 2005 年 6 月 17 曰，其 申請人與本發明案相同，且該申請案係列為本案之參考。 雖然本發明係已參照較佳實施例來加以描述，將為吾人 所瞭解的疋’本發明創作並未受限於其詳細描述内容。替 換方式及修改樣式係已於先前描述中所建議，並且其他替 換方式及修改樣式將為熟習此項技藝之人士所思及。特別 是，根據本發明之結構與方法，所有具有實質上相同於本 _ 發明之構件結合而達成與本發明實質上相同結果者皆不脫 離本發明^精神範疇。因此，所有此等替換方式及修改樣 式係意欲落在本發明於隨附申請專利範圍及其均等物所界 定的範驚之中。任何在前文中提及之專利申請案以及印刷 文本，均係列為本案之參考。 〃 【圖式簡單說明】 第1 .圖係本發明一雙穩態電阻隨機存取記憶陣 示 意圖。 第2圖係本發明之一積體電路的簡化方塊圖。 16 200814235 第3圖係本發明一雙穩態電阻隨機存取記憶體之一製 造步驟剖面圖，其繪示了 一限定區域的熔解點結構。 第4圖係根據本發明，繪示製造此雙穩態電阻隨機存取 記憶體製程的第一步驟剖面圖，其中係沈積多層於一共同 源極陣列結構之上。 第5圖係根據本發明，繪示此雙穩態電阻隨機存取記憶 體製程的第二步驟剖面圖，其中包括微影與蝕刻柱狀結構。 第6圖係根據本發明，繪示此雙穩態電阻隨機存取記憶 體製程的第三步驟剖面圖，其中係包括等向性蝕刻以形成 空洞。 ， • 第7圖係根據本發明，繪示此雙穩態電阻隨機存取記憶 體製程的第四步驟剖面圖，其中包括旋塗玻璃並迴銲以填 滿空洞。 第8圖係根據本發明，繪示此雙穩態電阻隨機存取記憶 體製程的第五步驟剖面圖，其中包括氮化矽浸沾。 第9圖係根據本發明，繪示此雙穩態電阻隨機存取記憶 體製程的第六步驟剖面圖，其中係蝕刻一可程式化電阻記 憶材料。 第10圖係根據本發明，繪示此雙穩態電阻隨機存取記 φ 憶體製程的第七步驟剖面圖，其中係沈積並回蝕刻一可程 式化電阻記憶材料。 第11圖係根據本發明，繪示此雙穩態電阻隨機存取記 憶體製程的第八步驟剖面圖，其中係沈積並圖案化一頂電 極。 【主要元件符號說明】 100 記憶陣列 123,124 字元線 128 共同源極線 17 200814235

132 底電極構件 134 頂電極構件 135J36 記憶細胞 137 頂電極構件 141,142 位元線 150〜153 存取電晶體 200 積體電路 255 記憶陣列 256 列解碼器 258 匯流排 262 字元線 263 行解碼器 264 位元線 267 資料匯流排 268 偏壓安排供應電壓 269 偏壓安排狀態器 271 資料輸入線 272 資料輸出線 274 其他電路 275 積體電路 300 限定炫解點結構 310 頂電極 320 底電極 330 鎢栓塞 340 上可程式化電阻記憶材料 350 下可程式化電阻記憶材料 360 核心構件 370 層間介電材料 380 電流 18 200814235

400 雙穩態電阻隨機存取記憶體 402 共同源極陣列結構 410 基板 412,414,416 η型終端 420,422 多晶破字元線 424,426,428 栓塞結構 430 層間介電 432,434,436,438 介電填充 440 導電層 441 導電區段 450 可程式化電阻記憶材料 451 可程式化電阻記憶材料區段 460 多晶矽層 461 多晶矽區段 470 氮化矽層. 471 氮化矽區段 472 第一電流 474 第二電流 510,520 柱狀結構 610,620 空洞 630 多晶矽構件 1010,1020 可程式化電阻記憶材料 1030 平滑表面 19

Claims (1)

1. 200814235 十、申請專利範圍 1· 一種用以製造一電阻隨機存取記憶體之方法， 提供一基板體，其具有一上表面； · 沈積一第一導電層於該基板體之上表面上； 形成一下可程式化電阻記憶材料層於該第一導電層之 形成阿迅评王增於孩卜q程式化電阻記憶材料展夕 以罐性層之選擇性係高於該下可程式化電阻“

   形成一氮化矽層於該高選擇性層之上； >、\由^^^—導€層、該下可程式化電阻記憶材料 Li=層以及該氣化矽層而形成-柱狀結構，4 柱狀m構係包括一導電區段、位於該導電區段上之—μ 段、位於該下可程式化電阻記憶： 二M,上之一间砥擇性區段、以及位於該高 之一氮化矽區段；以及 伴注又上 等向性地钱刻該高選擇性區段’以在 母一側減少大約相同的長度，進而生成一核奴之 係包括該高選擇性材料並具有-第-空洞師ί ϊ :性區段之左側以及一第二空洞於該高選擇性心j:: 其中該高選擇性層係選取一材料係佶 ^ 會損害一區段與該下可程式不 2. 如申請專利範圍第丨項所述之方法， ==銲於該第一與第二空洞;以及研磨該氮= 3. 如申請專利範圍第2項所述之方法，更包括 〜 弟一 20 200814235 ψ 化合物蝕刻該氮化矽區段以生成一第一中空空間；以及以 一第二蝕刻化合物從該核心構件蝕刻該高選擇性材料，以 生成一第二中空空間。 ’ 4·如申請專利範圍第3項所述之方法，更包括沈積一可 程式化電阻記憶材料於該核心構件中之該第二空洞空間 内；以及沈積一上可程式化電阻記憶材料於該第一中空空 間中，其中該可程式化電阻記憶材料係接觸至該下可程式 化電阻記憶材料與該上可程式化電阻記憶材料。 • 5·如申請專利範圍第4項所述之方法，更包括形成一第 二導電層於該上可程式化電阻記憶材料之上表面上。 6·如申請專利範圍第5項所述之方法，其中該第二導電 層係包括一金屬線。 7·如申請專利範圍第5項所述之方法，其中該第二導電 層係包括氮化鈦或I呂。 φ 8.如申請專利範圍第5項所述之方法，其中該第二導電 層係包括鈦與氮。 9·如申請專利範圍第5項所述之方法，其中該第二導電 層係包括钮與氮。 10.如申請專利範圍第1項所述之方法，其中該可程式 化電阻記憶材料層之厚度係介於約100埃（angstrom)至約 1000埃之間。 21 200814235 上1·如中請專利範圍第1項所述之方法，其中該高念擇 性層之厚度係介於約100埃至約1〇〇〇埃之間。 12·如申請專利範圍第1項所述之方法，其中該氮牝矽 層之厚度係介於約2〇〇埃至約1〇〇0埃之間。 性二範圍第⑽述之方法’ 其中該高 瘗# 性二:::專利範圍第1項所述之方法’ 其中該高 遽择 土 15·如申請專利範圍第1項所述之方法， 其中該核 心構 件之長度係為約80奈米或以下。 Μ·如申請專利範圍第1項所述之方法， 其中該核 心播 件之長度係為約4〇奈米或以下。 ^7·、如申請專利範圍第1項所述之方法，其中該上與下 _ 可程式化電阻記憶構件係包括同一種可程式化電阻記憶材 18·、如申請專利範圍第17項所述之方法，其中該上與下 可程式化電阻記憶構件係包括GeSbTe。 如申請專利範圍第17項所述之方法，其中該上與下 I私式化電阻記憶憶構件係包括下列群組中之二者以上材 料所形成之組合物：鍺(Ge)、銻（Sb)、碲(Te)、硒（Se)、銦 (In)、鈦（1^)、鎵（〇3)、鉍即）、錫（8!1)、銅（(：11)、鈀（？(!）、 22 200814235 錯⑽、銀(Ag)、蝴、以及金㈣。 21·如申請專利範 可程式化⑽記㈣料拙合物切上與下 :式式化電 23·如申請專利範圍 =?e阻記憶記憶構件係包=方法’其中該上 阻記憶記情槿杜焱:吓现之方法，其中嗲 件係包括該料， 料。（巨磁阻材料、雙元素化合物、 24·如申睛專利範園第1 ί包3:可程式化電阻記憶材料处，其中該核心構 该二固態相可藉由-電流而可逆地有至少二固態相， 25·如申請專利範圍4 己憶構件係將從該口 ：，其中該上與τ 產生之熱里發散。 構件之一加熱區域所 26.如申請專利範園第 乃去，其中該核心構 23 200814235 離 件包括一可程式化電阻記憶材料其具有二固態相，該二固 態相可藉由一電流而可逆地誘發。 27. —種記憶元件，包括： 第一與第二電極，該二電極係垂直地分離並具有相對之 接觸表面； 一上可程式化電阻記憶構件，其具有一接觸表面電接觸 至該第一^電極， 一下可程式化電阻記憶構件，其具有一接觸表面電接觸 至該第二電極，該下可程式化電阻記憶構件之各侧邊係對 _ 準至該第一電極之各侧邊；以及 一核心構件，其係置於該上可程式化電阻記憶構件與該 下可程式化電阻記憶構件之間，該核心構件於其左侧與右 侧分別具有一第一空洞與一第二空洞，該第一空洞之寬度 係大約.等於該第二空洞之寬度，使得該核心構件係自我對 準接近一熔解點之中心，該熔解點係為一電流流經該上可 程式化電阻記憶構件、該核心構件、以及該下可程式化電 阻記憶構件處。 φ 28.如申請專利範圍第27項所述之元件，更包括一栓塞 結構於該第一電極之下。 24