TW200803484A - Stack-type semiconductor device with integrated sensors - Google Patents

Description

200803484 九、發明說明： 【發明所屬之技術領域】

裝 重置電晶體、及放大電晶體之感測器電路 測器電路而能以簡早構成使所有像素能 shutter)之位址指定型影像感測器。 本發明，係有關一種裝載有積體感測器之積層型半導 置’更詳細而言係有關包含光電轉換元件、傳送間極、 ’以及使用該感 同時曝光（global 【先前技術】

高級單眼數位相機乃至行動電話，已在使用之I其被重 ，的原因在於，與CCD影像感測器相較，cm〇s影像感測 态有如下優點：只需要一個電源而能節省消耗電力、能以 以往’就固態攝影裝置而言，使用CCD(Charge_cQupied Device :電荷耦合元件）來傳送配置成陣列狀之所有像素的 訊號電荷之CCD影像感測器（電荷傳送型影像感測器），乃 是常被利。然而，近年來，#由水平方向及垂直方向的掃 描而從配置成陣列狀之所有像素中選擇各像素之cm〇s影 像感測ΙΙ(Χ·Υ位址指定型影像感測器）’已漸漸增加，從 標準的 CMOS(Complementary Metal-Oxide-Semiconductor ： ^補式金屬氧化物半導體）製帛來製&、以及易於實現系統 晶片（system on chip)。 …、、而，在習知的一般CM〇S(位址指定型）影像感測器 中’存在著下述二個問題。 第1問題點在於’無法使所有像素之訊號電荷同時貯 存（換言之，同時曝光化）。 5 200803484 、/在CCD影像感測器中，對所有像素係在同一時 刻開始λ破電何的貯存，所貯存的訊號電荷，係從各像素 一起被讀取然後傳送’因此’所有像素的訊號電荷之貯存 期間（此係相等於曝光期間）相同。相對於此，在習知的 CMOS影像感測器中，係針對像素陣列的各列或各個像素 開2號電荷的貯存，貯存於各像素之訊號電荷，藉由位 ^疋而從各像素中依時序被依序讀取，在各像素的訊號 電:之貯存期間有時間誤差(時點之誤差)。因此，無法如 LCD影像感測器般同车 力又U時財存汛唬電荷。以下使用圖33盥 圖30來說明其理由。 /、 •圖33(a)，係CCD影像感測器的—般電路構成之概念 圖，圖33(b)，係該CCD影像感測器的訊號電荷之貯存期 ^的概心圖。圖3〇⑷，係習知的復⑽影像感測器的一 =路構成+之概念圖；目3〇(b)，係該cM〇s影像感測器 /遽電荷之貯存期間的概念圖。[參照米本和也著 CCD/CMOS影像感測器的基礎與應用」⑼出版社，谓3 年發行)之175頁及179頁] "像感測器’如目33⑷所示般，配置成陣列狀 之複數個像素，分別包含作為光電轉換元件之光電二極 體’在其等光電二極體中’分別貯存有數量與照射強度對 應之Λ就電何。貯存於各像素之訊號電荷，透過各像素用 而設置的傳送間極（未圖示），—起由沿著像素陣列的各行 而配置之垂直CCD所讀取。該垂直ccd的讀取，一般係 在垂直遮沒期間的最後-起進行。由各垂直ccd所讀取之 6 200803484 訊號電荷，藉由該垂直CCD的垂直傳送作用，被依序傳送 到沿像素陣列之列而配置之共通的水平CCD。如此，被傳 迗至水平CCD之訊號電荷，進一步藉由水平CCD而依序 在其輸出端被水平傳送，經由設置在該輸出端的 FD(Fl〇ating Diffusi〇n :浮置擴散）放大器的放大而成為訊 號輸出。

CCD影像感測器的訊號電荷之貯存期間，可輕易由圖 33(b)而理解，與構成！訊框汾_)之N條掃描線 別對應之像素，各有相同的貯存期間，換言之，貯存期間 係被設定於同一時點。只要考慮到貯存於各像素之訊號^ 荷係一起被垂直CCD所讀取之動作，應能明瞭此種現象。 相對於此，在習知的CM0S影像感測器中，如圖3〇(勾 所示般，配置成陣列狀之複數個像素，分別包含作為光電 轉換元件之光電二極體，以及用來放大該光電二極體所貯 存之訊號電荷之放大器。像素陣列中的各像素之選擇，係 由垂直掃描電路依序選擇列選擇線，並由水平掃描電路依 序選擇行訊號線（亦即依序指定m址）而進行。在圖 中，係以設置在各像素中的開關與設置在各行訊號線的開 關來表示其狀態。設置在各個行訊號線之CDS(CGrrelated

Double Sampling:相關性雙取樣）電路，係用來從流經各 打訊號線之訊號電荷中去除雜訊。經上述方式而從各像素 中被選出之訊號電荷，依序被送至共通的水平訊號線，經 過連接於該水平訊I㈣—端之輸出f路後成為訊號輸 出。 7 200803484 習知的CMOS影像感測器的訊號電荷之貯存期間，由 圖30(b)所示可以了解，與構成1個訊框之n條掃描線（i〜n) 分別對應之像素，其貯存期間，係隨著各掃描線的掃描時 點而依序產生時間差。其原因在於，CM〇s影像感測器中， 不像CCD影像感測器中存在有垂直暫存器（垂直ccD)，因 此，若是各像素的訊號電荷之重置時點有改變，將訊號電 荷傳送至對應的行訊號線之時點就有差別。 如此，在習知的CM0S影像感測器中，訊號電荷的貯 f期間隨掃描線別而有不同，而有無法進行訊號電荷的同 時貯存（換言之，同時曝光化）之難點，因此，若欲對高速 移動之待攝物體進行攝影，會有使所取得之影像發生失真 之問題點。例如，若欲對高速旋轉之扇葉進行攝影，會造 成圖34(b)般的失真影像。相對於此，若以能同時貯存訊 ^電荷（同時曝光化）之CCD影像感測器來攝影，在此情形 日守之影像’會如圖34(a)所示般，所得到的影像不會發生失 真（圖34，係根據上述rCCD/CM〇s影像感測器的基礎與 應用」中第180頁）。 驾去的CMOS w像感》則器所具有的第2個問題點在 於，相較於像素面積實效的受光區域較窄，換言之，存在 有像素的開口率⑽factor)低之問題點。以下參照圖31及 圖32來說明其原因。® 31 ’係習知的CMOS影像感測器 的概略電路圖’圖32係表示概略裝置構造之要部截面圖。 圖3 1所不之電路構成，係具有4電晶體型之像素之 CM〇S影像感測器，在1個像素中除了光電二極體之外， 8 200803484 尚包含4個電晶體（傳送閘極、重置電晶體、放大電晶體、 及選擇閘極用之4個MOS電晶體）。其等之電晶體’如圖 32的裝置構造所示般，係形成、配置於p型矽（s〇基板上。 再者，Vcc係電源電壓，Vrst係重置電壓。 以圖31的第i列第j行之像素（i，j}(其中卜』為正整 數）來說明，傳送閘極，係透過第i列的讀取控制線而施加 電壓脈衝pTi ^吏&為導通狀態，纟將貯存於光電二極體之 訊號電荷’在既定時點傳送至將傳送閘極、重置電晶體及 放大電晶體彼此連接之節點。重置電晶體，透過第丨列的 重置線而施加電壓脈衝―使成為導通狀態，並透過已成 為導通狀態之傳送閑極，在既定時點重置貯存在光電二極 體之訊號電荷(將既定之重置電I u加於光電二極 體）。與該節點連接之放大電晶體，係構成為源極隨輕器 (so肌e脇。體），具有將送至該節點之訊號電荷予以放大 之作用。選擇閘極，係透過第· ^弟1列之列選擇線（未圖示）來 施加電壓脈衝使成、為道s SEU成為V通狀態，並在既定時點將放 大後之訊號電荷傳送至相對岸的 丁應的弟J行之行訊號線。再者， 與4郎點連接之CSN，表示該節# Z即黑占所產生的寄生電容。 CMOS影像感測器之像紊 ^ 像素的電路構成，亦有3個電晶 體型。在3個電晶體型中 個像素理除了光電二極體之 外，尚包含3個電晶體（番娶+ „ 電日日體、放大電晶體、選擇閘 極用之MOS電晶體）。亦即， ,, 八係攸4個電晶體型的構成 中省略傳送閘極而構成者。 圖31的電路構成，可呈每 '、具現圖3 2所示之構造。亦 200803484 即在P型石夕（si)基板的表面區域，於藉由元件分離絕緣膜 區分成複數個元件區域内，分別形成光電二極體、傳送間 極、重置電晶體、放大電晶體、及選擇閉極而構成4個娜 電晶體。 在習知的CMOS影像感測器之裝置構造中，由圖 的要部截面圖可以明瞭，無論是4電晶體型或3電晶體型， 4個或3個MOS電晶體皆佔有像素面積的大半部分，在像 素面積中的光電二極體（之開口部）所佔有的面積比例（亦即 「開口率」）相當的小。習知的CM〇s影像感測器之開口 率，一般係低到3〇%左右。因此，會有感度低下的問題， 若欲解除該感度低下問題’則必_大像素面積（像素的尺 寸），但這又與微細化的需求相違背，而非理想作法。 在專利文獻ι(日本特開·4_266957號公報）中揭示之 ⑽0S影像感測器，係供解決第1問題之CMOS感測器的 二之^能達成所有像素之同時曝光化。冑cm〇S影像感 光:特徵在於，於像素内具備：受光元件；用以將該受 兀所產生之訊號電荷傳送至下一段之第i傳送機構； 時儲存該第1傳送機構的輸出之儲存部；用以進行 二Π:第該Π部的電荷初始化之初始化機構;連接 之雷m 傳达機構；以及將來自該第2傳送機構 \ :、、、電壓而於外部讀取之電荷檢測部；其對於所有

1冢常，係一起葬I 的讀取Y 第1傳送機構的動作來進行貯存電荷 爽m〜且對所有像素係一起藉由該初始化機構的動作 末進仃訊號電荷的初始化(參照申請專利範圍第1項)。此 200803484 α 發明的效果在於，「在CM0S影像感測器中，能使所有像 素同時進行初始化之電子曝光動作，1，像素電路亦能以 簡單之製程而單純化。又，可藉由在像素内放大來謀求低 雜音化」（參照段落0036)。 另方面，近年來，亦提案有一種積層複數個半導體 晶片而成為三維構造之半導體裝置。例如，在栗野氏等人 於1999年所發行的「1999 IEDM技術文摘 鲁digest)」中’提案有—種「具有三維構造之智慧型影像感 測器晶片」（參照非專利文獻1 )。 该影像感測器晶片具有4層構造，在第i半導體電路 層配置有處理器陣列與輸出電路；在第2半導體電路層配 置有資料閃鎖電路與屏蔽電路m μ體電路層配置 有放大器與類比/數位轉換器；在第4半導體電路層配置 有影像感測器陣列。在影像感測器陣列的最上面，係以包 含微透鏡陣列的石英玻璃層覆蓋，微透鏡陣列係形成於^ 馨石英玻璃層的表面。在影像感測器陣列中的各影像感測器 中，形成有作為半導體受光元件之光電二極體。在構成4 層構造的各半導體電路層之間，係使用黏著劑以形成機械 連接，並且以使用導電性插塞之埋設配線與接觸於其等埋 δ又配線之微凸塊電極，使彼此形成電氣連接。 又，李氏等人在2000年4月發行的「日本應用物理學 會誌」中，以「高度平行之影像處理晶片用之三維積層技 術的開發」為題，提案有一種影像處理晶片，其包含與栗 野氏等人提案之上述固態影像感測器相同之影像感測器（參 11 200803484 照非專利文獻2)。 李氏等人之影像處理晶片，與栗野氏等人在上述論文 所提案之固態影像感測器具有大致相同的構造。 在非專利文獻1及2所揭示之習知的影像感測器晶片 與影像處理晶片，均是將内設有所要的半導體電路之複數 個半導體晶圓（以下亦有僅稱為晶圓者）予以積層並使彼此 固著後，將所得到之晶圓積層體予以切斷（dicing)而分割成 Φ 複數個晶片群而製造。亦即，將内部形成有半導體電路之 半導體晶圓以晶圓級（wafer level)方式而予積層、一體化 後，使其成為二維積層構造，然後對其執行分割以取得影 像感測益晶片或影像處理晶片。 再者，在其等習知的影像感測器晶片與影像處理晶片 中’在該晶片的内部所積層之複數個半導體電路，分別構 成「半導體電路層」。 [非專利文獻1] 栗野氏等人，「具備三維構造之智 _ 慧型影像感測器晶片」’ 1999年IEDM技術文摘第 36.4.1 〜36·4·4(Η· Kurino et al·，"Intelligent Image Sensor Chip With Three Dimensional Structure，，， 1999 IEDM Technical Digest, pp. 36.4.1-36.4.4, 1999) [非專利文獻2] 李氏等人，「高度並聯影像處理晶 片用之三維積體技術的開發」「日本應用物理學會誌」第 39 卷 p.2473〜2477、第 1 部 4B、2004 年 4 月（K. Lee et al·， ’’Development of Three-Dimensional Integration Technology for Highly Parallel Image-Processing Chip’’，Jpn. J. Appl. 12 200803484 phys. Vol.39, pp.2474-2477, April 2000) [專利文獻1]日本特開2004-266597號公報（圖卜圖 2、圖 8、圖 12、圖 15) 【發明内容】 一、一〜m〜王）彭像感測器 ，存在有無法進行對所有像素訊號電荷同時貯存（換言 之，同時曝光化）、及像素的開口率低之二個問題。

在專利文獻1所揭示的習知之CM0S影像感測器中， :達成所有像素之同時曝光化。然、而，在各像素内:除了 文光π件之外，尚須設有：用來將該受光元件所產生之笊 =荷傳送至下—段之帛1傳送機構m時儲存該第 傳达機構的輸出之儲存部、用以進行該受光元件及該儲 存料電荷之初始化之初始化機構、以及連接於該儲存部 之弟2傳送機構，因此，其係於3電晶體型之CMOS影像 感測益追加儲存部而構成。因 此口茨LM〇s影像感測器中， 歹欠邊有像素之開口率低之問題。 =利文獻1及2所分別揭示之影像感測器晶片與 於像處理晶片中，僅揭示了 f牛¥體日日囡或半導體晶片予 以積層、固著藉以達成三維積層構造之内容 = CMOS(位址指定型 丨、S知的 提及。 所存在的上述二個問題並未 係考慮上述各點而提出者 Λα ^ ^ ^ 井y的在於，接 i、一種感測器電路及位址指 ^ ^ ^ &像感測器，對於所有像 常之桌唬電何能夠實質上同新 存（貝貝上同時曝光化）， 13 200803484 且，相較於習知的位址指定型影像感測器，能達成較高的 像素開口率。 本發明之另一目的在於，提供一種感測器電路及位址 指j型影像感測器，能避免發生習知的位址指定型影像感 /則為中所見之影像失真，可對高速移動之待攝物體進行攝 本赉明之另一目的在於，提供一種位址指定型影像感 測為，可使受光區域的總面積相對於攝影區域的總面積達 到高比例。 此處所未明示之本發明之其他目的，可由以下說明及 附圖而明瞭。 (1)本發明之第1觀點之感測器電路，具有配置成陣列 狀之複數個像素，且用於藉位址指定來選擇各該畫素之位 址指定型影像感測器，其特徵在於，具備： 複數個像素區塊，係將複數個該像素以既定數量並聯 於共，節點而構成；重置電晶體，連接於各該像素區塊之 共通節點，用卩重置該像素區塊内之複數個像素；以及 放大電晶體，連接於複數個該像素區塊的各共通節點， 用以放大由該像素區塊内的複數個像素所送出之訊號； 在該該像素區塊中，各像素包含：光電轉換元件，對 應照射光來產生訊號電荷；以及帛！閘極元件，設置在該 光電轉換元件與像素區塊的共通節點間之路秤。 ⑺本發明之第i觀點之感測器電路中，具有複數個像 素區塊，該複數個像素區塊，係將複數個像素以既定數量（例 200803484 ’ η為2以上之整數)並聯於共通節點而構成。在各 塊中，各像素分別包含：光電轉換元件，對應照 t 訊號電荷；以及帛1閑極元件，設置在該光電 轉換疋件與該像素區塊的共通節點間之路徑。X，在該像 ΓΓ各個共通節點’連接有重置電晶體及放大電晶 …此’在各該像素區塊’可共用該重置電晶體與放大 其係指在該像素的内部，並不設有重置電晶體與 放大琶晶體。 在該感測器電路中，係以如下方式來進行訊號電荷的 產生、貯存乃至訊號輸出的動作。 百先，使用在各該像素區塊所設置之重置電晶體，以 對於所有該像素整體進行重置（初始化）（整體重置），以於所 :該像素區塊將該共通節點設定成既定之重置電壓。此 時，於該光電轉換元件所設置之該第丨閘極元 通狀態。 Χ ^

接著，使該第1閘極元件成斷開狀,態，然後將光昭射 ，所有該像素（光電轉換元件），以對該等像素整體性的執 行汛號電荷的產生、貯存。 之後，在各該像素區塊中，使該第丨閘極元件依時序 成為導通狀態，藉此，將與該像素區塊中的該像素所貯存 之訊號電荷對應之訊號，依時序於對應之該共通節點讀 取。此動作，在複數個該區塊中係同時進行。此時，從‘ 像素區塊中的一個像素之訊號讀取開始算起，直到另一個 像素之sfl號被讀取為止，在這期間必須使用該重置電晶體 15 200803484 來重置該共通節點。其原因在於，若未重置該共通節點， 恐怕會受先行讀取之訊號的殘留所影響，而造成之後的气 號發生變動。 在各該像素區塊以上述方式讀取之訊號，藉由相對靡、 的該放大電晶體而依序或同時放大，然後由其輸出端輸 出。亦即，當該放大電晶體的輸出端係一個時，從該像素 區塊中之複數個像素中被依序送出的訊號，在以該放大電 _ 晶體放大之後，從該輸出端子成時序方式輸出。另一方面， 若是該放大電晶體的輸出端子的總數，與該像素區塊中該 像素的總數相等，則由該放大電晶體之複數個輸出端子以 並聯方式輸出。 現在貝務上隶快曝光速度（亦即最短的訊號電荷貯存期 間）係（1/8000)秒（=125// sec)，因此，只要以下述方式來設 疋η值對於所有忒像素之訊號電荷的貯存（曝光）就能實 質上同時進行，亦即藉該重置電晶體進行之該共通節點的 _ 重置動作達到必要次數[例如（η-1)次]時所需時間（總計重置 時間），與各該像素區塊中該像素的訊號電荷以相對應的該 放大電晶體放大時所需時間（總計放大時間）之和，必須遠 t於最短之訊號電荷貯存期間（=125//感測器）。換言之， 藉由使用該感測為電路，所有該像素的訊號電荷能實質上 同時貯存（實質上同時曝光化）。 〃又由於可藉由上述方式而使同時曝光化，不會發生 習知的位址指定型影像感測器之影像失真情形，能對高速 移動之待攝物體進行攝影。 16 200803484 再者’在本發明之第1觀點之感測器電路中，對於各 該像素區塊，係在該像素區塊的外側設置該重置電晶體與 放大電晶體，因此，該像素僅包含一個光電轉換元件與一 個第1閘極元件（通常為M0S電晶體）即可。因此，若使用 該感測器電路，相較於在像素中除光電轉換元件外尚包含 二或四個MOS電晶體之習知的位址指定型影像感測器， 可實現較高的像素開口率。 (3)本發明之第丨觀點之感測器電路的較佳例，係使該 放大電晶體具有單一之輸出端。此情形的優點在於，與該 放大電晶體的輸出端連接之下一段配線會趨於簡單。 在此例中較佳係進一步具備：與該放大電晶體的輸出 端連接之儲存用電容元件、以及用以控制該電容元件所儲 存訊號之輸出之輸出電晶體。此情形的優點在於，藉由使 用該輸出電曰曰體，儲存在該電容元件之訊號，能以異於該 第1閘極元件的開閉之時點輸出。 本發明之第1觀點之感測器電路之另一較佳例，係該 放大電晶體具有與該放大電晶體對應之該像素區塊中之像 素總數相等數量之輸出端，且在其等輸出端分別連接第2 閘極元件。在此情形，能使各該第2閘極元件，與對應之 該第1閘極元件成為同步開閉，藉此，來自該像素區塊中 之複數個像素之訊號，能藉由複數個該輸出端而並聯輸 出其結果，具有能迅速進行下一段之訊號處理之優點。 在此例中較佳係進一步具備：分別與該放大電晶體之 複數個輸出端連接之複數個儲存用電容元件、以及用以控 17 200803484 制其等電容元件所儲存訊號之輸出之複數個輸出電晶體。 此丨月形的優點在於，藉由使用複數個該輸出電晶體，儲存 在複數個該電容元件之訊號，能以異於該第丨閘極元件的 開閉之時點輸出。 本發明之第1觀點之感測器電路之另一較佳例，係在 使所有該像素整體產生、貯存訊號電荷之前，使用所有該 重置電晶體對所有該像素整體進行重置，在各該像素區 塊，與該像素所貯存之訊號電荷對應之訊號，係透過對應 之該共通節點依時序被讀取後，傳送至對應之該放大電晶 體。此情形的優點在於，易於實現實質上同時曝光化。 (4)本發明之第2觀點之感測器電路，具有配置成陣列 狀之複數個像素，且用於藉位址指定來選擇各該像素之位 址指定型影像感測器，其特徵在於，具備： 複數個像素區塊，係將複數個該像素以各既定數量並 聯於共通節點而構成；以及 放大電晶體，連接於複數個該像素區塊的各共通節點， 用以放大由該像素區塊内的複數個該像素所送出之訊號； 在各邊像素區塊十，各該像素包含：光電轉換元件， 對應照射光而產生訊號電荷；第丨閘極元件，設置在該光 電轉換元件與像素區塊的共通節點間之路徑；以及重置電 晶體’連#於該光電轉換元件肖帛丨μ極元件之連接點， 以執行該像素之重置。 ⑺本發明之第2觀點之感測器電路，具有複數個像素 區塊’該複數個像素區塊’係將複數個像素以既錢量（例 18 200803484 =η個，η為2以上的整數）並聯於共通節點而構成。各該 等像素區塊中的各像素，除了包含對應照射光來產生訊號 電荷之光電轉換元妹、— 疋件及汉置在該光電轉換元件與像素區 ，之共通節點間之路徑之第丨閘極元件外，尚包含重置電 晶體，其係連接於該光電轉換元件與㈣1閘極元件之連 接點’用以將該像素重置。χ，在各該像素區塊的共通節 、連接有放大電晶體。因此，在各該像素區塊，該放大 包Β曰體可共用。其係指在該像素的内部並未設有放大電晶 本土月之第2觀點之感測器電路中，有關重置 電晶體的構成，與本發明之帛1觀點之感測器電路不同。 :ρ π在本υ之帛i觀點之感測器電路中，該重置電晶 體係設置在各該像素區塊（亦 你主 Ρ邊重置電晶體係設置在各 ^ 丨）_於此，本發明之第2觀點之感測器 :=杳該重置電晶體，係對於各該像素區塊所屬之複數 =像素逐:設置（亦即，該重置電晶體係設置於各該像 素）。因此，係以如下方式爽隹 万式來進仃從訊號電荷的產生、貯存 乃至訊號輸出之動作。 首先，使用於各該像辛所μ 太#“ I所°又置之該重置電晶體，對所 有该像素區塊整體進行重w f (始化）(整體重置），以對於所 有该像素區塊將共通節點設 认—τ 又风既疋之重置電壓。此時， 於该光電轉換元件所設置之兮 態。 〜弟1閘極元件全部成導通狀 其次’將該第1閘極元 件維持在斷開狀 態下 由於該 19 200803484 第1閘極元件成為斷開狀態，將光照射在所有該像素（光電 轉換元件），可使其等像素整體產生、貯存訊號電荷。

之後，在各該像素區塊中，使該第丨閘極元件依時序 而依序成導通狀態，藉此，與該像素區塊中的像素所貯存 之Λ唬電荷對應之訊號，依時序而依序於對應之該共通節 點讀取。此動作，在複數個該區塊中係同時進行。此時， 從該像素區塊中的一個像素讀取訊號開始算起，直到從另 —個像素讀取訊號為止’這段期間需使該第丨閘極元件暫 時成導通狀態，以使用該重置電晶體來重置該共通節點。 其原因在於’若未重置該共通節點，恐怕先行讀出之訊號 的殘留影響會造成其後訊號的變動。 在各該像素區塊中，經上述方式而讀取的訊號，係藉 由相對應㈣放大電晶體而予以依序或同時放大，缺後從 其輸出端輸出。亦_，當該放大電晶體有一個輸出端時， ^亥歸區塊巾的複數個像純序送出之㈣，係在該放 電日曰^，大後’由其輸出端子依時序而依序輸出。另一 H德t是該放大電晶體的輸出端子總數，與該像素區塊 子以並數相等，則是由該放大電晶體的複數個輸出端 =式輪出。此點與本發明…觀點之感測器電 ，在實務上最快曝光速度(亦即最短之 因此，只要以下述方法來設 質上使所有該像素的訊號電荷之貯存（曝光）係實 、守進行，亦即以該重置電晶體來重置該共通節點達 20 200803484 2要次數[例如㈣次]時所需時間（總重置， :素區塊的各者中該像素的訊號電荷被相對應的放大電： 體放大時所需時間(總放大時間)之和，必須遠小於最短：

荷貯存期間（=12w換言之，藉由使用該感測 益電路，對所有該像素的訊號電荷能實f上同時 J 上同時曝光化）。 貝 不會發生習知 可對高速移動

又，由於能以上述方式而同時曝光化， 的位址指定型影像感測器之影像失真情形， 的待攝物體進行攝影。 再者，在本發明之第2觀點之感測器電路中，對於各 該像素區塊，係將該放大電晶體設置在該像素區塊的外 側二因此，在該像素中，只需包含一個光電轉換元件、一 個弟1閘極元件(通常為Mos電晶體)、與一個重置電晶體 (通4為MOS電晶體）。因此，藉由使用該感測器電路，相 車:於在像素中除光電轉換元件外尚包含三或四㈣购§電 體之t知的位址&定型影像感測器，可實現較高的像素 開口率。 (6)本發明之第2觀點之感測器電路之較佳例，係使該 放大電曰曰體具有單一之輪出#。此情形的優點在於，與該 放大電日日體的輸出端連接之下—段的配線會趨於簡單。 在此例之較佳作法，係進一步具備：與該放大電晶體 的輸出端連接之儲存用電容元件、以及用以控制該電容元 :所儲存说之輸出之輪出電晶體。此情形的優點在於， 藉由使用4輸出電晶體’儲存在該電容元件之訊號，能以 21 200803484 異於該第1閘極元件的開閉之時點輸出。 本發明之第2觀點之感測器電路之另一較佳例，係該 放大電晶體具有與該放大電晶體對應之像素區塊中之像素 總數相等數量之輪出端，且在該等輸出端分別連接第2閘 極元件。在此情形，各該帛2閘極元件能與對應之該第！ 間極兀件同步開閉’藉此，纟自該像素區塊中之複數個像 素之訊號，可藉由複數個該輸出端而以並聯方式輸出。其 結果’具有能迅速進行下—段之訊號處理之優點。 此例中#乂‘係進一步具備：分別與該放大電晶體之複 數個輸出端連接之複數個儲存用電容元件、以及用以控制 "等電谷元件所儲存訊號之輸出之複數個輸出電晶體。此 情形的優點在於，藉由使用複數個該輸出電晶體，複數個 該電容元件所儲存之訊號，能以異於該第1閘極元件的開 閉之時點輸出。 本發明之第2觀點之感測器電路之另一較佳例，係在 肇使所有該像素整體產生、貯存訊號電荷之前，使用所有該 重置電晶體對所有該像素整體進行重置，在各該像素區 塊，與該像素所貯存之訊號電荷對應之訊號，係透過對應 之該共通節點依時序被讀取後，傳送至相對應的該放大電 晶體。此情形之優點在於，易於實現實質上同時曝光化。 (7)本發明之第3觀點之位址指定型影像感測器，具有 配置成陣列狀之複數個像素，且藉位址指定而進行ς 素的選擇，其特徵在於，具備： Μ象 複數個像素區塊，係將複數個該像素以既定數量並聯 22 200803484 於共通節點； 重置電晶體，連接於各該像素區塊的共通節點，用以 重置該像素區塊内之複數個該像素；以及 放大電晶體，連接於複數個該像素區塊的各共通節點，

用以放大由該像素區塊内的複數個該像素所送出之訊號； 在各該像素區塊中’各像素包含：光電轉換元件，對 應照射光來產生訊號電荷；以及第1閘極元件，設置在該 光電轉換元件與像素區塊的共通節點間之路徑； 至少將该光電轉換元件形成於構成該三維積層構造之 第1半導體電路層中，而將該第1閘極元件、該重置電晶 體及》亥放大電明體，形成於構成該三維積層構造之第2 或弟3以後之半導體電路層中。 (8)本發明之第3 _點夕> ^ t 蜆J之位址指定型影像感測器係相當 於，使用上述本發明之帛1觀點之感測器電路，至少將複 數個該光電轉換元件形成於構成該三維制構造 導體電路層中，而將該箆 卞 弟閘極元件、該重置電晶體、及 忒放大電晶體，形成於 之後之半導體電路層中維積層構造之帛2或第3 因此’基於與本發 同之理由，對所有像點之錢11電路所述者相 上同時曝光化)，且，相私就電何可實質上同時貯存(實質 可達到較高的像素開：：習知的位址指定型影像感測器， 型影像感測器中之爹^又不會發生習知的位址指定 體進行攝影。 失真凊形’可對兩速移動之待攝物 23 200803484 再者，由於具有較習知的位址指定型影像感測器為高 之像素開口率，因此，可提高受光區域的總面積相對於攝 影區域的總面積之比例。

(9)本發明之第3觀點之位址指定型影像感測器的較佳 例，係除了複數個該光電轉換元件外，亦將複數個該第！ 閘極元件形成於第丨半導體電路層中，而將複數個該放大 電晶體與複數個該重置電晶體形成於第2或第3以後之半 導體電路層中。在此情形，於該第〗半導體電路層之中， 雖然除複數個該光電轉換元件外亦存有複數個該第丨閘極 70件，然而，在各像素中，除該光電轉換元件外，只需包 含構成該第1閘極元件的一個電晶體，因此，相較於在各 像素中除光電轉換元件尚包含4個電晶體或3個電晶體之 習知的位址指定型影像感測器，可提高像素開口率。 本發明之第3觀點之位址指定型影像感測器之另一較 佳例，係除了複數個該光電轉換元件外，亦將複數個該第 1閘極元件及複數個重置電晶體形成於第丨半導體電路層 中，而將複數個該放大電晶體形成於第2或第3以後之^ 導體電路層中。在此情形’於該帛！半導體電路層中，雖 然除複數個該光電轉換元件外，尚包含複數個該第1間極 元件與複數個重置電晶體’然而，在各像素中，除該光電 轉換元件外只包含構成該第1閘極元件之一個電晶體，又， 數的（1/n)即可。因此， 個電晶體或3個電晶體 可提高各像素的像素開 該重置電晶體的總數只要有像素總 相較於除光電轉換元件外尚包含4 之習知的位址指定型影像感測器， 24 200803484 口率ο 本發明之第3觀點之位址指定型影像感測器之另一較 佳例’係該放大電晶體具有與該放大電晶體對應之該像素 區塊中之像素總數相等數量之輸出端，且在該等輸出端分 別連接第2閘極元件（選擇電晶體）。又，除了複數個該光 電轉換元件外，亦將複數個該第丨閘極元件、複數個該重 置電晶體、及複數個該放大電晶體形成於該第丨半導體電

路層中，而將複數個該第2閘極元件（選擇電晶體）形成於 第2或第3以後之半導體電路層中。在此情形，在該第工 半導體電路層中，雖然除複數個該光電轉換元件外尚存在 著複數個該第1閘極元件、複數個該重置電晶體、及複數 個該放大電晶體，然而，在各像素中除該光電轉換元件外， 只包含構成該第1閘極元件的一個電晶體，且，該重置電 晶體與放大電晶體的總數’皆只f要像素總數的⑽）即 可。因此，相較於除光電轉換元件外尚包含4個電晶體或 3個電晶體之習知的位址指$型影像感測器，可提高各像 素的像素開口率。 不發明之弟3觀點之位址指定型影像感測器之另一較 佳例，係僅有複數個該光電轉換元件形成於第〗半導體電 路層中，複數個該f i閘極元件、複數個該重置電晶體、 及複數個該放大電晶體，係形成於該第2或第3以後之半 導體電路層中。在此情形，在該第1 ^ A千導體電路層中，僅 形成有複數個該光電轉換元件，各 界Ιτ完全不含電晶 體。因此，相較於除光電轉換元件外片 问包含4個電晶體或 25 200803484 3個電晶體之習知的位址指定型影像感測器，可提高各像 素的像素開口率。特別是，像素開口率有最大程度之提高。 本發明之第3觀點之位址指定型影像感測器之較佳 例’係使各該放大電晶體分別具有單一之輸出端。此情形 的優點在於’與該放大電晶體的輸出端連接之下一段的配 線會趨於簡單。 在此例較佳係，在該第2或第3以後之半導體電路層 中進一步具備：與該放大電晶體的輸出端連接之儲存用電 容元件、以及用以控制該電容元件所儲存訊號之輸出之輸 出電晶體。此情形的優點在於，藉由使用該輸出電晶體， 儲存在該電容元件之訊號，能以異於該第丨閘極元件的開 閉之時點輸出。 本發明之第3觀點之位址指定型影像感測器之另一較 佳例，係各該放大電晶體具有與該放大電晶體對應之該像 素區塊中之像素總數相等數量之輸出端，且在該等輸出端 藝分別與第2閘極元件連接。在此情形，各該第2閘極元件 能與對應之該第1閘極元件同步開閉，藉此，來自該像素 區塊中之複數個像素之訊號，可藉由複數個該輸出端而以 二p方式輸出。其結果，具有能迅速進行下一段之訊號處 理之優點。

2或第3以後之半導體電路層 分別與該放大電晶體之複數個輸出端連接 電容元件、以及用以控制其等電容元件所 之複數個輸出電晶體。此情形的優點在 26 200803484 儲\ *用複數個该輪出電晶體，複數個該電容元件所 子之心虎，能以異於該第1閘極元件的開閉之時點輸出。 本&月之第3觀點之位址指定型影像感測器之另-較 係在使所有該像素整體產生、貯存訊號電荷之前， +用所有該重置電晶體對所有該像素整體進行重置，在各 =像素區塊中’與該像素所貯存之訊號電荷相對應之訊 〜’係透過對應之該共通節點依時序被讀取後，傳送至相 _ …的該放大電晶體。此情形之優點在於，易於實現實質 上同時曝光化。 、、 ⑽本發明之第4觀點之位址指定型影像感測器，且 有配置成陣列狀之複數個像素，且藉位址指定而進行各該 像素的選擇，其特徵在於，具備： 稷數個j象素區&，係將複數個該像素以既定數量並聯 於共通節點而構成；以及 放大電晶體，連接於複數個該像素區塊的各共通節點， 鲁用以放大由該像素區塊内的複數個該像素所送出之訊號； 在各该像素區塊中，各該像素包含：光電轉換元件， 對應照射光來產生訊號電荷；第1閘極元件，設置在該光 電轉換元件與像素區塊的共通節點間之路徑；以及重置電 晶體，連接於該光電轉換元件與第丨閘極元件之連接點， 以執行該像素之重置； 至少將该光電轉換元件形成於構成該三維積層構造之 第i半導體電路層中，而將該第i閘極元件、該重置電晶 體、及該放大電晶體，形成於構成該三維積層構造之第2 27 200803484 或第3以後之半導體電路層中。 (11) 本發明之第 當於，使用上述本發之觀第點:位址指定型影像 複數個該光電轉換元:牛=、2觀點之感測器電路，至少將 半導體電路層中，而將將， 預曰構、之弟i 及該放大電晶體1成於:弟1間極元件、該重置電晶體、 3之後之半導體電路層中。 ^ 2戍弟 同之於與本發明第1觀點之感測器電路所述者相 〇 ，、所有像素之訊號電荷可實質上同時貯存（實質 上同時曝光化)’且相較於習知的位址指定型影"貝 二達到較高的像素開口率。χ，不會發生習知的位址指 型影像感測器中之旦以务生古& ^ 疋 〜像失真情形，可對高速移動之待攝物 體進行攝影。 了僻物 再者，由於具有較習知的位址指定型影像感測器為高 之像素開口率’因* ’可提高受光區域的總面積相對於攝 影區域的總面積之比例。 、 (12) 本發明之第4觀點之位址指定型影像感測器之較 :例:係與上述本發明之第3觀點之位址指定型影像感測 器所述者相同。兩者僅有的相異點在於，在本發明之第3 觀點之位址指定型影像感測器中，重置電晶體係設於各該 區鬼（亦即，重置電晶體係設置在各區塊的外部），相對於 此，在本發明之第4觀點之位址指定型影像感测器中，重 置電晶體係設於各該區塊中所屬之複數個光電轉換元件。 亦即，本發明之第4觀點之位址指定型影像感测器的 28 200803484 較佳例，係除了複數個該光電轉換元件外，亦將複數個該 第1閘極元件形成於第丨半導體電路層中，而將複數個該 放大電晶體與複數個重置電晶體形成於第2或第3以後之 半導體電路層中。在此情形，於該第1半導體電路層之中， 雖然除複數個該光電轉換元件外亦存有複數個該第丨閘極 兀件，然而，在各像素中，除該光電轉換元件外，只需包 含構成該第1閘極元件的一個電晶體，因此，相較於在各 φ 像素中除光電轉換元件尚包含4個電晶體或3個電晶體之 習知的位址指定型影像感測器，可提高像素開口率。 本發明之第4觀點之位址指定型影像感測器之另一較 佳例，係除了複數個讀光電轉換元件外，亦將複數個該第 1閘極兀件及複數個重置電晶體形成於第i半導體電路層 中，而將複數個該放大電晶體形成於第2或第3以後之^ 導體電路層中。在此情形，於該帛Μ導體電路層中，雖 然除了複數個該光電轉換元件外，尚包含複數個該第丨閘 • 極元件與複數個重置電晶體，然而，在各像素中，除了該 光電轉換70件外，只包含構成該第丨閘極元件之電晶體與 该重置電晶體兩個，因此，相較於除了光電轉換元件外尚 包含4個電晶體或3個電晶體之習知的位址指定型影像感 測裔’可提高各像素的像素開口率。 本發明之第4觀點之位址指定型影像感測器之另一較 佳例，係該放大電晶體具有與該放大電晶體對應之該像素 區塊中之像素總數相等數量之輸出端，且在該等輸出端分 別連接第2閘極元件（選擇電晶體）。χ，除了複數個該光 29 200803484 私轉換元件外，亦將複數個該第1閘極元件、複數個該重 置屯晶體、及複數個該放大電晶體形成於該第1半導體電 路層中，而將複數個該第2閘極元件（選擇電晶體）形成於 第2或第3以後之半導體電路層中。在此情形，在該第1 半¥體包路層中，雖然除了複數個該光電轉換元件外，亦 存在著複數個該第〗閘極元件、複數個該重置電晶體、及 複數個忒放大電晶體，然而，在各像素中除呵該光電轉換 鲁 元件外/、包含構成該第1閘極元件的電晶體與該重置電 晶體兩個，且該放大電晶體的總數只需要像素總數的（l/n) 口此相較於除光電轉換元件外尚包含4個電晶體 或3個電晶體之習知的位址指定型影像感測器，可提高各 像素的像素開口率。 導體電路層中。在此愔形，在該篦1」 形成有複| 電晶體。H 晶體或3 而各像素白 之提高。 本發明之第4觀點之位址指定型影像感測器之另一較 佳例，係僅將複數個該光電轉換元件形成於第丨半導體電 路層中，複數個該第1閘極元件、複數個該重置電晶體、 • 及複數個該放大電晶體，係形成於該第2或第3以後之丰 1半導體電路層中

30 200803484 的優點在於’與該放大電晶體的輸出端連接之下一段的配 線會趨於簡單。 在此例中較佳係，在該第2或第3以後之半導體電路 層中進一步具備：與該放大電晶體的輸出端連接之儲存用 電容元件、以及用以控制該電容元件所儲存訊號之輸出之 輸出電晶體。此情形的優點在於，藉由使用該輸出電晶體， 儲存在該電容元件之訊號，能以異於該第丨閘極元件的開 閉之時點輸出。 本發明之第4觀點之位址指定型影像感測器之另一較 么例，係使各該放大電晶體具有與該放大電晶體對應之該 像素區塊中之像素總數相等數量之輸出端，且在該等輸出 端分別與第2閘極元件連接。在此情形，各該第2閘極元 件能與對應之該第丨閘極元件同步開閉，藉此，來自該像 素區塊中之複數個像素之訊號，可藉由複數個該輸出端而 以並聯方式輸出。其結果，具有能迅速進行下一段之訊號 處理之優點。 ° 此例中較佳係’在該第2或第3以後之半導體電路層 中進-步具備別與該放大電晶體之複數個冑出端連接 之複數個儲存用電容元件、以及用以控制其等電容元件所 儲存訊號之輸出之複數個輸出電晶體。此情形的優點在 於，藉由使用複數個該輸出電晶體，複數個該電容元件所 儲存之訊號，能以異於該第i閘極㈣的開閉之時點輸出。 本心月之第4觀點之位址指定型影像感測器之另—較 佳例’係在使所㈣像素整體產生、貯存訊號電荷之前， 31 200803484 使用所有该重置電晶體對所有該像素整體進行重置，在各 口亥像素區塊’與该像素所貯存之訊號電荷相對應之訊號， 係透過對應之該共通節點依時序被讀取後，傳送至相對應 的-亥放大電曰曰體。此情形之優點在於，胃於實^ t胃i ^ 時曝光化。 (13)在本發明之第1及第2觀點之感測器電路、與本 I明第3及第4觀點之位址指定型影像感測器中，「光電 _ 軺換元件」係礼，能對應照射光而產生電荷之元件。作為 「光電轉換元件」，雖較佳係本身為半導體元件之光電二 極體，然而，只要元件具有可對應照射光來產生電荷之功 旎即可，本發明並不侷限於此，可使用任意型式。 「第1間極兀件」係指具有閘極功能之元件，可供開 閉複數個該光電轉換元件與對應於此之共通節點之連結路 徑。較佳係可使用MOS電晶體，但本發明並不侷限於此。 「重置電晶體」，只要電晶體中具有之功能可供重置 φ 该區塊所屬之複數個像素（該光電轉換元件）所產生之訊號 電荷即可，可使用任意之電晶體。M〇s電晶體即相當適合 作為「重置電晶體」來使用，但本發明並不侷限於此。 「放大電晶體」’只要電晶體中具有之功能，可將該 像素區塊所屬之複數個像素（該光電轉換元件）所產生之訊 號電荷的對應5fL號，依時序放大進而產生輸出訊號即可， 能使用任意之電晶體。MOS電晶體即相當適合作為「放大 電晶體」來使用，但本發明並不侷限於此。 「第1半導體電路層」及「第2或第3以後之半導體 32 200803484 電路層 為層狀之半導體電路 ’分別表示半導體電路之層，換言之，係指形成 般而言，其包含「半導體基板 姐霉不反J ^ 舁形成於該半導體基板的内部或表面之「元件」及「配線」， 但並不揭限於此。「半導體基板」的材質並無偈限，、、只」要 可供形成所要的半導體元件或電路即可，可為石夕材料、亦 可為化合物半導體、其他半導體亦佳。「半導體基板」的 構造並無侷限，可為半導體製之單基板，亦可為所謂的 φ S〇I(silicon On lnsuiat0r :絕緣體上有矽）基板。 +「第1半導體電路層」及「第2或第3以後之半導體 $路層」’可視需要（例如’僅憑靠^半導體電路層與第 2或第3以後之半導體電路層並無法取得所要之剛性時）， 固定在所㈣性足以讀其等之任意的「支撐基板」。’「支 撐基板」的材質並無侷限。亦即，可為半導體、亦可為玻 璃、其他材質亦可。亦可為内部形成有電路之半導體基板， 亦即是所謂的LSI晶圓或LSI晶片。 土 _ 「―「埋設配線」係指’埋設在「第丨半導體電路層」或 〃第2或第3以後之半導體電路層」内部之積層方向之電 氣連接用的配線或導體。一般而言，「埋設配線」係由覆 蓋在形成於半導體基板之「溝渠」或「透孔」之内壁面全 體之「絕緣膜」、及充填至(埋設於)該絕緣膜的内側空間 之「導電性材料」構成。然而，其構成並不侷限於此。 此處之，冓渠」或「透孔」，只要具有所要深度、可 供收置作為埋設配線之導電性材料即可，構成方式並無偈 限。「溝渠」或「透孔」的深度、開口形狀、開口尺寸、 33 200803484 截面形狀等，可視需要而妥為設定。「溝渠」或「透孔」 之形成方法，只要可從半導體基板的表面側經選擇性去除 而形成者即可，可使用任意方法。例如，使用遮罩之異向 性蝕刻法，即相當適用。 覆蓋在「溝渠」或「透孔」的内壁面之「絕緣膜」， 只要其能與半導體基板及充填至「溝渠」或「透孔」内部 之「導電性材料」具有電氣絕緣者即可，可使用任意之絕 _ 緣膜。例如，二氧化矽（SiOJ、氮化矽（SiNx)等即相當適用。 「絕緣膜」的形成方法並無侷限。 充填至「溝渠」或「透孔」内部之「導電性材料」， 要此作為埋没配線（例如導電性插塞）來使用即可，可使 用任意的材料。例如，聚矽等半導體、鎢（w)、銅（Cu)、鋁 (A1)等金屬即相當適用。「導電性材料」的充填方法，只 要可彳之半導體基板的一面將「導電性材料」充填至「溝渠」 或「透孔」内部即可，可使用任意方法。 • 依本發明之感測器電路，可獲得下述效果：（a)對於所 有像素之訊號電荷能實質上同時貯存（實質上同時曝光 化）’且相較於習知的位址指定型影像感測器具有較高的像 素開口率，（b)不會發生習知的位址指定型影像感測器中 之影像失真情形，可對高速移動之待攝物體進行攝影。 依本發明之位址指定型影像感測器，可獲得下述效果： (a)對於所有像素之訊號電荷能實質上同時 時曝朵各、 丁、貝貝上同 ^ 匕），且相較於習知的位址指定型影像感测器具有較 高的像素開口率；（b)不會發生習知的位址指定型影像^ 34 200803484 測器中之影像失真情形 影；(C)受光區域的總面 高0 ，可對高速移動之待攝物體進行攝 積相對於攝影區域的總面積之比例 【實施方式】 以下茶照附®，以詳述本發明之較佳實施形態。 (弟1實施形態） 圖2所示，係本發明之第i實施形態之感測器電路^ 馨❾!4包路構成圖。圖！之功能方塊圖’係表示使用該感 測杰電路1之位址指定型影像感測器（以下亦稱為…⑽ 影像感測器）之全體構成。該感測器電路i，與本發明第1 觀點之感測器電路相對應。 圖1的影像感測器之全體構成，與圖3〇(a)所示之習知 的CMOS(位址指定型）影像感測器大致相同，具有以（kM) 列m仃（k、n、m均為2以上之整數）之陣列形狀而配置化父 n「)xm個像素u(以下，亦將其等像素n所形成之陣列稱為 瞻 「像素陣列」）。其中，與習知的CM〇s影像感測器之不 同在於其荨之像素11被區塊化而分成（kxm)個像素區 塊12;以及在各像素u中並未包含重置電晶體及放大電 晶體。亦即，在各像素區塊12中，係將屬於同一行之像 素11以每η個為單位而並聯於共通節點（在圖1並未圖示。 在圖2係與共通節點13相對應），以構成像素區塊(參 …、0 2)像素區塊12亦配置成陣列形狀。重置電晶體TrRsT 及放大電晶體TrAMp，係設置在像素區塊12的外部，並與 各像素區塊12相對應。換言之，重置電晶體TrRST及放大 35 200803484 電晶體Τγαμρ ’分別被各像素區塊12中的η個像素1 1所 共用。因此，重置電晶體TrRST的總數為（kxm)個，放大電 晶體TrAMP的總數亦為（kxm)個。 在各像素£塊12的附近’分別有形成m條之重置線 3 1 ’其係分別沿著像素陣列之對應行而延伸。由於對於各 像素區塊12設有一個重置電晶體TrRsT，因此，在各重置 線31，連接有k個重置電晶體TrRsT。在其等重置電晶體 TrRST的各輸出端，連接有一個放大電晶體TrAMp。各重置 線31，係用以重置貯存於像素n(即，對應行所屬之k個 像素區塊12中之像素11)之訊號電荷。對於其等像素i i 之重置用電壓之施加，係使用對應的重置電晶體TrRsT來 控制。（在重置像素1 1之訊號電荷時，放大電晶體Tr

AMP 的閘極亦被重置。）各放大電晶體TrAMp，係用以放大由相 對應的像素區塊12中之各像素11所讀出之訊號。經由各 放大電晶體TrAMP放大後之訊號，透過該放大電晶體丁 肌 A1amp 的輸出端，依序被送至相對應的行訊號線3 7。 在各像素區塊12的附近，進一步形成有（kxn)條之讀 取控制線3 2，其係分別沿著像素陣列的對應列而延伸。其 專之頃取控制線3 2之設置’係對同一列所屬之m個像素 區塊12各設置η條，用以從各像素區塊12中的η個像素 11中分別讀取訊號。在圖1中，對於同一列所屬之m個像 素區塊12所設置之η條讀取控制線3 2，經整合而以—條 線段來圖示。 在像素陣列左端的附近，設有沿像素陣列的行而延伸 36 200803484 的-個垂直掃描料34。該垂直掃描電路34，係依序掃 描（kxn)條讀取控制線32且依序列來選擇其等。在此時， 於各讀取控制、線32中，有依時序送出對應列所屬的^個 像素陣列12中分別包含之n個像素u之選擇訊號(與圖2 的傳送閘極控制訊號$ T1〜P τη相對應）。 在像素陣列的下端附近，設有沿像素陣列的列而延伸 的一個水平訊號線33及一個水平掃描電路35、與用來去 除雜讯之m個CDS電路36。水平掃描電路35，係藉由斑 個行選擇訊號38依時序來選擇其等CDS電路36。 在m個CDS電路36，分別與k條之行訊號線37並聯， 該k條之行訊號線37，又分別與該行所屬的k個放大電晶 體TrAMP之輸出端連接。因此，同一列所屬之k個放大電 晶體TrAMP，其中的k個輸出訊號係並聯輸入相對應的CDS 電路36。m個CDS電路36之輸出端子，由於分別連接於 水平訊號線33，而使各CDS電路36的輸出訊號透過水平 訊號線33而依序輸出至該影像感測器的外部。 接著’針對第1實施形態之感測器電路1、亦即用於 具備上述構成之位址指定型影像感測器之感測器電路1， 邊參照圖2而作如下說明。 圖2所示，係屬於像素陣列的第j行（其中，j$m) 的二個像素區塊12的電路構成。上方之像素區塊12，係 位在由上方算起的第i項（其中，在下方的像素 區塊12 ’係位在由上方算起的第（i+丨）項。因此視需要，將 上方之像素區塊12以12(i，j)來表示；將下方的像素區塊 37 200803484 12以12(i+l，j)來表示。 在上方的像素區塊12(i，j)所包含之像素1 1，係位在第 j行的第[ηχ(Μ)+1]列〜第（nxi)列。在下方的像素區塊I2(i+1， j)所包含之像素11，則是位在第j行的第[nxi+l]列〜第[nx (i+1)]列。由於上述二個像素區塊12(i，j)與12(i+l，j)具有 相同構成，在以下的說明中，主要係以上方之像素區塊12(i.j) 來說明。 _ 在像素區塊12(i.j)中，包含η個像素11，各像素1 1 包含一個光電二極體與一個傳送閘極。因此，各像素i工 包含η個光電二極體PD^PDn、及η個傳送閘極TG^TGn。 各傳送閘極TGi〜TGn，係由MOS電晶體所構成。光電二 極體PD^PDn的各陽極，係與傳送閘極TG^TGn中相對應 者之一源極、汲極區域連接。陰極則是共同連接於既定電 位（通常為接地電位）之端子或區域。各個傳送閘極TG^TGn 中另一源極、汲極區域，係共同連接於像素區塊12(丨，』）中 _ 的共通節點13。亦即，像素區塊12(i，j)中的n個像素n， 係並聯於共通節點i 3。 像素區塊12(i，j)之共通節點13，係藉由節點14而連 接於，與該像素區塊12(i, j)成對應關係而設置之共通的重 置電晶體TrRST之一源極、汲極區域，以及與該像素區塊12… D成對應關係而設置之共通的放大電晶冑AMP之閘極。其 等之重置電晶體TrRST與放大電晶體TrAMp，均是設置在像 素區塊叫，j)的外側。重置電晶體TrRST的另一源極、汲 極區域，與重置用之電壓源（重置電壓=、τ)連接。放大電 38 200803484 ^TrAMP的一源極、汲極區域，與直流電源（電源電壓=㈣ 料，另-源極、㈣區域（輸出側），係與該像素區塊卻， ^的輸出端子（亦即是相對應的行訊號線37)連接。放大電 日日體TrAMp的輪出端（輸出側之源極、没極區域），透過電阻 器'而與既定電位(通常為接地電位)的端子或區域連接， 而構成源極隨耗器形式之放大器。與節點Μ連接之電容 csn，係該節點14所產生之寄生電容。節點14係透過寄生 :容Csn而與既定電位(通常為接地電位)之端子或區域連 接。 放大電晶體TrAMP的輸出端子（輸出侧之源極、没極區 域如圖1所示般，由於有與對應之行訊號線37連接， 而月b使放大電晶體TrAMp的輸出訊號、亦即是〇個光電二 極體PD广PDn之時序⑽叫式的輸出訊號，透過相對應的 行訊號線37而傳送至對應之CDS電路36。χ，從⑽電 路36被送往水平訊號線33日夺，係藉由水平掃描電路％ 的掃描而透過m個行選擇訊號38來選擇上述行訊號線3卜 Z此而將該時序輸出訊號傳送至水平訊號線^。之後，往 _在欠平況號線33的一端（在圖1之右端）之該影像感測 裔的輸出端子（未圖示）傳送。 像素區塊12(1，j)以外的所有像素區塊12，皆與像素區 A (’ J) ^有相同構成，因此，係以相同於上述之方式， 將^光電二極體叫〜叫之時序輸出訊號傳送至該影像 感测裔之輪出總； , 。如此’能進行待攝物體的攝影。 接著㈣’具備感測器電路1(亦即具備上述構成之感 39 200803484 测為電路）之位址指定型影像感測器的動作（從訊號電荷的 產生、貯存，直到訊號輸出為止）。

ι所有像素（所有光電二極體）之整體重置 首先，使各個施加於MOS電晶體的閘極之脈衝訊號（傳 达閘極控制訊號）p T1〜p Τη的邏輯狀態成為High(高），使 所有傳送閘極TGl〜TGn成為導通狀態，該M〇s電晶體， 係用以構成δ又置在所有像素丨〗的光電二極體PA〜PR之 各傳送閘極TG广TGn、即第i閘極元件之電晶體）。 接著，將所有像素u的傳送閘極TGi〜TGn保持在開 的狀態下’使施加於重置電晶體TrRsT的閘極t脈衝訊號(重 置脈衝訊號)—的邏輯狀態成為H，使所有重置電晶體

TrRST整體成為導通狀態，該重 ^ ^ 茨里罝電日日體TrRST，係設置在 所有像素區塊㈠各電晶體。其結果，既定的重置電壓 …，士透過節點14、共通節黑“3、及傳送問極叫〜叫’ 而同時施加於所有像素丨丨 <元冤一極體pD PD。苴姓 果，被施加於所有像素U η t J尤逼—極體PD广PD之雷壓， 與重置電壓VRST大致相等 η t 換a之，所有像辛11夕氺Φ 二極體PD^PDn被重置。如此， ’、 被重置，亦即進行「整體重置”斤有像素11係整體同時 2 ·曝光（電荷貯存） 其次，使施加於所有像素u之 傳送閘極控制訊號φ k閘極TG广丁Gn之 w Τ1 Ρ τη的邏輯妝能士、& τ 所有傳送閘極TG^TG A & 〜、成為Low(L)，使 重置控制訊號^的邏輯狀態;又，在此同時，使 4 L，所有重置電晶體 40 200803484

TrRST亦整體成為斷開狀態。 之後，在該狀態下將光照射在所有像素u的光電二極 體PDl〜PDn，使所有光電二極體PDi〜pDn整體產生、貯存 訊號電荷。照射時間-般達到數百㈣c乃至數麵c，非 常的長。 在結束訊號電荷的產生、貯存之同時，再度使重置控 制訊號p RST的邏輯狀態成為Η而使所有重置電晶體 ^ .R. S ΤΓ 整體成為導通狀態，待經過既定時間（例如i # s叫，使重 置控制訊號P RST的邏輯狀態再次成為L而使所有重置電晶 體TrRST整體成為斷開狀態。如此，可將重置電壓^ 時施加於所有節點i 4 (亦即所有放大電晶體T r a⑽的閘)， 以將所有放大電晶體TrAMp的閘極電壓設定成既定之基準 電壓。 3 · sfl號之f買取及其放大 以上述方式而在所有光電二極體pDi〜pDn產生、貯存 之電荷畺係經下述方式而以電壓的形式將等比於其之訊號 由像素11中讀取，進而放大。 亦即，首先藉垂直知描電路34與水平掃描電路35來 廷擇一個像素區塊12後，使該像素區塊12中的n個傳送 閘極控制訊號ρ Τ1〜ρ Τη之邏輯狀態依序由L變成Η，而使 傳运閘極TG广TGn依序成為導通狀態。又，在將其等之導 通狀恶保持既定時間（例如〇1//sec)後，又依序使其等之 避輯狀態回到L。如此，來自該像素區塊12中的所有光電 一極體PDcPDn之訊號，遂依時序而於節點14讀取。在 41 200803484 此期間，所有重置電晶體Tr ϋ ^ ^ Μ里罝弘日日股lfRST被保持在斷開狀態。 以源極隨柄|§形式而盘節毀 、即點丨4連接之放大電晶體

TrAMP’由於其閘極與節點14連接，因此，於節點14讀取 之電壓訊號乃立刻由該放大電晶冑I放大。又，經放 大後之訊號，從該放大雷晶_ Tr ,, amp的輸出端子側之源極、 没極區域往行訊號線37輸出。

在從該像素區塊12中的n個像素u(亦即光電二極體 PD^PDn)讀取訊號而予放大時，從讀取_個像f…例如 光包一極體PD1)之訊號並將其放大的這個動作結束開始算 起’直到開始下一像f n(例如光電二極體p⑹之訊號讀 取的這段期間，必須使該像素區塊12用之重置電晶體TrRST 成為導通狀態，以將重置電壓VRST暫時施加至節點14， 將所有該節點14(放大電晶體TrAMP的閘極）設定在基準電 位（重置）。原因在於，若不如此，恐怕之前的像素11(例如 光電二極體PDi)之訊號的殘留影響會造成隨後像素（例如 光電二極體pD2)發生訊號誤差情形。 由於在該像素區塊12中具有η個光電二極體 PD] PDn，因此，以傳送閘極控制訊號ρ η〜p h進行之讀 取動作，次數共有η次；由放大電晶體TrAMP進行之放大 動作’次數共有n次；放大電晶體TrAMp之重置動作，次 數共有（η-I)次。 具體而&，例如，在最初先使該像素區塊12之第1傳 适閑極TGi暫時成導通狀態，與訊號電荷（即貯存於第i光 书一極體PDi之訊號電荷）成比例之電壓訊號遂於節點14 42 200803484 讀取。該電壓訊號立即被放大電晶體TrAMp所放大，然後 將取得之放大訊號往行訊號線37傳送。接著，使重置電 曰曰體TrRST暫時成導通狀態，而將放大電晶體的閘極 (節點14)重置成基準電位。之後，等比於第2光電二極體 PD2所貯存訊號電荷之電壓訊號，遂於節點14讀取。該電 壓訊號立即被放大電晶冑TrAMP所放大，然後將得到之放 :訊號往行訊號線37傳送。其次，使重置電晶體暫

寸成V通狀心而將放大電晶體TrAMP的閘極（節點j 4)重 置成基準電壓。接著，依序對第3光電二極體Pd3、第4 光電一極冑pd4等’重複與上述相同之動作。最後，針對 第光電極體PDn實施讀取動作與放大動作，然後結束 该像素區塊1 2的處理。 在圖1的影像感測器中，與該像素區塊12對應之放大 電晶體TrAMP的輸出端子為1個，因此，由該像素區塊12 中的所有光電二極體ΡΓ| ^ _ to PD^PDn取得之η個訊號，係從該放 大電晶體TrAMP之輪屮# 2 A·心铷出鳊子側的源極、汲極區域依時序輪 出至行訊號線3 7。亦gp，山— P由该像素區塊12所輸出之訊號， 成為一條以隔著既定間p ]丨同方式來連結n個脈衝波形，以供 反映光電二極體PD ρ 1 的訊號電荷量（照射光之量）之時 序訊號。 上述影像感測器，合舛 w ^ ^ σ叶有（kxm)個像素區塊12，因此， 在掃描所有像素Π的期 4間，上述動作係重複（kxm)次。 由該像素區塊12所私山 ^輪出之訊號，亦即是將^個訊號脈 衝以隔著既定間隔之方令&、土 八而連結成的一條時序訊號，被送 43 200803484 至周知的取樣及保持（Sample and Hold)電路或類比、數位 (A/D)轉換電路，以進行既定之訊號處理。 現在實務上最快曝光速度（亦即最短的訊號電荷貯存期 間）為（1/8000)秒（=125// sec)。因此，對於（kxm)個像素區 塊12，若能以下述方式來設定n值（各像素區塊12中的像 素11的總數），就能使所有像素區塊12所屬之像素丨丨（光 電極體PDi〜PDn)的訊號電荷貯存（曝光）能實質上同時進 行，亦即求出由重置電晶體TrRsT對節點14(放大電晶體 TrAMP的閘極）的重置動作達既定次數[亦即（η·〗）次]時所需 時間（總重置時間），與該像素區塊12中的所有像素η⑽ 有光電_極體PD广PDj送出之訊號被相對應的放大電晶體 TW所放大時所需時間(總放大時間)之和，然後使該和之 (kxm)倍之時間遠小於最短之訊號電荷貯存期間㈠ 言士之，所有像素11之訊號電荷能實質上同時貯存 (貝貝上同日才曝光化）〇 別獨=(rm)個輸出時序訊號，係從所有像素區塊12分 另J獨立輸出，因此，對於1 式來進杆1 I ，、、輸出日守序訊號，能以並聯方 大來進㈣比、數位(A/D)轉換等處 的CMOS影像感測器 減相車乂於習知 益於實質上同時曝光化的^ 4的資料處理。此點亦有 由上述動作可以了解，若以 素區塊12所輸出之時序輸出㈣訊框内來觀察’由各像 的結束，相較於在該掃插期fa1_a^是越接近掃描時間 電荷貯存期間越長（儘管相 〗斤產生、輸出者，其 相田械罝）。因此，若為了取得準 44 200803484 確性更佳之影像資料、或為 没有周知的電路，以供按照 號修正。藉此，能抑制或避 影響。 了具有大的11值，亦可在後段 電荷貯存期間的變化來進行訊 免受到電荷貯存期間的變動所 ’不會發生習知 對南速移動之待 由於可藉上述方式而實質同時曝光化 的CMOS影像感測器之影像失真情形，可 攝物體進行攝影。

再者，共通的重置電晶體TrRST與共通的放大電晶體 TrAMP，係以與各像素區塊12對應之方式而設置在該像素 區塊12的外側，因此，在該像素區塊12中的各像素u， ^、而包含一個光電二極體與一個閘極元件（MOS電晶體）。 因此，相較於在一個像素中除光電二極體尚包含三個或四 個MOS f晶體之習知的CM〇s影像感測器，可實現較高 的像素開口率（例如60%左右）。 再者，在習知的CMOS影像感測器中，訊號處理係按 照掃描線的數量而依時序進行，而必需有高速的a/d轉換 電路，但在使用該第〗實施形態之感測器電路丨之影像感 測器中，係將η值設定的較掃描線數量為小而能提高並聯 程度，因❿能容許各放Α電晶體心續#較慢的時序輸出 訊號之處理速度。因此，能使用構成方式更為簡單之a/d 轉換電路，此亦為其效果所在。 又’來自n個光電二極體PD广PDn之n個輸出訊號， 係以串聯之形態而由各放大電晶體Tq·輸出，因此，與 各放大電晶體TrAMp的輸出端子連接之下一段的配線會趨 45 200803484 於簡單，此亦為其效果所在。 (第2實施形態） 圖3係本發明之第2實施形態之感測器電路1 a的電 路構成圖。使用該感測器電路丨A之位址指定型影像感測 器，其全體構成與圖丨所示者相同，因而省略其說明。該 感測器電路1A，係與本發明之第i觀點之感測器電路相對 應。

圖3所示之感測器電路1A的電路構成，與第丨實施 形態之感測器電路i(參照圖2)的電路構成大致相同，僅有 的相^點在^ ’在與各像素區塊12《對應設置關係之放 大電晶體TrAMp之輸出侧’又追加有儲存用電容元件c 與輸出電晶體Tr〇UT。因此’對於與目2之感測器電路： 相同之要件，係賦予相同符號並省略其說明。 柯仔用冤容元件 對應的放大電晶體Tr 气u 士 AMP放大後之訊號，其中一端子，盥 该放大電晶體+Λ , 4 ^ 另-端子，列—Γ^ 的源極、㈣區域連接，而 連接。！與既疋電位（通常為接地電幻之端子或區域 用電容元# CST之訊號，㈣㈣、/暫時儲存於該儲存 37’其輸出側之源極、沒極區域，、：至相對應的行訊號線 出端子(行訊號線37)連接 ” 5亥像素區塊12的輸 其間極之輸出控制訊號〜二、羅：晶：Tr，，若施加於 態，若為Γ 〇UT 、t輯狀態為Ή則成導诵你 …J斷開狀態。因此，在使暫時儲存在儲存用 46 200803484 電谷元件cST之訊號輸出至行訊號線37時，輸出電晶體

Tr0UT之開閉時間，能異於像素區塊12中的傳送閘極 TG^TGn之開閉時間。 在使用上述第1實施形態之感測器電路1之影像感測 杰中，來自相對應的像素區塊12中n個光電二極體PD1〜pDn 之時序輸出訊號，在放大電晶體TrAMP的放大後，立即往 订訊號線37輸出。相對於此，在使用第2實施形態之感 φ 測為電路1A之影像感測器中，來自像素方塊12中的n個 光電一極體PDcPDn之時序輸出訊號，在經過放大電晶體 丁^⑽的放大後，係暫時儲存於儲存用電容元件Cst，因此， 可藉由輸出控制訊號ρ 〇υτ，使得往向行訊號線37輸出之 時點，與傳送閑才亟TGl〜TGn之開閉時的時點（即用以由該 光電二極體PR〜PD。讀取訊號之時點）彼此錯開。 在具備上述構成之第2實施形態之感測器電路ία之 景“象感測器中，基於與第！實施形態之情形相同的理由， φ 對所有像素11的訊號電荷能實質上同時貯存（實質上同時 曝光化）。又，由於能以上述方式而實質使同時曝光化，不 會發生習知的CMOS影像感測器之影像失真情形，可對高 速移動之待攝物體進行攝影。 又，共通的重置電晶體TrRST與共通的放大電晶體 T^MP，係以與各像素區塊12對應之方式而設在該像素區 鬼12的外側，因此，該像素區塊12的各像素11，只需具 備一個光電二極體與一個閘極元件（M〇s電晶體）。因此， 相較於在一個像素中除光電二極體外尚包含三個或四個 47 200803484 MOS電晶體之習知的cM〇s影像感測器，可實現較高的像 素開口率。 再者’藉由輸出控制訊號p 〇υτ，將訊號往行訊號線37 輸出之日守點’能與像素區塊中傳送閘極TG广TGn的開閉之 日守點彼此錯開，因此，相較於使用第1實施形態之感測器 黾路1之障形，更能貫施高速攝影，此亦是其效果所在。 (第3實施形態） _ 圖4係本發明之第3實施形態之感測器電路的電 路構成圖。使用該感測器電路1B之位址指定型影像感測 3 ’、王體構成與圖1所示者相同，因而省略其說明。該 感測器電路1B，係與本發明之第i觀點之感測器電路相對 應。 圖4所示之感測器電路丨b的電路構成，與第工實施 形態之感測器電路1(參照圖2)的電路構成大致相同，僅有 的不同點在於，與各像素區塊12成為對應設置關係之放 _ 大電晶體TrAMP，於其輸出侧之源極、汲極區域，又設有 與其並聯之η個選擇電晶體TrsELi〜TrsELn(第2閘極元件）， 來自已放大之η個光電二極體PDi〜PDa n個輸出訊號， 係透過選擇電晶體TrSEL1〜TrsELn而並聯輸出至行訊號線 37。選擇電晶體TrSEL1〜TrsELn，若施加至其閘極之輸出選 擇訊號P SEL广P SELn的邏輯狀態為Η則各成導通狀態，若 為L則呈斷開狀態。因此，對於與圖2之感測器電路^相 同之要件，係賦予相同符號並省略其說明。 在讀取訊號電荷（即n個光電二極體pDi〜pDn所產生 48 200803484 貝丁存之汛號電荷）之對應訊號而予放大時，n個選擇電晶體 TrSEL1〜TrSELn，與相對應的像素區塊12中的傳送閘極 TG广TGn係以大致同步之方式而開閉。亦即，舉例而言， 在由光電一極體PD!讀取訊號而予放大時，傳送閘極TGi 被打開（成為導通狀態）的大致同時，選擇電晶體亦 被打開（成為導通狀態），因此，被讀取之該訊號電荷，在 經過放大電晶體TrAMP的放大之後，立即透過選擇電晶體 0 TrSELi而往著行訊號線37輸出。 在具備上述構成之第3實施形態之感測器電路1 b之 影像感測器中，基於與第1實施形態之情形相同的理由， 對所有像素11的訊號電荷能實質上同時貯存（實質上同時 曝光化）。又，由於能以上述方式而實質使同時曝光化，不 會發生習知的CMOS影像感測器之影像失真情形，可對高 速移動之待攝物體進行攝影。 又’共通的重置黾曰曰體TrRST與共通的放大電晶體 • TrAMP，係以與各像素區塊12對應之方式而設在該像素區 塊12的外側，因此，該像素區塊12的各像素丨丨，只需具 備一個光電二極體與一個閘極元件（M〇s電晶體）。因此， 相較於在一個像素中除光電二極體外尚包含三個或四個 MOS電晶體之習知的CMOS影像感測器，可實現較高的像 素開口率。 再者，來自放大後之η個光電二極體pDi至pD之^ 個輸出訊號，係透過相對應的η個選擇電晶髒 ^sELi-TrSELn 而亚聯的往行訊號線37輸出，因此，亦具有能迅逮進行 49 200803484 下一段之訊號處理之效果。 (第4實施形態） 圖5係本發明之第4實施形態之感測器電路⑴的電 =構成圖。使用該感測器電4 1C之位址指定型影像感測 為’其全體構成與目1所示者相同，因而省略其說明。該 感測器電路1C，係與本發明之第！觀點之感測器電路相;; Λ …包吩偁成，與第3實施 形態之感測器電路1Β(參照_ 4)的電路構成大致相同 有的相異點在於，在與各像素區# 12成為對應設置關係 之放大電晶體TW之輸出侧’追加有與其並聯之η個要 擇電晶體TrSEL1〜ΤΓςρτ (繁？ ^ —〜TrSELn的輸出側’又追加# n個儲存用電容 CST1〜CSTn、與η個輸出電晶體〜。因此 與圖4之感測器電路lc相 卞於 且省略其說明。 4门之要件，係賦予相同符號， 儲存用電容元件C 〜Γ λα 士被㈠ ST1 STn的目的在於，可供暫時儲存 由放大電晶體TrAMP放大後^個光電二極體叫〜心 汛唬，其等之—端子，分別與相 η

TrSEL1〜TrSELn之輸出側的源極、汲極區域連接，一:；體 則與既定電位（通f為接地電位）之端子或區域連接。 輸出電晶體Tr〇UT1〜T、的目的在 在該儲存用電容元件之訊“ 存 對應的行訊號線37，豆等之飞万式傳迗至相 輪出側之源極、汲極區域，與 50 200803484 該像素區塊12的給φ # 7。 _ 輸出碥子（行訊號線37)連接。輸出電晶 體τΓ〇υτι〜τΓ〇υΤη，若施加至其等之閘極之輸出控制訊心 〇UT11〇UTJ邏輯狀態為Η，則成導通狀態，若為L則呈 辦開狀態。在將暫時儲在於妙六 _ 二 节才储存於儲存用電容兀件CST1〜cSTn之放 大δίΐ號以並聯方式給山石/一 式輸出至仃汛谠線37時，輸出電晶體

Tr〇uT广Tr0UTn的開閉時點，與像素區塊12中之傳送閘極 TGcTGn的開閉之時點能彼此錯開。

在上述第3實施形態之使用感測器電路1B之影像感 測為中，來自相對應的像素區塊12中之n個光電二極體 PDcPDn之n個輸出訊號，在經過放大電晶體丁、·的放 大後’係立即以並聯方式往著行訊號線37輸出。相對於 此，在第4實施形態之使用感測器電路丨c之影像感測器 中’來自像素區塊12中之n個光電二極體PDcPDn之輸 出訊號，在經過放大電晶體ΤΓαμρ的放大後，係分別暫時 諸存於儲存用電各元件CST1〜CSTn，因此，藉助於輸出控制 几號φ 0UT1〜p 〇UTn，以並聯方式輸出至行訊號線37之時 點，能與傳送閘極TG广TGn的開閉之時點（即用以從該光 電二極體PD广PDn中讀取訊號之時點）彼此錯開。 在具備上述構成之第4實施形態之感測器電路1C之 影像感測器中，基於與第1實施形態之情形相同的理由， 對所有像素11的訊號電荷能實質上同時貯存（實質上同時 曝光化）。又，由於能以上述方式使同時曝光化，不會發生 習知的CMOS影像感測器之影像失真情形，可對高速移動 之待攝物體進行攝影。 51 200803484 又’共通的重置電晶體TrRST與共通的放大電晶體 TrAMP ’係以與各像素區塊12對應之方式而設在該像素區 塊12的外側，因此，該像素區塊12的各像素11，只需具 備一個光電二極體與一個閘極元件（M〇s電晶體）。因此， 相較於在一個像素中除光電二極體外尚包含三個或四個 MOS電晶體之習知的CM〇s影像感測器，可實現較高的像 素開口率。 φ 再者藉由輸出控制訊號P OUT1〜P OUTn，訊號往行訊 號線3 7輸出之時點’能與像素區塊1 2中之傳送閘極 TG^TGn之開閉之時點彼此錯開，因此，相較於第3實施 形態之使用感測器電路1B之情形，能有更高速的攝影， 亦是其效果所在。 (第5實施形態） 圖6係本發明第5實施形態之位址指定型影像感測器 2的要部電路構成之電路圖；圖8係該影像感測器2的實 籲際構造之要部截面圖。該影像感測器2,係使用上述第3 實施形態之感測器電路1B(參照W 4)者，其係將上位半導 體電路層21與下位半導體電路層22積層後成為二段之三 維積層構造。該影像感測器2，與本發明之第3觀點的影 像感測器相對應。 、影像感測器2的全體構成及動作，與圖i所示者相同， 而省略有關於其等之說明。又’ w 6之電路構成，與圖4 所示之第3實施形態之感測器電路1B(在各放大電晶體 TrAMP的輸出端連接有n個選擇電晶體Trs以丨〜且未 52 200803484 設有儲存用電容元件與輸出電晶體者）相同，因㈣相同要 件賦予相同符號並省略其說明。但在影像感測器2中，如 =述，有使用周知的埋設配、線23 ’以使形成於上位半導體 電路層21中的各像素區塊12之共通節點13，與節點μ(形 成於下位半導體電路層22中的重置電晶體TrRST及放大電 晶體TrAMp的連接點）形成電氣連接’因此，在圖6中，追 加了埋設配線23、由該配設配線23所產生之寄生電阻 與寄生電容u (：。2。埋設配線23,係對各像素區塊i2(亦 即n個像素11)設置有1個。 接著邊參恥圖8來說明影像感測器2之實際構造。 ❿由圖8可以了解，影像感測器2係使用埋設配線”與 微細之凸塊電極(例如，錮(In)與金(Au)的積層體或是鎢㈤ 等）90及電氣絕緣之黏著劑（例如聚醯亞胺1，使上位半導 體電路層21與下位半導體電路層22形成機械及電氣之連 接。 再者，用以形成埋設配線23及凸塊電極9〇之方法， 以及使用黏著劑91而將上位半導體電路層21與下位半導 體電路層22冑械連接之方法，係使用業界所咸知者，因 而省略有關其等之說明。 在上位半V體迅路層21中，形成有（kxm)個像素區塊 Η ’亦即形成有（kxn)xm個像素n。因此，上位半導體電 路層2!包含(kxn)xm個光電二極體(亦即，有㈣組之光 电一極體群PD广PDn);以及（kxn)xm個傳送閘極（亦即，有 ㈣組之傳送閑極群TGi〜TGJ。在上位半導體電路層η 53 200803484 中’進一步形成有（kxm)個埋設配線23。 在下位半導體電路層22中，形成有：（kxm)個重置電 晶體TrRST ; (kxm)個放大電晶體TrAMP ;及（kxn)xm個選擇 電晶體（亦即，有（kxm)組之選擇電晶體群TrsELi〜TrsELn)。

在上位半導體電路層21，係在p型的單晶矽（si)基板 4〇的表面區域，以既定圖案形成元件分離絕緣膜4 1，藉 此而將（kxn)xm個像素11用的元件區域以陣列狀並聯，如 同圖1之布局方式所示。其等之元件區域分別與一個像素 11相對應。像素區塊12的構成皆為相同，因而在此係以 一個像素區塊12(i，j)來說明。 在與像素區塊12(i，j)相對應的元件區域之内部，形成 η個光電二極體PDi〜PDn與n個傳送閘極TGi〜例如， 如圖8所示，光電二極體pDi係由形成於p型基板⑽之^ 型區域42所構成（亦即，光電二極體ρ〇ι係p_n接合式光 電一極體）。傳送閘極TGi係由M〇s電晶體所形成，其包 含··閘極44、及隔著該閘極44於其間而 為對向W3。傳送閘極TGi，因為光電二二叩成 的η型區域42為共用之故，而使傳送閘極TGi的一源極、 沒極區域’與光電二㈣PDi的陽極形成電氣連接。存在 於間極44與基板40的表面之間之間極絕緣膜，在圖8中 予省略（在閘極44與基板40的表面間有閘極絕緣膜的 存在，係相#清楚之事，因m下說明中亦省略有關 閉極絕緣膜之說明）。閘極44，係透過形成於基板4〇的表 面之配線構:d 47中的配線，而與相對應的讀取控制線u 54 200803484 形成電氣連接。此處之配線構造47中具備，形成於基板4〇 的表面之配線用導電體與包含其之絕緣體，並不包含存在 於基板40的表面之閘極絕緣膜與閘極。（此點在以下實施 形悲亦是相同。）至於其他的光電二極體ρΓ^〜ρΕ)η與傳送閘 極TG2〜TGn，分別與光電二極體pDi及傳送閘極T(Ji有相 同的構成。

在配線構造47的内部，形成有配線膜46，其係以既 定圖案而形成；及n個導電性接觸插塞45，用以使傳送閉 極TG〗〜TGn之η個η+型區域43與該配線膜46形成電氣連 接。像素區塊12(i，j)中的η個傳送閘極TGi〜TG，n，各藉 由其等接觸插塞45而與配線膜46形成電氣連接，因而使 傳送閘極TGcTGn並聯於共通節點13。 在基板4〇中，形成了使元件分離絕緣膜41與基板40 在上下方向（與基板4〇的主面正交之方向）貫穿之（kx⑷個 透孔，其形成位置係位於，與傳送閘極TG广TGn之n+型區 域（源極、汲極區域）43相鄰之元件分離絕緣膜41之重疊 位置在該透孔中，其接觸於基板40的矽部分之内壁， 被絕緣膜24覆蓋於全面。在該透孔的内部（絕緣膜24的内 側與元件分離絕緣膜41的内部），充填著聚碎等導電性材 ;斗由.亥$包f生材料形成埋設配線23。該埋設配線^的 上端’係由基板4〇(元件分離絕緣膜41)的表面外露，與形 成於配線構造47内部之導電性接職塞…的下端連接。 X導電|±接觸插基23a的上端，與形成於配線構造Ο内部 …良膜46連接。因此，埋設配線23係透過導電性接觸 55 200803484 插塞23a而與相對應的配線膜46形成電氣連接。其結果， 像素區塊12(i，j)之n個傳送閘極TG^TGni n+型區域（源 極、汲極區域）43，係如圖6之電路構成所示般，與相對應 的埋设配線23成為共通的電氣連接。各埋設配線23的下 鈿，係由基板40的内面外露，與位在其下端之相對應的 凸塊電極9 0形成機械及電氣連接。 在下位半導體電路層22中，係在p型單晶矽基板60 _ 的表面區域以既定圖案形成元件分離絕緣膜61，藉此而形 成既定數量的重置電晶體TrRST用之元件區域、既定數量 之放大電晶體TrAMP用之元件區域、及既定數量之選擇電 晶體TrSEL1〜TrSELn用之元件區域。此處，係以一個像素區 塊12(i，j)之對應構成方式來說明。 如圖8所示，重置電晶體TrRsT係由M〇s電晶體所構 成’其包含閘極63、及隔著該閘極63於其間而形成於兩 側之一對n+型區域（源極、汲極區域）62。閘極63，係透過 _ 形成於基板6〇的表面之配線構造74中的配線，與相對應 的重置線31形成電氣連接。此處之配線構造74具備，形 成於基板60的表面之配線用導電體及包含其之絕緣體， 存在於基板60表面之閘極絕緣膜與閘極則並未包含（此點 在以下貫施形態亦是相同）。一 n+型區域62(源極、汲極區 域）’透過形成於配線構造74内部之導電性接觸插塞68、 配線膜72、導電性接觸插塞74a、及配線膜75，與相對應 的凸塊電極90形成電氣連接。其結果，重置電晶體TrRsT 的一源極、汲極區域，透過相對應的埋設配線23，與上位 56 200803484 半導體電路層21中相對應的共通節點13(像素區塊丨叩，川 形成電氣連接（參照圖6)。另一 n+型區域62(源極、沒極區 域），則是透過未圖示之配線而有重置電壓的施加。

放大電晶體TrAMp係由MOS電晶體所構成，其包含閘 極65、及隔著該閘極65於其間而在兩侧形成之一對n+型 區域（源極、汲極區域）64。閘極65係透過形成於配線構造 74内部之導電性接觸插塞7 i、配線膜u、導電性接觸插 塞^a、及配線膜75,與對應之凸塊電極卯形成電氣連接。 …果放大電a曰體ΤΓαμρ的閘極，透過相對應的埋設配 線Μ，與上位半導體電路層21中相對應的共通節點13(像 素區塊12(i，j))形成電氣連接（參照圖6)。又，另一 γ型區 域64(源極、汲極區域），透過形成於配線構造74内部之 導電性接觸插塞69，而與形成於配線構造Μ内部之配線 膜73形成電氣連接。在另一 n+型區域64(源極、汲極區域)， 係透過未圖示之配線而有電源電壓Vcc之施加。 η個選擇電晶體TrSEL1〜TrSELn，各是由M0S電晶體所 構成，其中包含閘極67、及隔著該閘極67於其間而在兩 侧形成之一對n+型區域（源極、汲極區域）66。一 n+型區域（源 極、汲極區域）66，係透過形成於配線構造74内部之導電 性接觸插塞70、配線膜73、及導電性接觸插塞69，與相 對應的放大電晶體TrAMP之一 型區域（源極、汲極區域）64 形成书氣連接。另一 n+型區域（源極、没極區域）6 6，則與 該影像感測器2之對應的輸出端子連接。閘極67，係透過 形成於配線構造74内部之配線，而與輸出選擇線39形成 57 200803484 電氣連接。在各個選擇電晶體ΤΓ_〜τ、的閘極π中， 係透過㈣應的輪线擇線39 #各有既定之㈣選擇訊 號9 SEL1〜9 SELn的施加。 測裔2中，如圖8所示般， TrSEL1及TrSEL2，係形成於 儘可能縮小佔有面積之故。 在第5貫施形態之影像感 鄰接的二個選擇電晶體，例如 相同的元件區域中。此係為了

在該元件區域<中，《隔著既定距離之方式而並排形成三 個型區域（源極、汲極區域）66，中央的n+型區域μ，係 由二個選擇電晶體TrsELi及Thu所共用。又，共用的^ 型區域66,係與相對應的放大電晶體TrAMp之一 γ型區域 64形成電氣連接。非共用之n+型區域66，係分別連接於 相對應的輸出端子。 上位半導體電路層21内的型區域43與下位半導體 電路層22内的n+型區域62(其等係透過埋設配線23而使 彼此電氣連接），具有FD(浮置擴散）區域之功能，換言之， 所具有的功此係，藉由光電轉換作用而將貯存於光電二極 體PD^PDn之訊號電荷量轉換成電壓訊號。 再者’上位半導體電路層21與下位半導體電路層22 之内部構造之形成方法，係業界所咸知者，因而省略有關 其等之說明。 如上述，在圖6及圖8所示第5實施形態之影像感測 器2，係運用圖4所示之第3實施形態之感測器電路ιΒ， 其係將（kxm)個像素區塊12(區塊12分別包含n個像素j j) 與（kxm)個埋設配線23,形成於上位半導體電路層21中， 58 200803484 且係將（kxm)個重置電晶體TrRsT與（kxm)個放大電晶體 TrAMP及（kxm)組之選擇電晶體群Τγ^广TrsELn，形成於下 位半導體電路層22中，並且進一步透過埋設配線23及凸 塊電極90，使上位半導體電路層21中的像素區塊12、與 下位半導體電路層22中對應之重置電晶體TrRsT及放大電 晶體TrAMP彼此形成電氣連接。 又，在下位半導體電路層22的上方之主面（配線構造 74的表面）’係藉由凸塊電極9〇與黏著劑9丨，而與上位半 導體電路f 21的下方之主面（基板4〇的内面）形成電氣及 機械連接，因此，兩電路層21與22構成二段之半導體積 層構造（三維構造）。 、 因此，基於與上述第3實施形態之感測器電路1B之 情形相同的理由，對所古你| Η > 對所有像素1 1的訊號電荷能實質上同 日“丁存(貫質上同時曝光化），且不會發生習知的CMOS影 像感測器之影像失真情形’可對高速移動之待攝物體進行

X Α ,八而丹爾一個光 極體與一個間極元件（聰電晶體），因此，相較於在 像素中除光電—極體外尚包含三個或四個M〇s 影像感測器’能實現較高的像· 左右)，且像素本身尺寸亦能縮小。 的德：者’由於相較於習知的CM0S影像感測器具有4 的像素開口率，因屮如 身 口此，在上位半導體21表面之受 光電二極體的開口八 ° 口 P刀）的、，、心面積相對於攝影區域的總这 59 200803484 之比例’能因而提高。 (第6實施形態） 圖7係本發明第6實施形態之位址指定型影像感測器 2 A的要部電路構成之電路圖；圖9係該影像感測器2a的 貫際構造之要部截面圖。該影像感測器2 A，係使用上述第 4貝^ I恶之感測為電路1 c (參照圖5)者，其係將上位半 導體電路層21與下位半導體電路層22,積層後成為二段之

二維積層構造。該影像感測器2 A，與本發明之第3觀點的 影像感測器相對應。 影像感測裔2 A的全體構成及動作，與圖丨所示者相 同。因而省略有關於其等之說明。又，圖7之電路構成， 與圖5所示之第4實施形態之感測器電路lc(在各放大電 晶體TrAMP的輸出端連接有^個選擇電晶體τ 〜 SELl A ISELn 5 在二等返擇毛日日體TrSEL1〜TrSELn的各輸出側，連接有儲存 用電容元件Cst广CSTn及輸出電晶體Tr〇im〜Tr〇uTn之）相 同，因而對相同要件賦予相同符號並省略其說明。但在影 像感測器2A中，如後述，有使用周知的埋設配線23，以 使形成於上位半導體電路層21中的各像素區塊12之共通 節點13，與節點14(該節點14，係形成於下位半導體電= 層22巾的重置電晶體η·及放大電晶體丁〜的連接 點所在）形成電氣連接，因此，在圖7中，追加了埋設配線 23、由該配設配線23所產生之寄生電阻r❹與寄生電容Ci 及c。2。埋設配線23,係對各像素區塊12(亦即n個像。1 設置有1個。 ’、 ） 200803484 接著，邊參照圖9來說明影像感測器2A之實際構造。 由圖9可以了解，影像感測器2A係使用埋設配線23 與微細之凸塊電極90及電氣絕緣之黏著劑（例如聚醯亞 胺）91，使上位半導體電路層21與下位半導體電路層22， 形成機械及電氣連接。

上位半導體電路層21，與上述第5實施形態之影像感 測器2(參照圖8)所示者具有相同構成，形成有（kxm)個像 素區塊12、亦即有（kxn)xm個像素11，以及（kxm)個埋設 配線23。上位半導體電路層21的内部構成，與上述第5 實施形態之影像感測器2所述者相同，因此，係賦予相同 於第5實施形態時之符號且省略其詳細說明。 下位半導體電路層22,，與上述第5實施形態之影像感 測器2(參照圖8)的下位半導體電路層22有大致相同的構 成，但其中差異之處在於，追加了儲存用電容元件cst广CsTn 及輸出電晶體Tr〇UT1〜丁 r〇UTn。亦即，在下位半導體電路層 22’中，除了有（kxm)個重置電曰曰曰體Τ^τ、（kxm)個放大電 晶體TrAMp、及（kxm)組之選擇電晶體群犯〜外， 尚追加形成有（kxm)組之儲存用電容元件群Cst广CsTn、與以 xni)組之輸出電晶體群Tr〇UT1〜Tr〇uTn。 在下位半導體電路層22,中，係在P型單晶砍基板60 的表面區域以既定圖案形成元件分離絕㈣61，藉此而形 成既定數量的重置電晶豸TrRST用之元件區域、既定數量 之放大電晶體TrAMP用之元件區域、既定數量之選擇電晶 體TrSEL1〜TrsELn、儲存用電容元件⑴、及輸出電晶 61 200803484 體Tr0UT1 Tr〇UTn用之元件區域。此處，係以一個像素區塊 12(1，j)之對應構成方式來說明。 重置電曰a體TrRST之構成，與上述第5實施形態之影 像感測器2(參照圖8)之情形相同，係由M〇s電晶體所構 成，其包含閘極63、及隔著該閘極63於其間而形成於兩

側之對11型區域（源極、及極區域）62。重置電晶體TrRsT 的電氣連接，亦與第5實施形態之影像感測器2(參照圖8) 之情形相同。 放大電晶體TrAMP的構成，亦與上述第5實施形態之 影像感測杰、2(參照圖8)之情形相同，係由MOS電晶體所 構成，其包含閘極65、及隔著該閘極65於其間而形成於 兩側之一對n+型區域（源極、汲極區域）64。放大電晶體τ'· 的電氣連接，亦與第5實施形態之影像感測器2(參照圖8) 相同。 η個選擇電晶體TrsELi〜TrsELn的構成，分別與上述第$ 貝施形恶之影像感測器2(參照圖8)之情形相同，係由m〇S 電晶體所構成，其包含閘極67、及隔著該閘極67於其間 而形成於兩侧之一對n+型區域（源極、汲極區域。又， 儲存用電容元件與輸出電晶體，係以圖7所示之電路構成 方式而連接於該MOS電晶體。 例如’以選擇電晶體TrsELl而言，一 n+型區域（源極、 汲極區域）66，係透過形成於配線構造74内部之導電性接 觸插塞70及69和配線膜73，與相對應的放大電晶體ΤΓαμρ 的一 η+型區域（源極、汲極區域）64形成電氣連接。閘極67， 62 200803484 係透過形成於配線構造74内部之配線而與輸出選擇線Μ 形成電氣連接，而有輸出選擇訊號之施加。選擇電 晶體丁rSEL1的另一 n+型區域（源極、汲極區域）66，連同以 閘極67a為軸係位在其反側之n+型區域66&，構成了具有 儲存用電容元件CST1功能之MOS電容器。該n+型區域66a， 連同閘極67b、以及以該閘極67b為軸係位在該n+型區域 66a的反側之n+型區域66a，構成了具有輸出電晶體h⑽η φ 功能之M〇S電晶體。閘極67a，連接於既定電位（通常為 電源電壓Vcc)的端子或區域。閘極67b，係透過未圖示之 配線而與輸出控制線39a形成電氣連接，而有輸出控制訊 號Ρ ο υ T 1之施加。 如所示，在一個元件區域内，形成有選擇電晶體τ IS IIL 1 與儲存用電容元件cST1及輸出電晶體Tr〇uTi。此點在其他 运擇電晶體TrSEL2〜TrSELn亦是相同。 如上述，在圖7及圖9所示之第6實施形態之影像感 _ 測器2 ’係運用圖5所示之感測器電路1 c，其係將（kxm) 個像素區塊12(分別包含n個像素11)、（kxm)組之傳送閘 極群TG广TGn、及（kxm)個埋設配線23，形成於上位半導 體電路層21中，且係將（kxm)個重置電晶體TrRST、（kXm) 個放大電晶體Tr*AMP、（k X m)組之選擇電晶體群 TrsEL广TrSELn、（kxm)組之儲存用電容元件群cST1〜CSTn、及 (kxm)組之輸出電晶體群Tr〇UT1〜TrOUTn，形成於下位半導體 電路層22’中，並且進一步的透過埋設配線23及凸塊電極 90，使上位半導體電路層21中之像素區塊12，與下位半 63 200803484 ^體電路層22’中之重置雷曰獅 置包日日體TrRsT和放大電晶體 彼此形成電氣連接。 $ Uamp n &於與上述帛4實施形態之感測器電路表 照圖5)之情形相同的理由， 多 — 對所有像素11的訊號電荷能 貫貝上同時貯存（實皙卜 、、 守4、光化），且不會發生習知的 CMOS影像感測器之影像 &像失真情形，可對高速移動之待摄 物體進行攝影。 τ攝

又，像素區塊12的各像素11，只需具備-個光電二 極體與-個閘極元件_s電晶體），因此，相較於在_個 像素中除光電—極體外尚包含三個或四個mqs電晶體之 白知的CMOS影像感測器，能實現較高的像素開口率（例 士達60 /〇左右），且像素"本身尺寸亦能縮小。 再者，由於相較於習知的CM〇s影像感測器具有較高 的像素開口率，因此，在上位半導體21表面之受光區域（各 光電一極體的開口部分）的總面積相對於攝影區域的總面積 之比例，能因而提高。 再者藉由以輸出控制訊號p 0UT1〜¢) 0UTn來控制輪出 電晶體Tr0UT1〜Tr0UTn之方式，將訊號往行訊號線37輸出 時之時點，與像素區塊12中傳送閘極TGi〜TGn及選擇電 晶體群TirSEL广TrSELn的開閉之時點能彼此錯開，因此，相 較於第5實施形態之影像感測器2，能進行更高速之攝影， 亦是其效果所在。 (第7實施形態） 圖10係本發明第7實施形態之位址指定型影像感測器 64 200803484 2B的要部電路構成之電路圖；圖u係該影像感測器π 的實際構造之要部截面圖。該影像感測器2B，係使用上述 第4實施形態之感測器電路lc(參照圖5)者，其係將上位 半導體電路層21A與下位半導體電路層22，積層後成為二 段之三維積層構造。影像感測器2B，與本發 的影像感測器相對應。 硯 1所示者相 所示之電路

衫像感測Is 2B的全體構成及動作，與圖 同。因此，省略有關其等之說明，又，圖i 〇 其他則與圖5之第4 而對相同要件賦予相 構成，除了追加有埋設配線23之外， 實施形態的感測器電路1C相同，因 同符號並省略其說明。 由圖1 0及圖11可以了解，影像感測器2β的構成中， 係使用埋設配線23、微細的凸塊電極9〇、及電氣絕緣性 之黏著劑91，使上位半導體電路層21A與下位半導體電路 層22A’彼此形成機械及電氣連接。該構成係相當於，將第 6實施形態之影像感測器2A(參照圖7及圖9)中形成於下 位半導體電路層22’之（kxm)個重置電晶體TrRST，移轉至 位半導體電路層21中。亦即，在上位半導體電路層2以 中形成有：（kxn)xm個光電二極體（亦即，（kx 組 ’光電 二極體群PD广PDn) ; (kxn)xm個傳送閘極（亦即，（k灿）組 之傳送閘極群TG^TGJ ; (kxm)個之重置電晶體 · 1 rRST ;及 (kxm)個埋設配線23。光電二極體pDi〜PDn與傳送門極 TG〗〜TGn之構成，與第6實施形態之影像感測器2a的情 形相同，因而省略有關其等之說明。 月 65 200803484 重置電βθ體TrRST如圖11所示般，係由M〇s電晶體 所構成，其包含閘極49、及隔著該閘極49於其間而形成 於兩侧之一對η型區域（源極、沒極區域）48。閘極係透 過形成於基板40表面之配線構造47中的配線，而與相對 應的重置線3 1形成電氣連接。一 η+型區域48(源極、汲極 區域），係透過形成於配線構造47内部之導電性接觸插塞 5〇、配線膜46、導電性接觸插塞23a、及埋設配線23，與 相對應的凸塊電極90形成電氣連接。其結果，重置電晶 體TrRST之該源極、汲極區域，與下位半導體電路層22A， 中相對應的放大電晶體TrAMP之閘極65形成電氣連接。重 置電晶體TrRST中另一 n+型區域48(源極、汲極區域），則 透過未圖示之配線而有重置電壓vRST之施加。 在下位半導體電路層22A，中形成有：（kxm)個放大電 晶體TrAMP; (kxm)組之選擇電晶體群TrSEL1〜TrsELn; (kxm) 組之儲存用電容元件群CST1〜CSTn ;及（kxm)組之輸出電晶 體群Tr0UT1〜Tr0UTn。該構成方式係相當於，從第6實施形 態（參照圖7及圖9)之下位半導體電路層22,中，去除（kxm) 個重置電晶體TrRST。放大電晶體TrAMP與選擇電晶體 TrSEL1〜TrSELn之構成，與第6實施形態之情形相同，因而 省略有關其等之說明。 如上述，在圖1 0及圖11所示之第7實施形態之影像 感測器2B，係運用第4實施形態之感測器電路1 c(參照圖 5)，其係將（kxm)個像素區塊12(各像素區塊12中包含n個 像素11)、(kxm)組之傳送閘極群TG^TGn、（kxm)個重置 66 200803484 包曰日體TrRST、及（kxm)個埋設配線23，形成於上位半導體 電路層21A中，且係將（kxm)個放大電晶體TrAMp、（kxm) 、、且之遥擇電晶體群Tr肌i〜Trs^、（kxm)組之健存用電容元 件群cST1〜cSTn、及（kxm)組之輸出電晶體群Tr〇uTi〜Tr〇uTn， 形成於下位半導體電路層22,中，並且進一步的透過埋設 配線23及凸塊電極90，使上位半導體電路層2 1中之重置 電晶體TFrst，與下位半導體電路層22A，之放大電晶體TrAMP _ 彼此形成電氣連接。 又’在下位半導體電路層22A，的上方之主面（配線構 造74的表面），係藉由凸塊電極90與黏著劑91，而與上 位半導體電路層21A的下方之主面（基板40的内面）成電氣 及機械連接，因此，兩電路層21A與22 A’構成二段之半導 體積層構造（三維構造）。 因此’基於與第4實施形態之感測器電路1 C之情形 相同的理由，對所有像素Π的訊號電荷能實質上同時貯 _ 存（貝貝上同時曝光化），且不會發生習知的CMOS影像感 測器之影像失真情形，可對高速移動之待攝物體進行攝 影。 又，像素區塊12的各像素11，只需具備一個光電二 極體與一個閘極元件（M〇s電晶體），因此，相較於在一個 像素中除光電二極體外尚包含三個或四個電晶體之 習知的CMOS影像感測器，能實現較高的像素開口率⑼ 如達60%左右），且像素丨丨本身尺寸亦能縮小。 再者，由於相較於習知的CMOS影像感測器具有較高 67 200803484 的像素開口率，因此，在上位半導體21…之受光區域 (各光電二極體的開π部分）的總面積相對於攝影區域的總 面積之比例，能因而提高。 *再者藉由以輸出控制訊號P 〇爪1 〇心來控制輪出 :晶體Tr0UT广Tr0UTn之方式，將訊號往行訊號線η輸出 日寸之4點，與像素區塊12中傳送閘 TG广凡及選擇電 曰曰體群TrSEL广TrSELn的開閉之時點能彼此錯開，因此，相

車乂於不具有儲存用電容元件〜c⑴與輸出電晶體

Tr〇uT1〜Tr0UTn之情形，更能實施高速攝影，此亦為效果所 在。 (第8實施形態） 圖12，係本發明之第8實施形態之位址指定型影像感 測為2C的實際構造之要部截面圖。該影像感測器2C係相 田於’在上述第7實施形態之影像感測器2B(參照圖1 〇及 圖U)中去除儲存用電容元件CST1〜CSTn與輸出電晶體 ThUT1〜Tr0UTn後而取得者。該影像感測器2C，與本發明第 3觀點之位址指定型影像感測器相對應。 由圖12可以了解，第8實施形態之影像感測器2C的 構成中’係使用埋設配線23、微細之凸塊電極9〇、及電 耽絕緣性之黏著劑91，使上位半導體電路層21A與下位半 導體電路層22A形成機械及電氣連接。上位半導體電路層 21A的構成’相同於第7實施形態之影像感測器2B所示 者。下位半導體電路層22A的構成，相當於從第7實施形 態之影像感測器2B的下位半導體電路層22A，中去除儲存 68 200803484 ΤΓουτι〜Tr0UTn而構成 用電各兀件C ς〜C 飯a jr ST1 LSTn興输出電晶體 者0 〜如上述’第8實施形態之感測器電路2C，基於與第7 :施形態之影像感測器、2B 4 t形相同的理由，對所有像 ，、11的訊號電荷能實質上同時貯存(實質上同時曝光化)， 且不會發生習知的CMOS旦:W务Γ?、B『 一 W 衫像感測器之影像失真情形，可 對高速移動之待攝物體進行攝影。

又，像素區士免12的各像素U，只需具備—個光電二 極體與-個閑極元件（M〇s電晶體），因此，相較於在一個 像素中除光電二極體外尚包含三個或四個m〇s電曰體之 習知的CMOS影像感測器，能實現較高的像素開口曰曰率⑼ 如達60%左右），且像素u本身尺寸亦能縮小。 再者，由於相較於習知的CMOS影像感測器具有較高 的像素開口率，因此，在上位半導體21A表面之受光區= (各光電二極體的開口部分）的總面積相對於攝影區域的總 面積之比例，能因而提高。 “ (第9實施形態） 圖13,係本發明第9實施形態之位址指定型影像感測 器2D的要部電路構成之電路圖；圖14，係表示影像感測 為2D的實際構造之要部截面圖。該影像感測器2d，係使 用上述第4實施形態之感測器電路1 c(參照圖1 J ’具係積 層上位半導體電路層21B與下位半導體電路層22B，之二段 的三維積層構造。影像感測器2B，與本發明之第3觀點之 影像感測器相對應。 69 200803484 影像感測器2D的全體構成及動作，與圖1所示者相 同，又，圖13所示之電路構成，除了追加有埋設配線23 之外，其他則與圖5的第4實施形態之感測器電路} c相 同。 由圖13及圖14可以了解，影像感測器2D的構成中， 係使用埋设配線23、微細的凸塊電極90、及電氣絕緣性 之黏著劑91，使上位半導體電路層21B與下位半導體電路 _ 層’彼此形成機械及電氣連接。該構成係相當於，將第 7實施形態之影像感測器2B(參照圖10及圖U)中形成於 下位半導體電路層22A’之（kxm)個放大電晶體TrAMP，移轉 至該上位半導體電路層21B中。 亦即，在上位半導體電路層21B中形成有：（kxn)xm 個光電二極體（亦即，有（k X m)組之光電二極體群 PDi〜PDn) ; (kxn)xm個傳送閘極（亦即，有（kxm)組之傳送 閘極群TG^TGJ ; (kxm)個之重置電晶體TrRST ; (kxm)個 φ 之放大電晶體Τγαμρ、及（kxm)個埋設配線23。光電二極體 PD^PDn與傳送閘極TG广TGn及重置電晶體TrRST之構成， 與第7實施形態之影像感測器2B的情形相同，因而省略 有關其等之說明。 如圖14所示，放大電晶體丁“⑽係由M〇s電晶體所 構成，其包含閘極53、及隔著該閘極53於其間而形成於 兩側之一對n+型區域（源極、汲極區域）52。閘極53係透過 形成於配線構造47内部之導電性接觸插塞54及配線膜 46，而與重置電晶體TrRST及傳送閘極TGi〜TGn形成電氣 70 200803484 逑接。一 n+型區域52(源極、汲極區域），係透過形成於配 線構造47内部之導電性接觸插塞55、配線膜56、導電性 接觸插塞23a、及埋設配線23，而與相對應的凸塊電極9〇 形成電氣連接。其結果，放大電晶體LA·的該源極、沒 極區域，與下位半導體電路層22B，中相對應的選擇電晶體 ThEL广TrSELn的一 n+型區域66(源極、汲極區域)形成電氣 連接。放大電晶體TrAMp的另一 n+型區域52(源極、汲極區 域），則透過未圖示之配線而有電源電壓Vcc的施加。 在下位半導體電路層22B，中形成有：（kxm)組之選擇 電晶體群TrSEL1〜TrSELn ; (kxm)組之儲存用電容元件群 cST广cSTn;及（kxm)組之輸出電晶體群Tr〇uT广Tr〇m。該構 成方式係相當於，從第7實施形態（參照圖及圖1〇之 下位半導體電路層22A，中，去除（kxm)個放大電晶體TrAMp。 述擇電晶體TrSEL1〜TrSELn與儲存用電容元件cST1〜CSTn及輸 出電晶體Tr0UT广Tr0UTn之構成，與第7實施形態之情形相 同，因而省略有關其等之說明。 如上述，在圖13及圖14所示之第9實施形態之影像 感測器2D ’係運用第4實施形態之感測器電路1 c(參照圖 5) ’其係將（kxm)個像素區塊12(各像素區塊12中包含η個 像素Π)、（kxm)組之傳送閘極群TGl〜TGn、（kxm)個重置 電晶體TrRST、（kxm)個放大電晶體TrAMP、及（kxm)個埋設 配線23 ’形成於上位半導體電路層21B中，且係將（kxm) 組之每擇電晶體群TrSELi〜TrsE“、（kxm)組之儲存用電容元 件群CST1〜CSTn、及（kxm)組之輸出電晶體群Tr0UT1〜Tr0UTn， 71 200803484 形成於下位半導體電路層22B，中，並且進一步的透過埋設 配線23及凸塊電極9〇，使上位半導體電路層21b中之放 大電晶體TrAMp’與下位半導體電路層22B，之選擇電晶體 TrSELi〜TrSELn彼此形成電氣連接。 又’在下位半導體電路層22B，的上方之主面（配線構造 74的表面）’係藉由凸塊電極90與黏著劑91，而與上位半 導體電路層21B的下方之主面（基板4〇的内面）成電氣及機 械連接’因此’兩電路層21B與22B，構成二段之半導體積 層構造（三維構造）。 因此’基於與第4實施形態之感測器電路1C之情形 相同的理由，對所有像素11的訊號電荷能實質上同時貯 存（貝貝上同日守曝光化），且不會發生習知的CM〇s影像感 測杰之影像失真情形，可對高速移動之待攝物體進行攝 影0 又像素區塊12的各像素11，只需具備一個光電二 極體與-個閘極元件（刪電晶體），因此，相較於在—個 象素中除光電一極體外尚包含三個或四個電晶體之 習知的CMOS影像感測器，能實現較高的像素開口 如達60%左右），且像素11本身尺寸亦能縮小。 再者，由於相較於習知的CMOS影像感測器具 的夂像素開口率’因此，在上位半導冑21…之受光二 電一極體的開口部分)的總面積相對於攝影區域的-面積之比例，能因而提高。 叼〜 再者，藉由以輸出控制訊號％υτιι〇υτη來控制輪出 72 200803484 =曰日體Tr0UT广Tr0UTn之方式，將訊號往行訊號線37輪出 %之牯點，與像素區塊12中傳送閘極TGi〜及選擇電

晶體群 TrecT^Tr ΛΑ pa BB SEL1 SELn的開閉之時點能彼此錯開，因此，相 較於不具有儲存用電容元件CST广CSTn與輸出電晶體

Tr〇UTi〜TrOUTn之情形，更能實施高速攝影，此亦為效果所 在° (第10實施形態） 圖15，係本發明之第10實施形態之位址指定型影像 感測為2E的實際構造之要部截面圖。該影像感測器係 相田於’在上述第9實施形態之影像感測器2C(參照圖^ 3 及圖14)中去除儲存用f容元件Cst广與輸出電晶體 Tr0UT1〜Tr0UTn後而取得者。該影像感測器2E，與本發明第 3觀點之位址指定型影像感測器相對應。 由圖15可以了解’第10實施形態之影像感測器2E 的構成中’係使用埋設配線23、微細之凸塊轉9〇、及 電氣絕緣性之黏著劑91，使上位半導體電路層則與下位 半導體電路層22B形成機械及電氣連接。上位半導體電路 層21B的構成，相同於第9實施形態之影像感測器2D所 示者。下位半導體電路層22B的構成，相當於從第9實施 形態之影像感測器2D的下位半導體電路^ 22B，中去除儲 存用電容元件CsT1〜U輸出電晶體TWl〜TrGUTn而構 成者。 如上述，第10實施形態之感測器電路2E，基於與第 9實施形態之影像感測器2D之情形相同的理由，對所：像 73 200803484 素11的訊號電荷能實質上同時貯存(實質上同時曝光化广 且=會發生習知的CMOS影像感測器之影像失真情形，可 對南速移動之待攝物體進行攝影。 又，像素區塊12的各像素11，只需具備一個光電二 極體與一個閘極元件（M0S電晶體），因此，相較於在一個 像素中除光電二極體外尚包含三個或四個M〇s電晶體之 習知的CMOS影像感測器，能實現較高的像素開口率（例 如達60%左右）’且像素u本身尺寸亦能縮小。 再者，由於相較於習知的CM〇s影像感測器具有較高 的像素開口率’因此’在上位半導體21B纟面之受光區域 (各光電二極體的肖口部分）的總面積_於攝影區域的總 面積之比例，能因而提高。 (弟1 1實施形態） 圖16係本發明弟11實施形態之位址指定型影像感 測器2F的要部電路構成之電路圖；目17，係表示影像感 測器2F的實際構造之要部截面圖。該影像感測器2f，係 使用上述第4實施形態之感測器電路i c(參照圖5)，其係 積層上位半導體電路層21C與下位半導體電路層22c，之二 段的三維積層構造。影像感測器2F，與本發明之第3觀點 之影像感測器相對應。 影像感測器2F的全體構成及動作，與圖丨所示者相 同，圖16所示之電路構成，除了追加有埋設配線以之外， 其他則與圖5的第4實施形態之感測器電路〗c相同。 由圖1 6及圖！ 7可以了解，影像感測器2ρ的構成中， 74 200803484

係使用埋設配線2 3、微細的凸塊電極9 0、及電氣絕緣性 之黏著劑91，使上位半導體電路層21C與下位半導體電路 層22C’彼此形成機械及電氣連接。此構成方式係相當於， 將第6實施形態之影像感測器2A(參照圖7及圖9)中形成 於上位半導體電路層21之（kxm)組傳送閘極群TG^TG， 移到該下位半導體電路層221中。因此，在上位半導體電 路層21C，僅形成（kxn)xm個光電二極體（亦即有（kxm)組之 光電二極體群PD^PDn)、及（kxm)個埋設配線23。 光電二極體PD^PDn的構成，與第6實施形態之影像 感測器2 A(參照圖7及圖9)時大致相同，但其相異點在於， 在基板40的各元件區域中係形成一個光電二極體。例如， 以光電二極體PD!而言，如圖17所示般，係在以元件分 離絕緣膜41而於p型基板40的表面區域形成之複數個元 件區域中的一個，以跨於全面之方式而形成n+區域Ο，以 該n+區域42形成光電二極體PDi。基板4〇中，在與元件 分離絕緣膜41重疊之適當位置，形成有用來在上下方向（與 基板40的主面正交之方向）貫穿元件分離絕緣臈41與基板 4〇之射匕’在該透孔中與基才反4〇接觸之部分有絕緣膜 24覆盍在其内壁的全面。在該透孔的内部(絕緣膜24之内 側與元件分離絕緣膜41的内部）充填著導電性材料，以該 導電性材料來形成埋設配線23。該埋設配線Μ的上端， 係由基板40(元件分離絕緣膜41)的表面 配線構造47内邱报孑+ # & 2 接觸於在

Trg7 μ内。卩形成之配線膜57的下面。配線膜57的 下面，亦與相對應的„+區域42的表面連接，因而使η.區 75 200803484 域42與埋設配線23形成電氣連接。埋設配線23的下端， 係由基板40(元件分離絕緣膜41)的内面外露，並與相對應 的凸塊電極90形成機械及電氣連接。 在下位半導體電路層22C，中，形成有：（kxm)組之傳 送閘極群TGi〜TGn ; (kxm)個重置電晶體TrRST ; (kxm)個放 大電晶體TrAMP ; (kxm)組之儲存用電容元件群Csti〜CsTn ; 及（kxm)組之輸出電晶體群ΤΓ〇υτι〜ΤΓ〇υτη。重置電晶體

TrRST、放大電晶體TrAMP、儲存用電容元件CST1〜csTn、及 輸出電晶體Tr0UT1〜Tr〇UTn，具有與第6實施形態之影像感 測器2A時（參照圖7及圖9)相同之構成，因此，對相同要 件係賦予相同符號並省略其說明。再者，在圖17中，儲 存用電容兀件cST1〜cSTn與輸出電晶體Tr〇uTi〜Tr〇uTn已被 省略。 。傳送閘極TG^TGn，具有如下之構成。例如以傳送閘 木TGl而ΰ，如圖17所示般，係由M〇s電晶體所構成， 2包含閘極77、及隔著該閘極77於其間而在兩側形成之 一對η+型區域（源極、汲極區域）76。閘極77，係透過未圖 示之配線而有傳送閘極控制訊號〜的施加。—η +型區域 6(源極、汲極區域），透過形成於配線構造74内部之導電 性接觸插塞78、80、82，及配線膜79、81和83,與相對 應的凸塊電極90形成電氣連接。其結果，傳送閑極叫 中的該源極、汲極區域，透過埋設配線23而與上位半導 體電路層21C中相對應的光電二極體pDi形成電氣連接。 该MOS電晶體的另一 n+型區域％源極、汲極區域），透 76 200803484 過形成於配線構造74内部之導電性接觸插塞78及未圖示 之配線膜，而與相對應的重置電晶體ΤΓμτ及放大電晶體 TrAMP形成電氣連接。傳送閘極Τ(Ϊ2〜丁叱，與傳送閘極 具有相同構造。如所示，下位半導體電路層22C，内之傳送 閘極TG广TGn，係透過埋設配線23，而分別與上位半導體 電路層21C内之光電二極體PDi〜pDn形成電氣連接。 如上述，在圖丨6及圖丨7所示之第丨丨實施形態之影像 感測為2F，係運用第4實施形態之感測器電路！c(參照圖 5)，其係將（kxm)個像素區塊12(各像素區塊12包含^個像 素11)及（kxm)個埋設配線23,形成於上位半導體電路層21C 中，且係將（kxm)組之傳送閘極群TGi〜TGn、（kxm)個重置 電晶體TrRST、（kxm)個放大電晶體TrAMP、（kxm)組之選擇 電晶體群TrSELi〜TrSELn、（kxm)組之儲存用電容元件群 CST1〜CSTn、及（kxm)組之輸出電晶體群Tr〇UT1〜Tr0UTn，形成 於下位半導體電路層22C，中，並且進一步的透過埋設配線 23及凸塊電極90，使上位半導體電路層2 1 c中之像素區 塊12,與下位半導體電路層22C，中之傳送閘極tGi〜TGnrAMp 彼此形成電氣連接。 又’在下位半導體電路層22C，的上方之主面（配線構造 74的表面），係藉由凸塊電極90與黏著劑91，而與上位半 導體電路層21C的下方之主面（基板40的内面）成電氣及機 械連接，因此，兩電路層21C與22C，構成二段之半導體積 層構造（三維構造）。 因此，基於與上述第4實施形態之感測器電路1(：之 77 200803484 情形相同的理由，對 u 有像素11的訊號電荷能實質上同 時財存（貫質上同時曝 少 、匕），且不會發生習知的CMOS影 像感測斋之影像失直愔 一 彡 〜 ^ ’可對高速移動之待攝物體進行 又 ’像素區塊12的久務| t. 的各像素11，只包含一個光電二極 體，口此，相較於在一個 、 牡個像素中除光電二極體外尚包含三 個或四個]VfOS電 仏一 日日體之習知的CMOS影像感測器，能實 現較局的像素開口率（彳丨

羊（例如達60%左右），且像素U本身尺 寸亦能縮小。特別是’能較上述第5實施形態〜第 形態時要小。 、 再者’由於相較於f知的CMOS影像感測器具有較高 的像素開口率，因此，在 ^ ^ _ 你上位牛V體21C表面之受光區域 (^電_極體的開口部分）的總面積相對於攝影區域的總 =^之比例’能因而提高。特別是，能較上述第$實施形 恶〜第10實施形態時要高。 再者’藉由以輸出控制訊號p⑽Τη來控制輸出 電晶體 Τ 曰_ ir0UT1〜Tr0UTn之方式，將訊號往行訊號線37輸出 日守之4點’與像素區塊12中傳送閘極TG^TGn及選擇電 曰曰體群TrSEL1〜TrSELn的開閉之時點能彼此錯開，因此，相 較於不具有儲存用電容元件Cst广與輸出電晶體

Tr0UTl〜Tr〇UTn之情形，更能實施高速攝影，此亦為效果所 在。 (弟12實施形態） 圖1 8，係本發明第12實施形態之位址指定型影像感 78 200803484 測器2G的實際構成之要部截面圖。該影像感測器2G係相 當於，在上述第11實施形態之影像感測器2F(參照圖16 及圖17)將下位半導體電路層22C，保持原狀，並將上位半 導體電路層21C中的基板40予以上下逆向者。該影像感 測器2G，與本發明第3觀點之位址指定型影像感測器相對 應。 第12實施形態之影像感測器2 G，由圖18可以了解， 係使用微細的凸塊電極90與電氣絕緣性之黏著劑91，使 上位半導體電路層21D與下位半導體電路層22D，成電氣及 機械連接。下位半導體電路層21D，的構成，與第U實施 形態之影像感測器2F的下位半導體電路層2 1C，相同。在 該影像感測器2G，與上述第5〜11實施形態不同而並未使 用埋設配線23。 在上位半導體電路層21D中的基板40，與第11實施 形態之影像感測器2F的上位半導體電路層2 1C上下逆向， 配線構造47位在下側，基板40位在上侧。外部光係貫穿 基板40而照射在光電二極體PDi〜PDn，因此，基板4〇的 厚度較第11實施形態之影像感測器2F時要薄。 在配線構造47的内部，形成有導電性接觸插塞5 8， 其係分別與複數個n+型區域42(用以構成光電二極體 PD^PDJ的各個表面形成電氣及機械連接；及複數個配線 膜59 ’其係分別與其等導電性接觸插塞58形成電氣及機 械連接。其等配線膜59係配置在配線構造47的表面附近， 與對應的凸塊電極90形成電氣及機械連接。如所示，光 79 200803484 電二極體PD广PDn係透過相對應的凸塊電極90，而與下位 半導體電路層22D’中相對應的傳送閘極TGl〜TGn各形成電 氣連接。 圖18所示之第12實施形態的影像感測器2G，因具有 以上的構成，顯而易見，具有與第11實施形態之影像感 測器2F所述者相同的效果。 (第13實施形態） 圖20，係本發明第13實施形態之感測器電路3的要 部電路構成之電路圖。圖19，係使用該感測器電路3之位 址指定型影像感測器的全體構成之功能方塊圖。該感測器 電路3，與本發明第2觀點之感測器電路相對應。 圖19的影像感測器的全體構成，與圖1所示之位址指 定型影像感測器僅有的相異點在於，設置有能貫穿同一行 所屬之k個像素區塊12a之各重置線3 1。亦即，具備配置 成（kxn)列m行之陣列狀之（kxn)xm個像素Ua。在各像素 區塊12a中’係將屬於同一行的η個像素11 a彙整而以並 聯方式連接於共通節點19(在圖19中並未表示。在圖2〇 中與共通節點13 a相對應）。 在各像素區塊12a中，形成有m條之重置線31，其係 分別沿著像素陣列之對應行而延伸，並且貫穿該行所屬之 像素區塊12a。在各重置線31中的各像素Ua，分別與一 個重置電晶體連接。換言之，對於像素區塊12a所屬之n $像素Ua，分別設有重置電晶體TrRST1〜TrRSTn。放大電 曰曰體TrAMp，係對每一像素區塊12a設置一個。n個重置電 200803484 曰曰 fRSTl〜TrRSTn，係分別配置在相對應的像素區塊i2a 内的η個像素1 la之内部，放大電晶體TrAMP則是配置在 相對應的像素區塊12a的外部。 各重置線3 1，係用以重置對應行所屬之k個像素區塊 i2a中的像素lla之訊號電荷。對於其等像素11a之重置 用电壓Vrst的施加，係使用相對應的重置電晶體 TrRST1〜TrRSTn來進行。各放大電晶體TrAMP，係對於讀取自 φ 對應之像素區塊12a中的像素11a之訊號予以放大，然後 送至相對應的行訊號線37。經各放大電晶體TrAMp放大後 之訊號’依序被送至相對應的行訊號線3 7。 除了像素11 a及像素區塊12a的構成和重置線3 !的配 置，其他則與圖1之構成相同，因而省略有關其等之說明。 以下，邊參照圖20，邊說明第13實施形態之感測器 私路3、亦即用於構成方式如圖1 9所示之影像感測器之感 測器電路。圖20，係第j行所屬的二個像素區塊12a(i，j) _ 與12a(i+l，j)的電路構成。 位於上方之像素區塊12(i，j)，包含屬於第j行之第[ηχ (i-l)+l]列〜第（nxi)列之像素11。位於下方的像素區塊n(i+1， j)，包含屬於第j行之第[nxi+l]列〜第[nxG+l)]列之像素n。 上述二個像素區塊12(i，j)與12(i+l，j)，具有相同的構成， 因此，在以下的說明中主要以上方的像素區塊12(i，j)來說 明。 在像素區塊12a(i，j)中，包含|1個像素14。換言之， 其包含：η個光電二極體PD广PDn、n個傳送閘極TG^TGn、 81 200803484 及η個重置電晶體TrRST广TrRSTn。各像素&，包含一個 光電-極體、-個傳送閉極、及—個重置電晶體。傳送問 極TG广TGn，係分別由M〇s電日舻 电日日體所構成。重置電晶體

TrRST1〜TrRSTn’ Μ分別纟M〇s電晶體所構成。光電二極 體PDl〜PDn的各陽極，連接於節‘點15(節‘點15，係傳送閘 極TG广TGn中相對應者之其中一源極、沒極區域，與重置 電晶體TrRST1〜TrRSTn中相對應者之其中一源極、汲極區域 的連接點所在），陰極則共同連接於既定電位（通常為接地 電位)的端子或區域。重置電晶冑丁一〜丁、的另一源 極、汲極區域，連接於重置用電壓源（重置電壓=Vrst)。傳 达閘極TG广TGn各自之另一源極、汲極區域，共同連接於 共通節點13a。如所示，像素區塊12a(i，j}中之n個像素na， 係並聯於該像素11 a内之共通節點1 3 a。 像素區塊12a(i，j)之共通節點i3a，連接於相對應的放 大電晶體TrAMP之閘極。放大電晶體TrAMp，係設置在像素 區塊12a(i，j)的外側。放大電晶體ΤΓαμρ的一源極、汲極區 域，與直流電源（電源電壓=Vcc)連接，另一源極、汲極區 域（輸出側），則與該像素區塊12(i，j)的輸出端子（亦即相對 應的行訊號線37)連接。放大電晶體TrAMp的輸出端子（輸 出側之源極、沒極區域），透過電阻R而與既定電位（通常 為接地電位）的端子連接，構成了源極隨麵器形式之放大 器。在節點1 5中有產生寄生電容，但在圖20中予以省略。 放大電晶體TrAMP之輸出側的源極、沒極區域，與相 對應的行訊號線37連接。因此，放大電晶體TrAMp的輸出 82 200803484 訊號，亦即η個光電二極體PDi〜PDn的時序（serial)輸出訊 號’依序被送至相對應的CDS電路36。又，由CDS電路 36被送往水平訊號線33時，係藉由水平掃描電路％的掃 描而透過m個行選擇訊號38來選擇該行訊號線37，藉此 而將該時序輸出訊號傳送至水平訊號線33。之後，被傳送 至β又在水平戒號線33的一端（在圖丨9係位於右端）之該影 像感測器的輸出端子（未圖示）。 像素區塊12a(i，j)以外的所有像素區塊12a，與像素區 塊12a(i，j)具有相同構成，因此，與上述相同，n個光電二 極體PDl〜PDn之時序輸出訊號被傳送至該影像感測器的輪 出端子。可藉此而進行待攝物體的攝影。 其次，針對於具備上述構成之感測器電路3之影像感 測器的動作（從訊號電荷的產生、貯存，直到訊號的輸出為 止）提出如下說明。 I所有像素（所有光電二極體）之整體重置 首先’使各個施加於MOS電晶體的閘極之傳送閘極 控制訊號ρτ1〜Φτη的邏輯狀態成為H(高），使所有傳送閘 極TGfTGn成為導通狀態（該M〇s電晶體具有n個，其係 #曰用以構成设置在所有像素i 的光電二極體PDl〜之 各傳送閘極TGi〜TGn、即第1閘極元件之電晶體）。 接著’在該狀態下，使共同施加於重置電晶體 TrMT1〜TrRSTn的閘極之重置控制訊號p 的邏輯狀態成為 “使所有重置電晶體TrRsTi〜TrRsTn成為導通狀態（該重置 兒晶體TrRST1〜TrRSTn係指，設置在各像素區塊12a内的像 83 200803484

RST 素11a的各重置電晶體）。其結果，既定的重置電壓、 ΓΑΜΡ的閘極 透過節點15,而整體同時施加於所有像素山之光電二極 體PD广PDn。如所示，所有像素na係整體被重置，亦即 進行整體重置」。此時，所有放大電晶體Tr 之電壓亦被重置。 2.曝光（電荷貯存）

其次’使施加於傳送閘極TG1〜TGn之傳送閘極控制訊 號pT1〜pTn的邏輯狀態成為LOW(L)，使所有傳送閘極 TGi〜TGn成為斷開狀態。又，在此同時，使重置控制訊號 hST的邏輯狀態成為L，所有重置電晶體ΤΓ_〜υ 成為斷開狀態。 Π 之後 極體PD1 存訊號電 非常的長 ，在該狀態下將光照射在所有像素lla的光電二 〜PDn，使所有光電二極體ΡΕ>1〜p〇n整體產生、貯 荷。照射時間一般達到數百# sec乃至數msec， 。在結束訊號電荷的產生、貯存之同時，使重置控制訊 號p RST的邏輯狀態成為Η而使所有重置電晶體 TrRST广TrRSTn整體成為導通狀態，且使傳送閘極控制訊號 Ρ τι φ Tn的邏輯狀悲成為η而使所有傳送閘極TG广 成為導通狀態。待經過既定時間（例如^㈣後，使重置 控制Λ唬p RST的邏輯狀態再度成為L而使所有重置電晶體 TrRST1〜TrRSTn整體成為斷開狀態，並且在此同時，使所有 傳送閘極控制訊號广φτη的邏輯狀態再度成為L而使所 有傳送閘極TGi〜TGn成為斷開狀態。如此，將重置電壓 84 200803484 暫時施加〜所有共通節點13a(亦即所有放大電晶體TrAMp的 閘極）’以將所有放大電晶體TrAMp的閘極電壓設定（重置） 成既定之基準電壓。 3·訊號之讀取及其放大 以上述方式而在所有光電二極體PD广PDn產生、貯存 之電荷量，經下述方式而以電壓形式將等比於其之訊號由 像素11a中讀取，進而放大。

亦即’首先藉垂直掃描電路34與水平掃描電路35來 選擇一個像素區塊12a後，使該像素區塊12a中的η個傳 送閘極控制訊號ρ Τ1〜0 Τη之邏輯狀態依序由L變成Η，而 使傳送閘極TG广TGn依序成為導通狀態。又，在將其等之 v通狀怨保持既定時間（例如01 # sec)後，又依序使其等 之邏輯狀態回到L。如此，來自該像素區塊Ua中的所有 光電二極體PDi〜PDn之訊號，遂依時序而於節點Μ讀取。 在此期間，所有重置電晶體TrRsTi〜被保持在斷開狀

以源極隨耦器形式而與節點13a連接之放大電晶體 TrAMP，由於其閘極與節點…連接，因此，被讀取至㈣ ⑴之電壓訊號乃立刻由該放大電晶體TrAMp放大。又，經 :大後之訊號’從該放大電晶體I的輸出端子侧之源 極、沒極區域往行訊號線37輸出。 體：=二素區塊12a中的n個像素lla(亦即光電二極 =1;取訊號而予放大時’從讀取-個像素聞 如先電-極M PD1)之訊號並將其放大的這個 85 200803484 异起，直到開始下一像素lla(例如光電二極體pE>2)之訊號 項取的延段期間，如上述，必須使用於該像素1 i a之重置 電晶體TrRSTl成為導通狀態，以將重置電壓vRST暫時施加 〜節點13a，將所有該節點13a(放大電晶體TrAMp的閘極）設 疋（重置）在基準電位。原因在於，若不如此，恐怕之前的 像素lla(例如光電二極體pDi)之訊號的殘留影響會造成隨 後像素lla(例如光電二極體Pd2)發生訊號誤差情形。 瞻由於在該像素區塊12a中具有n個像素na(n個光電 二極體PDl〜PDn)，因此，以傳送閘極控制訊號ρ Τ1〜φ τη進 仃之讀取動作，次數共有η次；由放大電晶體TrAMp進行 之放大動作，次數共有n次；放大電晶體㈣之重置動 作’次數共有（η-1)次。 具體而言，例如，在最初先使該像素區塊12a之第工 傳送閘極TG!暫時成導通狀態，與訊號電荷（即貯存於第^ 光電二極體PDi之訊號電荷）成比例之訊號遂於節點丨讀 ，取。該訊號立即被放大電晶體TrAMp所放大，然後將取得 之放大訊號往行訊號線37傳送。接著，使得與該光電二 極體PD,連接的重置電晶體TrRsTi暫時成導通狀態，將重 置電壓VRST暫時施加在節點13a，而將所有放大電晶體 TrAMp的閘極（節點14)重置於基準電位。 之後，使該像素區塊12a中第2傳送閘極tG2暫時成 導通狀態，由節點13a來讀取與訊號電荷（即貯存於第2光 電二極體PD2之訊號電荷）成比例之訊號。該訊號立即被放 大電晶體TrAMP所放大，然後將得到的放大訊號往行訊號 86 200803484 線3 7傳送。並a ^ _人’使侍與該光電二極體ρε>2連接之重置 晶 丁 … RST2暫時成導通狀態，將放大電晶體TrAMP的閘 極（卽點14)重署n 一 ；基準％位。接著，依序對第；3光電二極 Μ ΡΕ>Ί 4光電二極體叩4等重複上述之相同動作。最 " 、十對第η光電二極體pDn實施讀取動作與放大動作 後，乃結束該像素區塊12a的處理。 ^圖1的影像感測器、中，與該像素區塊12a對應之放 大包日日體TrAMp的輸出端子為i個，因此，由該像素區塊 ^ =斤有光電一極體PD1〜PDn取得之η個訊號，係從 大電β曰體TrAMp之輸出端子側的源極、汲極區域依時 1出至行桌號線37。亦即，由該像素區塊1所輸出之 '成為條以隔著既定間隔方式來連結n個脈衝波形 以供反映光電二極體PDi〜pDn的訊號電荷量（照射光之量） 之時序訊號。 上述影像感測器（參照圖19)，合計有（kxm)個像素區塊 12a，因此，在掃描所有像素Ua的期間，上述動作係重複 (kxm)次 〇 由該像素區塊12a所輸出之訊號，亦即是將n個脈衝 以隔著既定間隔之方式而連結成的一條時序訊號，被送至 周知的取樣及保持電路或A/D轉換電路，以進行既定之訊 號處理。 現在實務上最快曝光速度（亦即最短的訊號電荷貯存期 間）為（1/8000)秒卜125#sec)。因此，對於（kxm)個像素區 塊12a，若能以下述方式來設定n值（各像素區塊12&中的 87 200803484 像素11 a的總數），就能使所有像素區塊12a所屬之像素 11 a(光電二極體PDcPDn)的訊號電荷貯存（曝光）能實質上 同時進行，亦即求出由重置電晶體TrRST1〜TrRSTn對節點 1 3 a(放大電晶體TrAMP的閘極）的重置動作達到必要次數（亦 即η次）時所需k間（總重置時間），與該像素區塊12 a中的 所有像素11a(光電二極體PD^PDJ送出之訊號被相對應的 放大電晶體TrAMP所放大時所需時間（總放大時間）之和，然 籲後使該和之（kxm)倍之時間遠遠小於最短之訊號電荷貯存期 間（=125# sec)。換言之，所有像素山之訊號電荷能實質 上同時貯存（實質上同時曝光化）。 〜 η ·〜I匪現分 別獨立輸出，因此，對於其等輸出時序訊號，能以並聯方 式來進行類比、數位（A/D)轉換等處理。藉此，相較於習知 的⑽S影像感測器，能有更高速的資料處理。此點亦有 盈於實質上同時曝光化的實現。 + F播上述動作可以了解，若以1訊框内來觀察，由各像 素區塊12a所輸出之時序輸 的結束，相較於在# 是越接近掃描時間 相叙於在該知描期間初始 電荷貯存期間越長（儘管相當微量）。因此生=者，其 確性更佳之影像資料、或為了且有)大的口此/為了取得準 設有周知的電路，以徂4 /、 的η值’亦可在後段 电路以供按照電荷貯存期門沾结,/ 號修正。藉此 子』間的受化來進行訊 影響。 料避免μ電荷貯存_的變動所 由於可藉上 述方式而實質同時曝光化 不會發生習知 88 200803484 的CMOS影像感測器之影像失真情形，可對高速移動之待 攝物體進行攝影。

再者，共通的放大電晶體Τγαμρ，係以與各像素區塊12a 對應之方式而設置在該像素區塊丨2a的外側，因此，在該 像素區塊12a中的各像素lla，只需包含一個光電二極體 與一個閘極元件（MOS電晶體）及一個重置電晶體（M〇s電 晶體）。因此，相較於在一個像素中除光電二極體尚包含三 個或四個MOS電晶體之習知的CM〇s影像感測器，可實 現較高的像素開口率（例如6〇%左右）。其像素開口率，與 使用第1實施形態之感測器電路丨（亦即僅包含一個光電二 極體與-個閘極元件者）之影像感測器（參照圖丨及圖幻相 較，因為有重置電晶體，而呈對應之降低。 再者，在習知的CMOS影像感測器中，訊號處理係按 照掃描線的數量而依時序進行，而必需有高速的a/d轉換 電路，但在使用該第13實施形態之感測器電路3之影像 感測器中U η值設定的較掃描線數量為小而能提高並 聯程度，因而能容許各放大電晶Μ 1有較慢的時序輸 出訊號之處理速度。因此，能使用構成方式更為簡單之A/D 轉換電路，此亦為其效果所在。 又’來自η個光電二極體pD广％之η個輸出訊號， 係以串聯之形態而由各放大電晶體TrAMp輸出，因此，與 各：二電B曰體TrAMp的輸出端子連接之下一段的配線會趨 於簡單，此亦為其效果所在。 (第Μ實施形態） 89 200803484

圖21，係本發明第14實施形態之位址指定型影像感 測器4的要部電路構成之電路圖；圖23，係表示該影像感 測器4的實際構造之要部截面圖。該影像感測器4所使用 之感測益電路’係在上述第13實施形態之感測器電路3 (參 照圖20)之放大電晶體TrAMP(該放大電晶體TrAMp係以與各 像素區塊12a成對應之方式而設置）的輸出側之源極、汲極 區域，連接η個選擇電晶體TrsELi〜TrsELn(第2閘極元件）， 使得放大後之η個光電二極體PDi〜PDni n個輸出訊號， 透過選擇電晶體TrSEL1〜TrsELn而以並聯方式輸出，係積層 上位半導體電路層21E與下位半導體電路層22E而成二段 之三維積層構造。該影像感測器4,與本發明第4觀點之 影像感測器相對應，在其中所使用之感測器電路，與本發 明第2觀點之感測器電路相對應。 影像感測器4的全體構成及動作，與圖19所示者相同， 因而省略有關其等之說明。又，w 21之電路構成，係在 圖20的第13實施形態之感測器電路3又追加n個選擇電 晶體TrSEL广TrSELn(第2閘極元件）者（其中並無儲存用電容 元件與輸出電晶體），因此’對於相同於圖2Q之要件係賦 予相同符號並省略其說明。其中，在該影像感測器4中， 在上位半導體電路層21E中所形忐夕々你主 丁 W々或之各像素區塊i 2a的共 通郎點13 a、與在下位丰導轉雷@ 、佑r诅千¥體電路層22E中所形成之放大 電日日體Τ Γ a μ P的間極間，得栋用田a ,, 少 J你便用周知的埋設配線23以達成 彼此電氣連接’因此，在圖21 φ 上 π w zi干，追加了埋設配線23、 该埋設配線2 3所產生之窬决帝^ 之哥生电阻、及寄生電容（：01和C〇2 ο 90 200803484 埋設配線23，對各像素區塊12a(亦即n個像素Ua)設置有 一個0 接著說明影像感測器4的實際構造。 由圖23可以了解，影像感測器4係使用埋設配線23、 微細之凸塊電極90、及電氣絕緣性之黏著劑91，使上位 半導體電路層21E與下位半導體電路層22E形成為機械及 電氣連接。

在上位半$體電路層21E中，形成有（kxm)個像素區 塊12a，亦即有（kxn)xm個像素1 ia。因此，在上位半導體 電路層21E中包含··（kxn)xm個光電二極體（亦即有化咖) 組之光電二極體群PD广PDn) ; (kxn)xm個傳送閘極（亦即有 (kxm)組之傳送閘極群TG广TGJ;及（kXn)Xm個重置電晶 體（亦即有（kxm)組之重置電晶體群TrRsTi〜TrRsTj。在上位 半導體電路層21E中，進一步形成有（kxm)個埋設配線23。 在下位半導體電路層22E中，形成有（kxm)個放大電 晶體TrAMP;及（kxn)xm個選擇電晶體（亦即有（kxm)組之選 擇電晶體群TrSEL1〜TrSELn)。 在上位半導體電路層21E，係在p a 一 _ , 口口巫攸刊 的表面區域，以既定圖案而形成元件分離絕緣膜41，藉此 而將（kxn)xm個之元件區域形成並排之陣列狀，如同圖a 之布局方式所示般。其等元件區域，分別與一個像素Ha 相對應。 ' 在與像素區塊 有η個光電二極體 12a(i’ j)對應之元件區域的内部，形成 PD广PDn ; n個傳送閘極TGi〜TGn ;及e 91 200803484

重置電b曰體TrRST广TrRSTn。以光電二極體pDi為例如 圖23所示般，係由形成^ p型基板4() @ n+型區域^所 構成（亦即p-n接合之光電二極體）。傳送閘極TG!，係由 M〇S電晶體所形成，其包含閘極44、及隔著該閘極44於 其間並與a區域42成為對向m區域43。傳送閉極 TG】’因為光電二極體PDi的n+型區域42共用之故，傳送 閘極tGi的-源極、汲極區域，與光電二極體ρ〇ι的陽極 形成電氣連接。存在於閘極44與基板4()的表面之間之問 極絕緣膜，在圖23已予省略。閘極44，係透過在基板4〇 表面形成之配線構造47巾ίΛ阳硷，二β、 ^再仏^γ的配線，而與相對應的讀取控 制線3 2形成電氣連接。 重置電晶體TrRST1，係由MOS電晶體所形成，其包含： 閘極49;及’隔著該閘極49於其間並與〆型區域42成為 對向之型區域43a。重置電晶體，由於光電二極 體PD丨的n+型區域42係為共用’重置電晶體Tr則的一 源極、沒極區域，與光電二極體PDi的陽極形成電氣連接。 η型區域43a(源極、汲極區域）中，係透過未圖示之配線而 有重置電壓VRST之施加。 其他的光電二極體PR〜PDn、傳送閘極tg广丁叱、及 重置電晶體TrRST广TrRSTn，分別與光電二極體pDi、傳送 閘極TG!、及重置電晶體TrRsTi具有同樣的構成。 在配線構造47的内部，形成有：以既定圖案而形成之 配線膜46;及’用以使傳送閘極叫〜％之η個n+型區 域43與該配線膜46形成電氣連接之n個導電性接觸插塞 92 200803484 在像素區塊12a(i，j}中的n個傳送閘極tg广瓜，係 藉由其等接觸插塞45而分別與配線膜46形成電氣連接， 因此，傳送閘極TG广TGn係並聯於共通節點⑴。 在上位半導體電路層21E内的n+型區域Ο，具有FD(浮 置擴散)區域的功能’亦即，所具有之功能係，藉由光電轉

換而將貯存於光電二極轉P 壓訊號。 "體一之訊號電荷量轉換成電

在基板4〇中’形成有用以使元件分離絕緣膜41盥基 板:在上下方向（與基板4〇的主面正交之方向）貫穿之㈣ m)個透孔’其形成位置位於’鄰接傳送閑極tGi〜tg的n+ ，區域（源極、汲極區域）43之元件分離絕緣膜Μ :重疊 孔中與基板4G接觸之部分，被絕緣膜Μ而覆蓋 ==全面。在該透孔的内部(絕緣膜24的内側與元 性:：‘緣膜41的内部)’充填著導電性材料，由該導電 基板40=^埋設Γ線Μ。該埋設配線23的上端，係由 ^造47二分，Γ絕緣^ 41)的表面外露’並與形成於配線 接^插*敎導電性接觸插塞…的下端連接。該導電性 从連接因3了上端’與形成於配線構造47内部之配線膜 盘相對庫的1" ’埋設配線23透過導電性接觸插塞23a而 j對應的配線臈46形成電氣連接。其結果，像素區塊 之n個傳送間極$ ，、及極 區域）4；3,如圄土匕巧（源極、汲極 線23有妓通的1之電路構成所示般，與相對應的埋設配 板的内、=二埋設配線23的下端，係由基 °在/、下鈿與相對應的凸塊電極90形成 93 200803484 機械及電氣連接。 在下位半導體電路層22E中，係在p型單晶矽基板6〇 的表面區域，以既定圖案而形成元件分離絕緣膜6丨，藉此

TrAMP用的元件區域、及既 SELn用之兀件區域。此處’ 而形成既定數量之放大電晶體 定數量之選擇電晶體TrSEL1〜Tr 以對應於一個像素區塊i2a(i，j)之構成來說明。 放大電晶體TrAMP，係由MOS電晶體所構成，其包含

閘極65、及隔著該閘極65於其間而在兩側形成之一對γ 型區域（源極、汲極區域）64。閘極65係透過在配線構造74 的内邛开> 成之導電性接觸插塞71、配線膜72、導電性接 觸插塞}4a、及配線膜75，而與相對應的凸塊電極9〇形成 电氣連接。其結果，放大電晶體TrAMp的閘極，係透過對 應的埋設配線23，而與上位半導體電路層2丨中相對應的 共通節點13a(像素區塊i2a(i，j))形成電氣連接（參照圖 21)又，一 n型區域64(源極、汲極區域），係透過形成 於配線構造74内部之導電性接觸插塞69，而與形成於配 線構造74内部之配線膜73形成電氣連接。另一 η+型區域 64(源極、汲極區域），係透過未圖示之配線而有電源電壓 Vcc的施加。 η個遠擇電晶體TrSEL1〜TrSELn，各由MOS電晶體所構 成’其包含閘極67、及隔著該閘極67於其中而在兩側形 成的一對n+型區域（源極、汲極區域）66。一 n+型區域（源極、 汲極區域）66，係透過在配線構造74的内部形成之導電性 接觸插基70及配線膜73，而與相對應的放大電晶體Tr 94 200803484 的一 n+型區域（源極、汲極區域）64形成電氣連接。閘極67 係透過在配線構造74的内部形成之配線，而與輸出選擇 線39形成電氣連接。在選擇電晶體TrSEL1〜TrSELn的閘極 67 ’係透過相對應的輸出選擇線39而分別有既定的輸出 送擇訊號φ SEL1〜φ SELn的施加。 如上述，在圖23所示之第14實施形態之影像感測器 4 ’係運用圖21所示之感測器電路，其將（kxm)組之光電二 極體群PD广PDn、（kxm)組之傳送閘極群tg广TGn、（kxm) 組之重置電晶體群丁rRST1〜TrRSTn、及（kxm)個埋設配線23， 形成於上位半導體電路層21E中，且將（kxm)個放大電晶 體TrAMP與（kxm)組之選擇電晶體群TrSEL1〜TrSELn形成於下 位半導體電路層22E中，並且透過埋設配線23及凸塊電 極90，使上位半導體電路層21E中之像素區塊傳送閘 極群TGl〜TGn)與下位半導體電路層22E中的放大電晶體 TrAMP彼此形成電氣連接。 又’在下位半導體電路層22E的上方之主面（配線構造 74的表面）係藉由凸塊電極90與黏著劑91，而與上位半 導體電路層21E的下方之主面（基板40的内面）成電氣及機 械連接，因此，兩電路層21E與22E構成二段之半導體積 層構造（三維構造）。 口此基於與上述第13實施形態之感測器電路3之情 φ相同的理由’對所有像素丨丨a的訊號電荷能實質上同時 貯存（貝貝上同日守曝光化），且不會發生習知的影像 感測器之影像失直愔形一 〃 It $ 可對同速移動之待攝物體進行攝 95 200803484 影0 又，像素區塊12a的各像素Ua，只包含一個光電二 極體、與-個間極元件_s電晶體）及一個重置電晶體 (MOS電晶體)’因此’相較於在一個像素中除光電二極體 外尚包3二個或四個M〇s電晶體之習知的cm〇s影像感 測器，能實現較高的像素開口率（例如達6〇%左右），且像 素11 a本身尺寸亦能縮小。 _ 再者，由於相較於習知的CMOS影像感測器具有較高 的像素開口率’因此，在上位半導體21e表面之受光區域（各 光包一極體的開口部分）的總面積相對於攝影區域的總面積 之比例，能因而提高。 (弟15實施形態） 、抑圖22,係本發明第15實施形態之位址指定型影像感 測益4A的要部電路構成之電路圖；圖24，係表示該影像 感測器4A的實際構造之要部截面圖。該影像感測器4A， φ 係在上述第14實施形態之影像感測器電路4所使用的感 測态電路（參照圖21)中，於n個選擇電晶體τ A A S E L η 的各輸出側，追加形成有儲存用電容元件CST1〜C^n、及輸 出私晶體Tr0UT1〜Tr〇UTn，其係積層上位半導體電路層21e 與下位半導體電路層22E，而成二段之三維積層構造。該影 像感測器4A，與本發明第4觀點之影像感測器相對應。 由圖24可以了解，影像感測器4A係使用埋設配線23、 微細之凸塊電極9〇、及電氣絕緣性之黏著劑91，使上位 半導體電路層21E與下位半導體電路層22E，形成機械及電 96 200803484 氣連接。 上位半導體電路層21E，與上述第14實施形態之影像 感測器4(參照圖23)所述者具有相同構成，因此，係賦予 相同於第14實施形態時之符號並省略其詳細說明。 下位半導體電路層22E，，與上述第14實施形態之影 像感測器4的下位半導體電路層22E具有大致相同的構 成，但僅有的相異點在於，追加形成有儲存用電容元件 CST丨〜CSTn、及輸出電晶體Tr〇UT丨〜Tr〇UTn。亦即，在下位半 導體電路層22E，，除了有（kxm)個放大電晶體TrAMp、及（卜 m)組之選擇電晶體群丁〜如〜η·，亦形成有^㈣組之儲 存用電容元件群cST1〜cSTn、及（kxm)組之輸出電晶體群 ΤΓουτι〜Tr0UTn。 如圖24所示般，在下位半導體電路層22£，中，在基 板60的表面區域以既定圖案而形成元件分離絕緣膜61， 藉此而形成既定數量之放大電晶體TrAMp用之元件區域、 既疋數里之砥擇電晶體丁“叫〜丁。—、儲存用電容元件 cST1〜cSTn、及輸出電晶體ΤΓ〇υτι〜Tr〇uTn用之元件區域。 放大電晶體TrAMp的構成，與上述第14實施形態之影 像感測器4(參照圖23)之情形相同，係由m〇s電晶體所 構成，其包含閘極65、及隔著該閘極65於其間而在兩側

形成之對11型區域（源極、汲極區域）64。放大電晶體TrAMP 的電氣連接，亦與第14實施形態之影像感測器4(參照圖21) 之情形相同。 η個透擇電晶體TrsEL1〜TrSELn，分別與上述第14實施 97 200803484 ’係由MOS電晶 形態之影像感測器4時具有相同的構成

體所樣成，其包含 而在兩側形成之一 儲存用電容元件C :閘極67 ;及，隔著該閘極67於其間 對n+型區域（源極、汲極區域）66。又， st广CSTn及輸出電晶體ΤΓ〇υτι〜Tr〇uTn，係 以圖24所示之電路構成方式而與該MOS電晶體連接

例如以選擇電晶體而言，一型區域（源極、 汲極區域）66,係透過在配線構造74的内部形成之導電性 接觸插塞70、69、及配線M 73，而與相對應的放大電晶 體TrAMP的一 n+型區域（源極、汲極區域）64形成電氣連接。 閘極67係透過在配線構造74的内部形成之配線，而與輸 出選擇線39形成電氣連接，而有輸出選擇訊號^⑴的施 加。選擇電晶體TrSEL1的另一 n+型區域（源極、汲極區域）66, 連同以閘極67a為準時係位於其反側之n+型區域66&，構 成了具有儲存用電容元件Csti功能之M〇s電容器。該 型區域66a，連同閘極67b，以及以該閘極^几為準時係位 在該n+型區域66a的反側之n+型區域66a，構成了作為輸 & f日日體Tr〇UTl 功能之Μ Ο S電晶體。閘極6 7 a與既定電 位（通$為接地電位）的端子連接。閘極67b係透過未圖示 之配線而與輸出控制線39a形成電氣連接，而有輸出控制 δ孔號之W OUT1之施加。 如所示，在一個元件區域内，形成有選擇電晶體 TrSEL1、儲存用電容元件Csti、及輸出電晶體Tr〇un。此點 對於其他選擇電晶體Tqel2〜TrsELn亦是相同。 如上述，在圖24所示之第1 5實施形態之影像感測器 98 200803484

4，係運用圖22所示之感測器電路，其將（kxm)組之光電二 極體群PD广PDn、（kxm)組之傳送閘極群TGi〜TGn、（kxm) 組之重置電晶體群TrRST1〜TrRSTn、及（kxm)個埋設配線23， 形成於上位半導體電路層21E中，且將（kxm)個放大電晶 體TrAMP、（kxm)組之選擇電晶體群丁^⑴〜丁^心、（kxm)組 之儲存用私谷元件群CST1〜cSTn、及（kxm)組之輸出電晶體 群Tr0UT1〜Tr0UTl^成於下位半導體電路層22E，中，並且透 過埋叹配線23及凸塊電極9〇，使上位半導體電路層2 i E 中之傳送閘極群TG^TGn與下位半導體電路層22Ε，中的放 大電晶體TrAMP彼此形成電氣連接。 又，在下位半導體電路層22E，的上方之主面（配線構造 Μ的表面），係藉由凸塊電極％與黏著劑91，而與上位半 導體電路層21E的下方之主面（基板4〇的内面）成電氣及機 械連接’因此，雨雷软 兩電路層21E與22E，構成二段之半導體積 層構造（三維構造）。 y 口此基於與上述第13實施形態之感測器電路3之情 同〜的理由肖所有像素山的訊號電荷能實質上同時 貝:子(貫質上同時曝光化)，且不會發生習知的CMOS影像 =測器之影像失真情形，可對高速移動之待攝物體進行攝 托触 t 〜廿丨豕系Ha，只包含一個光電二 β _、/、一個閘極元件（]^〇 , # ^ 電曰曰體）及一個重置電晶體 外尚包含H 在一個像素中除光電二極體 個或四個_電晶體之習知的CMOS影像威 99 200803484 測為，能貫現較高的像素開口率（例如達60%左右），且像 素11 a本身尺寸亦能縮小。 再者，由於相較於習知的CM0S影像感測器具有較高 的像素開口率，因此，在上位半導體2ie表面之受光區域（各 光電—極體的開口部分)的總面積相對於攝影區域的總面積 之比例，能因而提高。 ，"再者’藉由以輸出控制訊號φ〇υτι〜φ·η來控制輸出 =曰日體Tr0UT广Tr0UTn之方式，將訊號往行訊號線37輸出 =之時點，與像素區塊12a中傳送閘極tg广ΤΙ及選擇電 曰曰體群丁rSELi〜TrsELn的開閉之時點能彼此錯開，因此，相 幸乂於第14實施形態之影像感測器，更能實施高速攝影， 此亦為效果所在。 (苐1 6實施形態） 上述第5〜第12實施形態之位址指定型影像感測器 2〜2〇與第14及第15實施形態之位址指定型影像感測器4

/V ，均是將上位及下位的二個半導體電路層予以積層而 成為一層構造’然而，本發明之影像感測器並不侷限為二 运構迨。亦可以是將三層或四層以上之半導體電路層予以 矛貝層而構成者。以下提出一說明例，該例係由上位、中位、 下位之二層的半導體電路層所構成。 圖28’係本發明之第16實施形態之位址指定型影像 感測為2H的要部電路構成圖；圖29，係同一影像感測器 2H的實際構造之要部截面圖。該影像感測器2h，係使用 上述第3實施形態之感測器電路1B(參照圖4)者，其與使 100 200803484 用该感/則器電路1B的弟5實施形態之二段的三維積層構 造之影像感測器2(參照圖6及圖8)間，雖然具有大致相同 的構成，但不同之處在於，其係將上位半導體電路層2lF、 中位半導體電路層22Fa、及下位半導體電路層22Fb予以 積層而構成之三段的三維積層構造。該影像感測器2H，與 本發明第2觀點之影像感測器相對應。 上位半導體電路層2 1F的構成，與上述第5實施形態 之影像感測器2的上位半導體電路層21(參照圖8)所述者 相同。 在影像感測器2中於下位半導體電路層22形成的（kx m)組之重置電晶體TrRsTi〜TrRsTn、及（kxm)個放大電晶體 TrAMP ’被形成於中位半導體電路層22Fa。上位半導體電 路層21F中的各像素區塊12，與中位半導體電路層22Fa 中相對應的重置電晶體Τγ_〜TrRsTn及放大電晶體TrA·， 係透過在上位半導體電路層2 1F中所形成之相對應的埋設 配線23，而使彼此形成電氣連接。 在影像感測器2中於下位半導體電路層22形成的（Κχ 之遥擇電晶體〜ΤΓ^η，係形成於下位半導體電 路層22Fb中。中位半導體電路層22Fa中的各放大電晶體 TrAMp ’與下位半導體電路層22Fb中相對應的選擇電晶體 TrSEL1〜TrSELn間，係透過在中位半導體電路層22Fa中所形 成之相對應的埋設配線23,而使彼此形成電氣連接。 接著，邊芩照圖29邊說明影像感測器2H的實際構造。 上位半導體電路層21F的構成，與上述第5實施形態 101 200803484 之影像感測器2的上位半導體電路層21(參照圖8)所述者 相同’因而對於相對應的要件乃賦予相同符號並省略其說 明。

中位半導體電路層22Fa，與影像感測器2的下位半導 體包路層22的構造（參照圖8)相似，係在P型單晶矽基板 6〇的表面區域以既定圖案而形成元件分離絕緣膜61，藉 此而形成既定數量之重置電晶體TrRST用之元件區域、及 既疋數置之放大電晶體TrAMP用的元件區域。 4置電ag體TrRST如圖29所示般，係由MOS電晶體 所構成’其包含閘極63、及隔著該閘極63於其間而形成 於兩側之一對n+型區域（源極、汲極區域）62。閘極63係透 過幵y成於基板60表面之配線構造74中的配線，而與相對 應的重置線31形成電氣連接。-n+型區域62(源極、汲極 區域），係透過形成於配線構造74内部之導電性接觸插塞 68、配線膜72、導電性接觸插塞74a、及配線膜75，與相 對應的凸塊電極90形成電氣連接。其結果，重置電晶體

TrRST之一源極、汲極區域，係透過相對應的埋設配線23， 而與上位半導體電路層21F中相對應的共通節點13(像素 區塊12(i，j))形成電氣連接（參照圖6)。另一 γ型區域62(源 極、汲極區域），則透過未圖示之配線而有重置電壓'π 之施加。 放大電晶體TrAMP係由MOS電晶體所構成，其包含： 閘極65，及，隔著该閘極65於其間而形成於兩側之一對 η型區域（源極、汲極區域）64。閘極65係透過形成於配線 102 200803484 構造74内部之導電性接觸插塞7丨、配線膜72、導電性接 觸插塞74a、及配線膜75，而與相對應的凸塊電極9〇形成 電氣連接。其結果，放大電晶體TrAMp的閘極，係透過相 對應的埋設配線23，而與上位半導體電路層21中相對應 的共通節點13(像素區塊12(ί，υ)形成電氣連接（參照圖6)。 又 11型區域64(源極、汲極區域），係透過形成於配線 構造74内部之導電性接觸插塞69、配線膜73、及導電性 • 接觸插基23a，而與形成於下位半導體電路層22fb之導電 眭插基23形成電氣連接。另一 n+型區域64(源極、汲極區 域），則透過未圖示之配線而有電源電壓Vcc的施加。 下位半導體電路層22Fb，係在p型單晶矽基板60,的 表面區域以既定圖案形成元件分離絕緣膜61，，藉此而形 成既疋數$之選擇電晶體TrsEu〜TrsEh用的元件區域。選 擇電晶體TrSEL1〜TrSELn各由M〇s電晶體所構成，其包含閘 極67、及隔著該閘極67於其間而在兩側形成的一對一型 _ 區域（源極、汲極區域）66。一 型區域（源極、汲極區域）66， 係透過在配線構造74,的内部形成之導電性接觸插塞7〇、 配線膜72a、V電性接觸插塞74ai、及配線膜75，，而與相 對應的凸塊電極90,形成電氣連接。因此，該n+型區域(源 極、汲極區域）66，係透過凸塊電極9〇，與中位半導體電路 層22Fa内的導電性插塞23，，而與相對應的放大電晶體 TrAMP的一 n+型區域（源極、汲極區域）64形成電氣連接。 另一 η型區域（源極、汲極區域）66，連接於該影像感測器 2Η中相對應的輸出端子。閘極67係透過在配線構造74，的 103 200803484 内部形成之配線’而與輸出選擇線39形成電氣連接。在 k擇电曰曰體TrSEL1〜TrsELn的閘極67，各透過相對應的輸出 選料39而有既定的輸出選擇訊號^ 的施加。 第16貫施形態之影像感測器2H，雖具有上述所示之 實際構造，但其動作及效果與上述第5 #施形態之影像感 測益2(麥照圖6及_ 8)之情形相同。因此而省略有關直等 之說明。 α ❿ (儲存用電容元件的構成例） 圖25〜圖27,係在上述實施形態所使用之儲存用電容 元件的構成例。在其等之圖中所示者，係設置在選擇電晶 體TrSELl與輸出電晶體Tr ^ , 餸ΓΓουτι之間的儲存用電容元件csT1。 圖25⑷的儲存用電容元件CST,，係在p型石夕基板6〇 的内部，具有以連結電容元件Cs”侧的n+區域 以形成選擇電晶體Tr 、 ^ ^ ^ ^ SEL1)、及電容元件CST1側的n+區域 66a(其係用以形成輸出電晶體Tr_)之方式而形成之〆區 域66b。右將延向偏壓施加至基板6〇與n+區域&补之間， 可產生p-n接合電容，因而，能以其作為儲存用電容元件 CST1來使用。 圖5(=的儲存用電容元件CST1，係在形成選擇電晶體 區或66與形成輸出電晶體Tr〇UTi的n+區域66a …有透過閘極絶緣膜(未圖示)而在p型矽基板6〇的 可：：成之閘極67'。若將電源電壓Vcc施加於閘極67a， 可在基板60的表面ρ 立& a 或產生n型或n+型的反轉層L，因而 其作為儲存用電容MCST1來使用。此為典型的刪 104 200803484 “器係在上述各實施形態所使用者。 、开> 成k擇电晶體Ti>seli之閘極67的電容元件丨側 的端部，係透過絕緣膜（未圖示）而被載置於閘極67&的上 方。同樣的，用以形成輸出電晶體Tr〇Un的閘極6%之 谷π件CST1側的端部，係由閘極67的相反側透過絕緣膜（未 圖不）而被載置於閘極67a之上方。 圖26⑷的儲存用電容元件％ ’係在形成選擇電晶體 ku的區域66與形成輸出電晶體丁一的n+區域心 之間具有透過閑極絕緣膜（未圖示）而在p型石夕基板6〇的 ^方形成之閘極67a。在基板6G的内部，已去除用以形成 選擇電晶體TrSEL1的電容元件Csti侧之n+區域66、及用以 形成輸出電晶體丨的電容元件CST1側之n+區域66a。

一若將電源電壓Vcc施加於閘極67a，與圖25(b)的情形 相同，係在基板60的表面區域產生n型或n+型之反轉層， 口而此將其作為儲存用電容元件Cm來使用。此時，該反 轉層在閑極67側之端部，係作為選擇電晶體TrSEL1用的η ，區域或η型區域之功能。又，該反轉層在閘極67b側之 端部’係作為輸出電晶體ΤΓ〇υτι用的η型區域或n+型區域 之功能。此為MOS電容器的變形例。 圖26(b)的儲存用電容元件Csn，在選擇電晶體 的閘極67與輸出電晶體Troim的閘極67b之間，具有透 過閑極 '纟巴緣膜（未圖示）而在p型矽基板6〇的上方形成之閘 極67a。在基板6〇的内部，已經去除用以形成選擇電晶體 TrsEL1之電容元件Csti側的n+區域66、及用以形成輸出電 105 200803484 晶體Tr〇UT1的電容元件cST1側之n+區域66a。閘極67a的 ' ^ ^部，係透過絕緣腔；,土 、繁膜（未圖示）而被載於用以形成選擇電 晶體TrSEL1的問極67之上；另一端部，係透過絕緣膜（未 圖不)而被載於用以形成輪出電晶體的閘極67b之 上。 右將電源電壓Vce施加於閘極67a，與圖25(b)的情形 相同，係在基板60的表面區域產生η型或n+型之反轉層， 因而能將其作為儲存用電容元件來使用。此時，該反 轉層在閘極67側之端部，係作為選擇電晶體Tr肌1用的n 型區域或η型區域之功能。X，該反轉層在閘極67b侧之 鈿邓係作為輸出電晶體Tr0UT1用的n型區域或n+型區域 之功能。此亦為MOS電容器的變形例。 圖27的儲存用電容元件，係在基板6〇的内部， 去除了用以形成選擇電晶體的電容元件^側之n+ 區域66、及用以形成輸出電晶體Tr⑽η的電容元件in侧 之n+區域66a。取而代之的是，在選擇電晶體TrsEu的閘 極67與輸出電晶體ΤΓ〇υτι的閘極6几之間，有形成一型 區域66b。選擇電晶體TrsELi的閘極67，被配置在γ型區 域66與n+型區域66b之間；輸出電晶體的閘極6几， 被配置在n+型區域66a與n+型區域66b之間。 在閘極67與67b之上，透過閘極絕緣膜（未圖示）而形 成具有τ型截面構造之電容元件67心。該電容元件67心， 具有電容元件的CST1功能，其構成中包含：截面呈大略丁 型之下位電極67aal;在下位電極67aai的上方形成之絕 106 200803484 緣膜67aa2 ;及，在絕緣膜67aa2的上方形成之上位電極 67aa3。下位電極67aal的下端，通過閘極67及67b之間 往下方延伸而與n+型區域66b的表面接觸。上位電極 67aa3，有適當的閘極電壓vc(0〜Vc勹之施加。 如所示’儲存用電容元件Csti可具有各種方式之構成。 (變形例） 上述第1〜第16之實施形態，係本發明之具體化示例， φ 因此，本發明並不侷限於其等實施形態，在不脫離本發明 要旨的情況下當然能有各種變形。例如，上述實施形態的 1巴大部分’係分別使用凸塊電極與埋設配線而使上位半導 體電路層與下位半導體電路層彼此形成電氣連接、或是使 上位半導體電路層與中位半導體電路層、中位半導體電路 層與下位半導體電路層彼此形成電氣連接，但本發明並不 偈限於此。亦可如上述第12實施形態所示般，使用凸塊 電極與配線膜而使上位半導體電路層與下位半導體電路層 φ 彼此形成電氣連接。要點在於，只要是使用能使上位半導 體電路層與下位半導體電路層彼此形成電氣連接之構造， 則可使用任意形式。 再者’在上述實施形態的絕大部分，係由上位半導體 電路層與下位半導體電路層構成的二層之積層構造，其係 將像素陣列的周邊電路（垂直掃描電路34、水平掃描電路35 等）形成於上位半導體電路層或下位半導體電路層，但本發 明並不侷限於此。亦可將像素陣列的周邊電路形成於其他 半導體電路層内部，然後將該半導體電路層連接於下位半 107 200803484 導體電路層的内面。此點對於由上位半導體電路層、中位 半導體電路層、及下位半導體電路層所構成之三層的積層 構造或四層以上的積層構造，亦同樣適用。 上述實施形態中，對於有複數個像素之像素區塊，係 分別設有一個埋設配線，但本發明並不侷限於此。當然亦 可對於1個像素即設有i個埋設配線。例如，若使各埋設 配線的直後（或一邊）為左右，即可實現此點。 上位半導體電路層與下位半導體電路層，亦可各由單 之半導體晶圓來形成，亦可由複數個半導體晶片來形 成換言之，亦可將擬於該半導體電路層中形成的電路元 牛整體形成於單一半導體晶圓的内部，亦可分割的形成 於複數個半導體晶片的内部。 【圖式簡單說明】 圖1係使用本發明之第i實施形態之感測器電路的位 曰疋型影像感測器全體構成之功能方塊圖。 圖2係本發明之第1實施形態之感測器電路的要部電 籌成圖’表示第j行所屬的二個像素區塊之電路構成。 圖3係本發明之第2實施形態之感測器電路的要部電 路構成圖（與圖2同樣之圖）。 圖4係本發明之第3實施形態之感測器電路的要部 路構成圖（與圖2同樣之圖）。 — 圖5係本發明之第4實施形態之感測器電路的 路構成圖(與圖2同樣之圖)。 1 圖6係本發明之第5實施形態之位址指定型影像感測 108 200803484 口口的要口P電路構成之電路圖。 圖7係本發明之第6實施形態之位址指定型影像感測 器的要部電路構成之電路圖。 圖8係本發明之第5實施形態之位址指定型影像感測 裔的實際構造之要部截面圖。 圖9係本發明之第6實施形態之位址指定型影像感測 為的貫際構造之要部截面圖。 圖1 〇係本發明之第7實施形態之位址指定型影像感測 口口的要口P電路構成之電路圖。 圖11係本發明之第7實施形態之位址指定型影像感測 為的實際構造之要部截面圖。 圖1 2係本發明之第8實施形態之位址指定型影像感測 為的貫際構造之要部截面圖。 圖1 3係本發明之第9實施形態之位址指定型影像感 測器的要部電路構成之電路圖。 圖14係本發明之第9實施形態之位址指定型影像感測 為的貫際構造之要部截面圖。 圖1 5係本發明之第丨〇實施形態之位址指定型影像感 測器的實際構造之要部截面圖。 圖16係本發明之第u實施形態之位址指定型影像感 測器的要部電路構成之電路圖。 圖17係本發明之第11實施形態之位址指定型影像感 測器的實際構造之要部截面圖。 圖18係本發明之第12實施形態之位址指定型影像感 109 200803484 測器的實際構造之要部截面圖。 圖19係使用本發明之第13實施形態之感測器電路的 位址指定型影像感測器全體構成之功能方塊圖。 圖2 0係本叙明之第1 3實施形態之感測器電路的要部 電路構成圖，表示第j行所屬的二個像素區塊之電路構成。 圖21係本發明之第14實施形態之位址指定型影像感 測為的要部電路構成之電路圖。 圖22係本發明之第15實施形態之位址指定型影像感 測為的要部電路構成之電路圖。 圖23係本發明之第丨4實施形態之位址指定型影像感 測器的實際構造之要部截面圖。 圖24係本發明之第ι5實施形態之位址指定型影像感 測器的實際構造之要部截面圖。 圖25(a)、（b)係用於本發明之位址指定型影像感測器 之儲存用電容元件的構成例之要部截面圖。 圖26(a)、（b)係用於本發明之位址指定型影像感測器 之儲存用電容元件的另一構成例之要部截面圖。 圖27係用於本發明之位址指定型影像感測器之儲存用 電谷το件的另一構成例之要部截面圖。 圖28係本發明之第16實施形態之位址指定型影像感 測器的要部電路構成之電路圖。 圖29係本發明之第16實施形態之位址指定型影像感 ’則器的實際構造之要部截面圖。 圖30(a)係習知的CMOS(位址指定型）影像感測器的一 110 200803484 &電路構成之概念圖；（b)係該影像感測器的訊號電荷之貯 存期間之概念圖。 圖31係習知的CMOS(位址指定型）影像感測器的要部 電路構成之電路圖。 圖32係習知的CMOS(位址指定型）影像感測器的實際 構造之要部截面圖。 圖33(a)係習知的CCD(電荷傳送型）影像感測器的一般 弘路構成之概念圖；（b)係該影像感測器的訊號電荷之貯存 期間之概念圖。 圖34⑷係以CCD(電荷傳送型）影像感測器來攝影高速 疑轉的扇葉時所得到的影像之概念圖；（b)係以習知的 CMOS(位址指定型）影像感測器來攝影同一扇葉時所得到的 影像之概念圖。 【主要元件符號說明】 1、 1A、IB、ic :感測器電路 2、 2A、2B、2C、2D、2E、2F、2G、2H :位址指定型影像感測器 3 :感測器電路 4、4A :位址指定型影像感測器 11、 11 a :像素 12、 12a :像素區塊 13、 13a :共通節點 14、 15 :節點 21、21A、21B、21C、21D、21E、21F ··上位半導體電路層 22Fa :中位半導體電路層 111 200803484 22、 22,、22A、22A，、22B、22B，、22C、22C，、22D1、 22E、22E’、22Fb :下位半導體電路層 23、 23’ ··埋設配線 23a、23a’ ：導電性接觸插塞 24、 24’ ：絕緣膜 31 :重置線 32 :讀取控制線 3 3 :水平訊號線 34 :垂直掃描電路 3 5 :水平掃描電路 36 : CDS電路 37 :行訊號線 3 8 :行選擇訊號 39 :輸出選擇線 39a :輸出控制線 39a :輸出控制線 40 : p型矽基板 41 :元件分離絕緣膜 42、43 : n+型區域 44 :閘極 45 ··導電性接觸插塞 46 :配線膜 47 :配線構件 48 : n+型區域 112 200803484 49 ·•閘極 50 :導電性接觸插塞 52 : n+型區域 53 :閘極 54、55 :導電性接觸插塞 56、57 :配線膜 58 :導電性接觸插塞 59 :配線膜

60、 60’ ： p型矽基板 61、 61’ ：元件分離絕緣膜 62、 64、66、66a、66b ·· n+型區域 63、 65、67、67a、67b :閘極 67aa :電容元件 68、69、70、71 :導電性接觸插塞 72、72a、73 :配線膜 74、 74’ ··配線構造 74a、74af :導電性接觸插塞 75、 75’ ：配線膜 76 : n+區域 77 :閘極 78、 80、82 ··導電性接觸插塞 79、 81、83 :配線膜 90、 90f :凸塊電極 91、 91’ ：電氣絕緣性黏著劑 113 200803484 PD^PDn :光電二極體 TG广TGn :傳送閘極

TrRST、TrRST1〜TrRSTn ·重置電晶體 T r A Μ P ·放大電晶體

TrSELl〜TrSELn ·選擇電晶體 R :電阻器

Cst、CsTl〜CsTn ·儲存用電容元件 R。：寄生電阻

Csn、Cd、cq2 :寄生電容

114

Claims (1)

1. 200803484 十、申請專利範圍： 1 · 一種感測器電路，具有u n 配置成陣列狀之複數個像素， 且用於猎位址指定來選擇各贫德参 俘合逆像素之位址指定型影像感測 器，其特徵在於，具備： 複數個像素區塊，係將複數個該像素以既定數量並聯 於共通節點而構成； 重置電晶體，連接於各該像素之共通節點，用以重置 該像素區塊内之複數個該像素；以及 放大電晶體’連接於複數個該像素區塊之各共通節點， 用以放大由該像素區塊内之複數個該像素所送出之訊號； 在各該像素區塊中，各該像素包含：光電轉換元件， 對應照射光來產生訊號電荷；以及第1閘極元件，設置在 該光電轉換元件與像素區塊之共通節點間之路徑。 2·如申請專利範圍第i項之感測器電路，其中，該放 大電晶體具有單一之輸出端。 3·如申請專利範圍第1項之感測器電路，其進一步具 備·連接於該放大電晶體之輸出端之儲存用電容元件、以 及用以控制該電容元件所儲存訊號之輸出之輸出電晶體。 4·如申請專利範圍第1項之感測器電路，其中，該放 大電晶體具有與該放大電晶體對應之該像素區塊中之像素 總數相等數量之輸出端，且在該等輸出端分別連接第2閘 極元件。 5.如申請專利範圍第4項之感測器電路，其進一步具 備分別與該放大電晶體之複數個輸出端連接之複數個儲存 115 200803484 ==:、以及用以控制在該等電容元件所儲存訊號之 J出之硬數個輸出電晶體。 以1如巾請專利範圍第1至5項中任—項之感測器電路， ^所有該像素整體產生、貯存訊號電荷之前，使用所 /亥重置電晶體對所有該像素整體進行重置，在各該像素 2塊’與該像素所貯存之訊號電荷對應之訊號，係透過對 應之該共”點料序㈣取後，料至對應

   晶體。 八电 7.-種感測器電S，具有配置成陣列狀之複數個像素， 且用於藉位址指定來選擇各該像素之位址指定型影像感測 器，其特徵在於，具備·· 複數個像素區塊，係將複數個該像素以各既定數量並 聯於共通節點而構成；以及 放大電晶體，連接於複數個該像素區塊之各共通節點， 用以放大由該像素區塊内之複數個該像素送出之訊號； 在各該像素區塊中，各該像素包含：光電轉換元件， 對應照射光而產生訊號電荷；第丨閘極元件，設置在該光 電轉換元件與像素區塊之共通節點間之路徑；以及重置電 晶體，連接於該光電轉換元件與第丨閘極元件之連接點， 以執行該像素之重置。 8·如申請專利範圍第7項之感測器電路，其中，該放 大電晶體具有單一之輸出端。 9_如申請專利範圍第7項之感測器電路，其進一步具 備連接於該放大電晶體之輸出端之儲存用電容元件、以及 116 200803484 用以控制該電容元件所儲存訊號之.輸出之輸出電晶體。 10·如申請專利範圍第7項之感測器電路，其中該放大 電晶體具有與該放大電晶體對應之該像素區塊中之像素總 數相等數量之輸出端，且在該等輸出端分別連接第2閘極 元件。 11·如申請專利範圍第10項之感測器電路，其進一步 具備分別與該放大電晶體之複數個輸出端連接之複數個儲 存用電容元件、以及用以控制在該等電容元件所儲存訊號 之輸出之複數個輸出電晶體。 12·如申請專利範圍第7至U項中任一項之感測器電 路，其在使所有該像素整體產生、貯存訊號電荷之前，使 用所有該重置電晶體對所有該像素整體進行重置，在各該 像素區塊，與該像素所貯存之訊號電荷對應之訊號，係透 過對應之該共通節點依時序被讀取後，傳送至對應之該放 大電晶體。 13 · —種具有三維積層構造之位址指定型影像感測器， 具有配置成陣列狀之複數個像素，且藉位址指定來選擇各 該像素，其特徵在於，具備·· 複數個像素區塊，係將複數個該像素以既定數量並聯 於共通節點； 重置電晶體，連接於各該像素區塊之共通節點，用以 重置該像素區塊内之複數個該像素；以及 放大電晶體’連接於複數個該像素區塊之各共通節點， 用以放大由該像素區塊内之複數個該像素所送出之訊號； 117 200803484 在各該像素區塊中，各像素包含：光電轉換元件，對 應妝射光來產生汛號電荷；以及帛！閘極元件，設置在該 光電轉換兀件與像素區塊之共通節點間之路徑； 至少將該光電轉換元件形成於構成該三維積層構造之 第1半導體電路層中，而將該第1閘極元件、該重置電晶 體、及該放大電晶體’形成於構成該三維積層構造之第2 或第3以後之半導體電路層中。 14·如申請專利範圍第13項之位址指定型影像感測 器，其中，除了複數個該光電轉換元件外，亦將複數個該 第1閘極件形成於該第i半導體電路層中，而將複數個 該放大電晶體與複數個重置電晶體形成於該第2或第3以 後之半導體電路層中。 1 5 ·如申請專利範圍第13項之位址指定型影像感測 益’其中’除了複數個該光電轉換元件外，亦將複數個該 第1閘極元件及複數個重置電晶體形成於該第丨半導體電 路層中’而將複數個該放大電晶體形成於該第2或第3以 後之半導體電路層中。 16.如申請專利範圍第13項之位址指定型影像感測 器’其中’該放大電晶體具有與該放大電晶體對應之該像 素區塊中之像素總數相等數量之輸出端，且在該等輸出端 分別連接第2閘極元件（選擇電晶體）； 除了複數個該光電轉換元件外，亦將複數個該第1閘 極元件、複數個該重置電晶體、及複數個該放大電晶體形 成於該第1半導體電路層中，而將複數個該第2閘極元件（選 118 200803484 擇電晶體）形成於該第2或第3以後之半導體電路層中。 !7·如申請專利範圍第13項之位址指定型^像感測 器，其中，僅將複數個該光電轉換元件係形成於該第1半 導體電路層中，複數個該第1閘極元件、複數個該重置電 晶體、及複數個該放大電晶體，係形成於該第2或第3以 後之半導體電路層中。 18·如申請專利範圍第13項之位址指定型影像感測 器’其中’该放大電晶體具有單一之輸出端。 • 19·如申請專利範圍帛18工員之位址指定型影像感測 器，其中，在該第2或第3以後之半導體電路層中進一步 具備·與该放大電晶體之輸出端連接之儲存用電容元件、 以及用以控制在該電容元件所儲存訊號之輸出之輸出電晶 體。 20.如申請專利範圍第丨8項之位址指定型影像感測 器，其中，各該放大電晶體具有與該放大電晶體對應之該 像素區塊中之像素總數相等數量之輸出端，且在該等輸出 _ 端分別連接第2閘極元件。 21 ·如申請專利範圍第2〇項之位址指定型影像感測 器’其中’在該第2或第3以後之半導體電路層中進一步 具備·分別與該放大電晶體之複數個輸出端連接之複數個 儲存用電容元件、以及用以控制在該等電容元件所儲存訊 號之輸出之輸出電晶體。 22·如申請專利範圍第13至21項中任一項之位址指定 塑影像感测器，其在使所有該像素整體產生、貯存訊號電 119 200803484 荷之前，使用所有該重置電晶體對所有該像素整體進行重 置在各5亥像素區塊，與該像素所貯存之訊號電荷對應之 汛唬係透過對應之該共通節點依時序被讀取後，傳送至 相對應之該放大電晶體。 23· —種具有三維積層構造之位址指定型影像感測器， 具有配置成陣列狀之複數個像素，且藉位址指定來選擇各 该像素’其特徵在於，具備：

   複數個像素區塊，係將複數個該像素以既定數量並聯 於共通節點而構成；以及 放大電晶體’連接於複數個該像素區塊之各共通節點， 用以放大由該像素區塊内之複數個該像素所送出之訊號； 在各該像素區塊中’各該像素包含：光電轉換元件， 對應照射光來產生訊號電荷；第1閘極元件，設置在該光 電轉換7G件與像素區塊之共通節點間之路徑；以及重置電 晶體’連接於該光電轉換元件與帛i閘極元件之連接點， 以執行該像素之重置； 該三維積層構造之 元件、該重置電晶 三維積層構造之第 至少將該光電轉換元件形成於構成 第1半導體電路層中，而將該第1閘極 體、及該放大電晶體，係形成於構成該 2或第3以後之半導體電路層中。 24·如申請專利範圍第23頂 項之位址指定型影像感測 器，其中，除了複數個該光雷鏟施 一 尤兔轉換70件外，亦將複數個該 第1閘極兀件形成於該第1半導 卞令篮冤路層中，而將複數個 该放大電日日體與複數個重置電晶辦报占 电日日體形成於該第2或第3以 120 200803484 後之半導體電路層中。 即25·如申請專利範圍第2；3項之位址指定型影像感測 :其中’除了複數個該光電轉換元件外，亦將複數個該 第1間拖疋件及複數個重置電晶體形成於該第1半導體電 路厚Φ ， 、 曰 而將複數個該放大電晶體形成於該第2或第3以 後之半導體電路層中。 26·如申請專利範圍第23項之位址指定型影像感測 , 甘 | ^八’該放大電晶體具與該放大電晶體對應之該像素 區塊中之像素總數相等數量之輸出端，且在該等輸出端分 別連接第2閘極元件（選擇電晶體）； 除了複數個該光電轉換元件外，亦將複數個該第1閘 極元件、複數個該重置電晶體、及複數個該放大電晶體形 成於該第1半導體電路層中，而將複數個該第2閘極元件（選 擇電晶體）形成於該第2或第3以後之半導體電路層中。 27·如申請專利範圍第23項之位址指定型影像感測 器，其中，僅將複數個該光電轉換元件係形成於該第〗半 體黾路層中，複數個該第1閘極元件、複數個該重置電 晶體、及複數個該放大電晶體，係形成於該第2或第3以 後之半導體電路層中。 28.如申請專利範圍第23項之位址指定型影像感測 器，其中’各該放大電晶體分別具有單一之輸出端。 29·如申請專利範圍第28項之位址指定型影像感測 為’其中’在該第2或第3以後之半導體電路層中進一步 具備：與該放大電晶體之輸出端連接之儲存用電容元件、 121 200803484 以及用以控制在該電容元件所儲存訊號之輸出之輸出電晶 體0 30·如申請專利範圍第23項之位址指定型影像感測 器’其中’各該放大電晶體具有與該放大電晶體對應之該 像素區塊中之像素總數相等數量之輸出端，且在該等輸出 端分別連接第2閘極元件。 31·如申請專利範圍第30項之位址指定型影像感測 _ 裔，其中，在該第2或第3以後之半導體電路層中進一步 具備：分別與該放大電晶體之複數個輸出端連接之複數個 儲存用t容元<牛、以及用以控制在該等電容元件所儲存訊 號之輸出之輸出電晶體。 ,•士申明專利範圍第23至3 1項中任一項之位址指定 ㈣：感測器，其在使所有該像素整體產生、貯存訊號電 7引使用所有该重置電晶體對所有該像素整體進行重 置在各錢素區塊，與該像素所貯存之訊號電荷對應之 籲 ^係透過對應之該共通節點依時序被讀取後，傳送至 相對應之該放大電晶體。 Η * —、圓式： 如次頁 122