TW200807700A

TW200807700A - Semiconductor integrated circuit device including nonvolatile memory device

Info

Publication number: TW200807700A
Application number: TW096118960A
Authority: TW
Inventors: Michihiro Horiuchi
Original assignee: Mitsumi Electric Co Ltd
Priority date: 2006-07-31
Filing date: 2007-05-28
Publication date: 2008-02-01
Also published as: US20080049483A1; TWI360221B; KR20080012135A; KR100881624B1; JP5110247B2; JP2008034696A; KR100895685B1; KR20080113319A; TW201123434A; US8046599B2; TWI374538B

Description

200807700 九、發明說明：【發明所屬之技術領域】和半本關於一個配線基板上配置有非揮發性記憶體裝置要板;積體!路襄置，尤其係有關ί ΐ 半導體積體電路μ 5己體褒置之電源供應端子和、^ 【先前技術】理之砂肋領域巾，其巾所職電腦乃意謂—藉由微處數^大別2,電子計算機。而所謂微處理11係指於1個或i少 ==體7 (lsi)上内建有計算機的中央計算處理= 主記憶it。- Λ言’微電腦的構造包括有CPU、輸出/入裝置、 (raL、1、中主§己憶體單元包括有隨機存取記憶體唯頃a己憶體（ROM)等構成，而在與輸出/奘路部分係使用輸出/人控制大型積體電路（LSI)。^，單曰片_腦係於1個晶片、組上組合有CPU、RAM、R0M以及於::曰大型積體電路（LSI)。其中單晶片微電腦也稱為單曰^微 Μ處理态係從晶片外部來讀取程式，而單晶片^ ^ 活就要改艾處理内谷，而單晶片微電腦之程式由於於此，私式係預先儲存在唯讀記憶體（ROM)内。又，於此類之技術領域中，眾所皆知R〇]y^pR〇M 唯讀記憶體（ROM)係藉由半導體製造商的製造步驟 ^ 内容之光罩式唯讀記憶體（MASKEDR0M)，❿可程读ς憒體（PROM)係可讓使用者來電氣燒寫任意程式。心原則上光罩式唯讀記憶體（MASKED R〇M)係於半導體圮情 200807700 體當中可最廉價製造。因此，以製造出記憶體容量較大的機種來作為光罩式唯讀記憶體（MASKED ROM)。對此，可程式唯讀f己憶體（PROM)具有可精由使用者的動作來寫入程式的特徵點。'可程式唯讀記憶體（PROM)可分類為使用者僅能一次來程式化的狹義PROM和藉由電氣紫外線等以去除程式的抹除式唯讀記憶體 EPROM (erasable and programmable ROM)以及可電氣抹除式唯讀記憶體之EEPROM ( electrically erasable and programmable ROM) 〇於EPROM上，除了可讓使用者來可程式化之外，亦可藉由外線的知、射來刪除所有的資料且重新燒寫。由於必須使用用來^ 除紫外線的玻璃視窗，因此一般而言£；1^〇]^係載入於内。狹義的腦Μ譬如糾TP一次可燒寫型唯讀記憶體 programmable ROM)。OTP雖然内建於PR〇M的半導體 =ΓΜ廳朗視f，耻紐料料絲刪除内 {貝枓。-般使用者可使用EPR〇M程式來將資 OTP各自記憶體料。針，OTP的成本高於 E=)M。'_EPR⑽也稱之為㈣記髓，其指可電氣去除所有蝴機電子計算機、印表引擎控制裝置i等1工=多1 機控制的照相機、汽車部機器的動作’因此有時候單且用來控制此為了要有效二導建路裝置的其中一種。器）之機器、（電子穿置/田建5/貞似此早晶片微_ (微控制提供各種開發系統(\上工商或開發工具薇商將會之卜相互密切連接有销讀 6 200807700 成的狀態下檢測軟體。 4叙出硬體於未完」貞錯器就是除錯工具（開發工具）的其中 > 錯減是指利用某種系統來模擬他褒、月’^斤謂摘用·器來支援内建有軟體的機器式。利偵錯器包括有直接i拿桩丨門八Λλα1 σ衣罝J的功肊動作驗證。路模擬偵錯器(In-Circuit ^ 斤使用的電模擬程式。冰就、β 1 W田心* )及利用邏輯模擬的軟體树式控制：制援此機器（電子裝置）的功能檢測動置）用來支 -般而言’開發微控制器的硬廠商^客戶使用端的共同作業才能進行開發微控制ί猎料體將，賴控制器的製造方法來加以說明。於此，巧於：記憶於光罩式唯讀記憶體⑽8咖 ROM) _控彻之祕財之難繼賴造方法。 _百4、’&半曰導m和客戶使用端之間，來進行檢討欲製造的 (片半導體積體電路裝置）的規格。在此，欲势造出的取後微電腦係於-個晶片上燒寫有CI>U、 ^ ^體（觀咖R〇M)、以及輸出/入控制LSI。又，t^PU 唯讀記憶體（MASKEDR〇M)、以及輸出/入控制透1 流排來相互連接的。針内部匯流排具有位址匯流排和資料匯流排兩種。半導體廠商會將作為開發1具的倾器（軟難錯器以及電路 =偵錯為）提供給客戶使用端，讓客戶使用端利用這種偵錯器汗1舍出欲§己憶到該光罩式唯讀記憶體(MASKED R〇M)的軟體(程式）。其次’於半導體廠商中將進行otp版本的產品設計而於客戶使 7 200807700 ，個晶片上嵌入=寫二的=存之，制器) 之’暫存之微控制器除了使用。τρ來取代心二 οϋϋ^1)外’具有和最後的微控制11相同^構i。^是，來進仃。暫存之微控制器係、密封到半導μ壯曰存之U抆制态配置到機器（標的板丁A b 以二 ==;:r說，使用上述電路測此桟(私的板）的功能動作。就如上述所言，〇τρσ ，’ ί果藉由^查的動作在暫存程式上如見有修正已^7¾二二t戶使用端就要於另一個暫存微控制器來記憶式，且再次檢測、再修正此已修正過的暫存程上戶使用端之後，於半導體廠商认t進先罩式唯^己憶體（MASKEDR〇M)版本的產品汉ίΐ於此’所謂欲設計的光罩^唯讀記憶體（MASKEDROM) 品（配置在機器上實際的微控制器），係於一個晶片上内有PU、RAM、光罩式唯讀記憶體（退队四⑽⑷以及輸空制LSI。但是，於此時間點上實際微控制器之光罩式唯讀記 1思體jMASKEDROM)仍然未記憶最後的程式。各戶使用端會向轉體廠商提供該已決定的最終程式。半導 200807700 ^::用離子植入技術將最終的程式記憶到實際卿 iiii Γί (rsKEDR〇M)且製造出作為最終產品的 μ扰态。又，如此所製造出的微控制器將密封在半導體封穿上且大量—生產。且’大量生產的最終微控制器將提供給客戶使用^。於各戶使用端上，會將所提供最終微控制器配置在機器（電子衣置）上且大量生產此款機器（電子裝置）。甲所控織賴是藉由1個轉體w來構成，但是小所白知言如專利文獻丨也有層積2個半導體密封體來密封的半導體裝置（微控制器）例子。其中月曰w 也有人稱為多晶片封裝厘〇> ( Multi Chip Pa ^ ;的半導體裝置中，雖然已經開發出各種構 ^但疋取普遍化乃屬於層積有兩辨導體晶纽於Η目封裝中内建有MCP半導體裝置。於專利讀丨揭祕〗 ) 理器用晶片（第i半導體晶片）以及醜〇Μ用晶= 曰^ 4。也就是說，專敝獻1揭示有於微處理器用曰曰^ (弟1 +蜍體晶片）中層積有EEPROM用晶片（第2半導體晶片^ ’且利用1個樹脂密封體來密封2個晶片的半導體裝置。盆: 器用晶片係—於相同的基板中放置有處理器單元（cPU、）、面輩早凡二^1單元、計時器單元、A/D轉換單元、串列通訊介資出人電路單7^等構造。這些各個單元之間都透過貝枓I[:机排或位址匯流排來進行相互間的連結。處理器，主要包括有巾央處理單元、控制電路單元以及計算電路單元所構成的微控制器用晶片乃藉由程式來執行動作。另外，用晶^係一於相同的基板中放置有串列通訊介面單元及

半導;之構造。於專利文獻1中係透過配置在第1 ^¥體曰曰片周圍導線的内部導線及2條打線（b〇NDINg WI “進行第1半導體晶片和第2半導體晶片間的電氣性連接。似m如λ專利文獻2中揭示有一可達到因為自我散熱來降 -十衣内邛溫度貧訊之多晶片封裝。於此專利文獻2中，係於具有 200807700 微控制器之多晶片封裝體上具備有内建有光罩式唯讀記憶體 (MASKED ROM)的微控制器之基板晶片以及於此基板晶片上含有快閃記憶體上端晶片。其中上端晶片下的基板上由於未形成有電晶體，因此將可忽略於此區間的自我散熱。另外，專利文獻2的實施例中揭7F有於基板晶片中之上端晶片配置區間（略接近中央區間）預先形成有光罩式唯讀記憶體（^SKEDROM)功能的電晶體而且於上端配置有上端晶片（快閃記憶體）的例子。這種情況下將可,t、略基板；巾之群縣讀記㈣（maskedrom) 功能。 [專利文獻1]特開2002-124626號公報 [專利文獻2]特開2002-76248號公報【發明内容】【發明的欲解決之問題】知微的製造方法巾，轉贿商必須要進行本2產4計和光料唯讀記龍（MASKEDRQM)版本的產4計。因此，於尚未開發出作為最將會耗費相當譬如K5年之長久時間來進行·-之則版本和光罩式唯讀記憶i (masked )版本於封衣狀、中軸係採取互換接腳來替換，但盆導體晶片於雜上很多地方係不採肢換。（以、 ⑽系統中如果一旦置換光罩式唯讀記憶體 (，KED ROM)的$就會發生無法動作之瑕簡題。）體曰Hi述^專利文獻1、2揭示内容所述，並非以1個半導體曰曰片末作為取、.，ς成品且也會考慮製造出層積2 利用1個樹脂密封體來密封的微控㈣。、片她於光罩式她_ = 所以較不傾向大量生產微控制器。、專利文獻2上之魏綱村於基板晶狀光罩式唯 10 200807700 讀記憶體（MASKEDROM)區間範圍上配置有上端晶憶體）且去除光罩式唯讀記憶體（嫩队㈤⑽⑷=能^記利文獻2並未揭示任何有關如何將上端晶片（快閃^專光罩式唯讀記憶體（MASKED R0M)上且如心 $^到憶體（MASKED R0M)功能等之具體的方法（構造^罩式唯言買記另外，專利文獻卜2所揭示的多晶片封裝體中，係於基板（基板晶片、微控繼用晶片）上層積有非^發= =气(上端晶片、EEPR0M用晶片）。在這樣的多晶片 j 中，爲了降低封裝獅之數目，就必須要讓非揮發性記端子、半導體積體電路積板其他端子多工化“ 晶片封I體之封裝接腳上。 J夕另外，為了將資料寫入到非揮發性記憶體裝置中，因此必較=電壓施加到非揮發性記憶體裝置的電源供應端子。但匕: 仏ΪΓ1，，封裝接腳多工化會讓轉“ 電壓的問題存在。因此，必須利用輸入高電壓 ==33程來製造出半導體積體電路基板。於此，於i :於_難程的問題上將會導致提高習知半導體積體電路的成氣寫入到3二:當^,化严接腳且將資料電二不需將高電壓施加到轉體積體電路基板上之半體魏u以及驗半雜積體電職置的轉發性記憶【解決問題之手段】 =由^明之gl_的話’—種半導體㈣電路裝置電氧官配有.於-個配線基板（51)上可藉由第1電壓來 &壓之 =3，性記憶體裝置（15B);以及可藉由低於該 200807700 揮發性記憶體裝£ (15B)具有輸出該第2電壓之連接該第辦之第體魏紐〇GE)具有電氣裝置於ίίΐΐϊ積體電路裝置（20E)之卜該非揮發性記憶體第1電壓轉i成厂第1端子和第2端子之間，且包含有可將該到該非揮壓轉f電路⑽）。要將資料寫入踹早ns L體衣置（15B)日夺’就將該第1電壓施加到該第1 而要讓該半導體積體電路基板(陶^ 置（15^) 该弟1端子（15_3)上。該非揮發性記憶體裝代之，該非體路基板（1GE)上。取而之導線框體（51)較佳。該第2端子（15-4)和該

——(RES# )係藉由線焊接技術來電氣連接。 A 右藉由本务明之弟2形態的話，一種電子裝晉孫捉脱古μ 種半導體频電路裝置。心·^置胁配有上述任！之第3形態的話，一種非揮發性記憶體裝置 Unit有H職之第1端子（15·3)，且藉由該第1 綱Ϊ的第^ ί、_ί具有二可來輸出低於該第1電壓之甚至包人右 ^ )且叹置於该第1端子和該第2端子之間， (152) '有電壓轉換成該第2電壓之電壓轉換電路導練分支屮的lit 伸之電源導線和從該電源 S 糊卿換電路過為轉树呢麟徵且只不 [發明效果] 12 200807700 體:置本:工子能; 體積體電路基板的第3端；η巧衣置的弟2端子往半導當將資料電極寫人到麵t於 =$的第2電壓’所以積;厂電，上施加高電壓 ΐ路造半導體積體電路基板，所以能降低+導體積體 — -實施方式】造i第7圖’從本發明糊實施形態之微控制器的製絲加以_。又’如該所言，半導體廠商端係進行微控制 ί更锐而3使用端係進行微控制器的軟體(程式)的丘同作ΐϊίΓ ΪΓ毁控制器、係藉由半導廠商和客戶使用端的係將最二另丨外，於此欲製出微控制器來做為最終的產品於單日ΐ ί 光罩式唯讀記憶體（圓咖r〇m)，且屬於早日日片+v體積體電路裝置的一種。 μΓΛ’ΓΛ導f麵和客戶細端之聽會針對想要製造的微二要^出積體電路裝置）的規格來進行討論。於此取終為控制器係於—個晶片上内建有CPU、ram、 $式，記憶體（MASKEDRC)M)以及輸出/人控制lsi。又，光罩式唯讀記憶體（MASKEDR0M)以及輸出/入二祕透過内部匯流排來相互連接。其中内部匯流排具有位址匯流排和資料匯流排。體廠商會向客戶使闕提供有作制發工具之偵錯器（軟 ^貞錯杰以及電路内模擬偵錯器(INCIRCUIT EMULATOR )，讓客^使用端可彻這樹貞錯11來開發出欲記制該光罩式唯讀記憶體（MASKED ROM)的軟體（程式）。至此，止的步驟皆與上述習知的微控制器之製造方法相同。於半導體廠商上將會進行如第丨圖所示之光罩式唯讀記憶體 13 200807700 雜計，祕如制端上則進行使 ^如以上所述，於習知微控制器的製造方法中，半導體廠商雖然係進行OTP版本的產品設計，但是於本發明微控㈣㈣造方法中，半導體廠商係直接進行光罩式唯讀記憶體（ΜΑ8ΚΕ^0Μ 版本的產品設計。於這邊所謂想要設計出光罩式唯讀記憶體 (MASKED ROM)版本的產品（暫存之半導_體電路^板存微控制裔基板）10係於1個晶片中内建有暫存之光罩式唯許體（MASKEDROM) 11以及其他的積體電路12。其中其他的積^ 電路12包巧有CPU、RAM以及輸出/入控制LSI。但是f這種^存光罩式唯讀記憶體（MASKED ROM) 11係毫無記憶有任何程式。另外，就如後述所言，於暫存光罩式唯讀記憶體（MASKED r〇m) 11上，層積有1個可程式唯讀記憶體（pR〇M)之〇τρ，因此半導體積體電路基板（暫存微控制器基板）1〇與最後相要萝造的實際半導體積體電路基板（後面所述）於構造上具$若^的不同。換言之，將於光罩式唯讀記憶體（MASKEDR〇M)來層積 OTP乙事取考慮，且進行光罩式唯讀記㈣（maskedr^m) 版本的產品設計。暫存半導體雜電絲板（暫存微_器基板） 1〇也稱=為第1半導體積體電路基板（第丨微控制器），而暫存光罩式唯讀記憶體（MASKED ROM) 11也稱之為第1光罩式唯讀却憶體（MASKED ROM)。 °" 々尤其係於此步驟中，半導體廠商要具備有毫無記憶有任何程式之第1光罩式唯讀記憶體（MASKED ROM) 11以及利用有金屬導線來連接該第1光罩式唯讀記憶體（MASKED R〇M)丨丨的預定第工内部匯流排13之第1半導體積體電路基板（第丨微控制器）1〇。一其次，如第2圖所示，於半導體廠商上係讓第丨光罩式唯讀記憶，（^ASKEDROM) 11與第1内部匯流排13於電氣關斷的狀態下來和^1半導體積體電路基板（第丨微控制器基板）1〇獨立的可程式唯讀記憶體（PROM) 15電氣連接到第1内部匯流排13中。其中 14 200807700 ΖίίΓΓΐ(p顧）15係非㈣性記憶體裝置的一種。於二使腑P來作為可程式唯讀記憶體（PROM) 15， (OTP)1_制鮮式唯讀記 ΐίί 焊接技術將可程式唯讀記憶體（PR0M) 15^氣 =由弟内部匯流排13所導出的焊塾(B0NDINGPAD)上，如技術來電氣連接的綠有複數種方法，因此將於後述茶考圖面來詳細加以說明。壯jj、人於半^體廠商上’就如第3圖所示，將於相同半導體封有第1半導體積體電路基板（第1微控制器基板） 10和可程式倾記賴（PR〇M) 15。 ς 恶下將可釭式唯碩記憶體（pR0M) 15密封到^ :存半導體積體電路裝置(暫二 7職）（_ 15⑽程式就細言，進數個於暫mu料以朗峨供鄕仅細構造之複於此步驟中，客戶額端所提供的暫存微控制獅在習知的微 t制器的製造方法當中係不同於客戶使用端所提供的暫存微控制 =ΐϊΐ加以注意。也就是說，於以上所述之習知微控制器的衣k方法中，客戶使用端所提供的暫存微控制器係將包括有、⑽以及輸出/入控制LSI之一個半導體晶片密封到 + V體岔封體内，相對之於本實施例的形態中，客暫存微控制器20係包括CPU、RAM、MASKED R0M1丨以及^出/ 入控制LSI之第i半導體晶片K)和層積於第i半導體晶片1〇上及的程式唯讀記憶體（PROM) (OTP) 之第2半導體晶片密封到相 15 200807700 同半導體封裝體17内。再者’於此客戶使用端所提供的暫存微控制器2〇係不同於上述土利文獻2所揭7F的多晶片封裝體，而其實就是—暫存性（也就是況半完成品）並非最終產品，有關此點也請加以注意。換言之，本發明為了要製造its最終的微控制II，會暫時使醜似專利文獻2 所揭示的多層晶片封裝體（暫存微控制器）。（但是，若生產量數較少的情況下冑時候t依照客戶使用端的要求而將暫存微控制器以最終的成品來生產。）客戶使㈣上’就如帛4圖所示，從半導體廠制提供的複暫子被控制裔20之其中1個而言，會使用EpR〇M程式（寫入）式（也就是說使用軟體倾器除錯的程式〕記憶到 =^言買記憶體(PR0M)⑴τρ) 15。詳細而言，係於eprom 2^干入「彳r^y22透過健、資料其他的信麟24來連接的IC插槽聰式（寫人）22再透過上酋於各/使用端上’就如第5圖所示，於機器（標的板）存程弋上述暫存程式之暫存微控·2()而且來檢杳此暫制且於鱗估用基板28上透過位址、ΐΐ 28的功^動^連接的電路核擬偵錯器32來進行檢查此評估用基板上二所述’0ΤΡ15僅可一次來寫入資訊。因此，夢由用端合^:^現暫存程式中有要修正（錯誤）的情況時客‘ 存微：器2。之_取憶已修正的修正的動J 已，正過暫存程式進行進再檢查、再查（再檢查）、at二)正、=兒，反覆進行暫存程式之檢進行這種暫存程編 16 200807700 定使用端最終的程式。 ▲在習知的微控制器的製造方法中，係於進行〇τρ版本的產品設计而且j供暫存微控制器之後，接著由半導體廠商來進行設計光，式唯碩記憶體（MASKEDR0M)的成品。對此，有關本發明之微，制器的製造方法，並非進行〇Tp版本的產品而係直接進行式唯1記憶體（MASKED ROM)版本的產品設計。因此於本發明此階段中，不需重新設計光罩式唯讀記憶體（MASKEDR〇M)版本的產品。換言之，於這個階段上早就已經完成光罩式唯讀記憶體 (MASKED ROM)版本的產品設計，且也完成設計實質之半導體積，電路基板（實質的微控制器基板）100。但是，於此完成設計 ^實質半導體積體電路基板（實質的微控制器基板）1〇〇係不同於第1圖所示的暫存半導體積體電路基板（暫存微控制器基板）1〇，且也無需於實質光罩式唯讀記憶體（MASKEDR〇M) no上來層積 OTP15。完成設計的實質半導體積體電路基板（實質的微控制器基板） 100係於1個晶片上内建有實際的光罩式唯讀記憶體（MASKED ROM) 110以及其他的積體電路120 (茲參考第7圖）。其它的積體電路120係包括有CPU、RAM以及輸出/入控制LSI。但是，於此階段中完成設計的實際半導體積體電路基板（微控制器基板）1〇〇之光罩式唯讀記憶體（MA SKED ROM ) 110尚未記憶有最終的程式，且也毫無連接有實際的内部匯流排130。其中，實際的半導體積體電路基板（實際的微控制器基板）1〇〇也稱為第2半導體積體電路基板（第2微控制器基板），而實際的光罩式唯讀記憶體（masked ROM) 110也稱為第2光罩式唯讀記憶體（MASKED ROM)，而實際的内部匯流排130也稱為第2内部匯流排。客戶使用端會向半導體廠商來提供上述已決定的最終程式。就如第6圖所示於半導體廠商中，會利用離子植入技術將此最終的程式記憶到第2半導體積體電路基板（第2微控制器基板）1〇〇之第2光罩式唯讀記憶體（MASKED ROM) 130上。 200807700 第6圖為表示光罩式唯讀記憶體（maskedR〇M) 13〇之圮情單元（MEMORY CELL) 40的構造。其中圖示之記憶單元4〇係^；區間型MOS電晶體來構成。詳細而言就是記憶單元4〇會於p型土板41中擴散有2個N+區間42、43。其中一方的1^[+區間42係以源極來運作而另一方N+區間43係以汲極來動作。p型基板41的表面之 /及f 43和源極42之間的範圍係以絕緣氧化膜44來被覆且於此上端附著有金屬電極45。此金屬電極45係以閘極來動作。於閘極45正下方形成有高濃度雜質範圍46。於半導體製造技術步驟中，係藉由=子植入技術來控制閘極45正下方之高濃度雜質範圍且進行記十思早元40之開關動作。曰而且就如弟7圖所示，半導體廠商會藉由金屬導線來電氣連有最終程式之第2光罩式唯讀記憶體（MASKEDR〇M) 11〇和第2 内部匯流排130以製造最終成品的第2微控制器2〇〇。第2微控制哭 2〇〇也稱為第2半導體積體電路裝置。藉由此方法所製造的第2微=空制為200係密封到半導體封裝體（茲參考第3圖）來大量生產。而大量生產最終的第2微控制器200，將提供給客戶使用端。於客戶使用端上，將於機器（電子裝置）上配置有所提供的最終第2微控制器200且來大量生產此機器（電子裝置）。如以上所述，有關本發明實施形態之微控制器200的製造方法於半V體廠商中係僅進行單種類之產品設計，故能於短時間（譬如約半年）來開發出最終產品的微控制器200。其次，茲請參考第8圖以及第9圖，於第2圖所示的連接步驟中，從第1内部匯流排13來電氣關斷第1光罩式唯讀記憶體（masked ROM) 11之第1關斷方法加以說明。苐8圖為更洋細表示第3圖所示之暫存半導體積體電路裝置（暫存微控制器）20之剖面圖。其中，第丨半導體積體電路基板（第j 微控制器基板）10係透過黏晶（diebond)材料52來連接固定在導線框體LEAD FRAME (晶粒焊墊）51上。可程式唯讀記憶體、 (PROM) (OTP) 15係透過黏晶材料53來連接固定（層積）於第 18 200807700 1半導體積體電路基板（第1微控制器基板）10之光罩式唯讀記憶體(/ASKEDROM) 11上。而第丨半導體積體電路基板（第丨微控制器基板）10和可程式唯讀記憶體（PR0M) (〇τρ) 15，其中可程式唯讀記憶體（PR0M) (〇τρ) 15係層積於第丨半導體積體電路基板（第1微控制器基板）10上的狀態下密封在相同半導體封裝體17内。從半導體封裝體17配置有複數條之導線55。於此’導線框體51也稱為配線基板，而導線55也稱為外部引出配線或外部引出導線。總而言之，配線基板51係具有複數條之外部引出配線（外部引出導線）55。〃若參考第9圖將可發現第丨内部匯流排13具有内部位址匯流排 132以及内部資料匯流排134。第丨光罩式唯讀記憶體（masked R〇M) 11和第1内部匯流排13係藉由A1主截片（masterslice) 57 來電氣關斷。攸円邵位址匯流排132可以引出内部位址用焊墊132_ι，且從内部資料匯流排134可引出有内部資料用焊墊134-1。其中内部位址用焊墊132-1以及内部資料用焊墊合稱為R〇M連接端子。另一方面可程式唯讀記憶體（PR0M) (〇τρ) 15且有位址用焊墊15_卜資料用焊墊15_2及電源用焊塾15_3，位址用焊塾⑸及貧料用焊墊15_2及電源用焊墊15_3合稱為R〇M連接端子。 ^复nt導線％之巾1條就是1源崎塾糾。可程式唯讀記憶體

t ϋΤΡ) 15之位址用焊塾15-1係藉由焊接線(B0NDING 制内部位址用焊墊132·卜而資料用焊塾15-2 係猎由知接線62來電氣連接到内部資料用的焊墊134_丨，焊墊15-3係藉由焊接線63來電氣連接到電源用焊墊％ 1。私"、第9圖所示的第_斷方法係藉由A1主截片敎憶體(=SKEDRC)M) 3之間k #b。換g之’於糾_方法中係使耻線層再 'ii的更)^絲賴/錢料1拉輕讀記‘ 19 200807700 茲參考第10圖，從第1内部匯流排13來電氣關斷第i光罩式唯讀記憶體（MASKED ROM) 11之第2關斷方法作說明。其中第丨光^ 式唯讀圯憶體（MASKED ROM) 11和第1内部匯流排丨3係透過複數的第1開關SW1來連接。又，於第1〇圖所示範例中，第丨光罩式唯讀記憶體（MASKED ROM) 11和電源線18係透過第2開關SW2 來連接’而第1光罩式唯讀記憶體（maskedR〇M)丨丨和複數控制信號線19係透過複數第3開關SW3來連接。圖示之各開關SW1 = SW2以及SW3係由MOS開關所構成。、 k控制信號線19要供應到第1光罩式唯讀記憶體（masked ROM ) 11的控制信號係一用來控制讀取第丨光罩式唯讀記憶體 (MASKED ROM) 11之讀取動作的信號或時脈信號等等。又，如果第1光罩式唯讀記憶體（MASKED R〇M) n係藉由複數儲存庫 BANK來構成的情況下，則上述控制信號將包含有從複數儲 BANK中選擇出一個的信號。藉由從未圖示的控制電路所供應的選擇信號來控制這些M〇s 開關SWj、SW2以及SW3之開/關就可以切換要使用/未使用幻光罩式唯碩纪憶體（MASKEDROM) 11。也就是說，於第10圖所示 ^第2關斷方法上，係使用M〇s開關SW1來電氣關斷第丨光罩式唯項記憶體（^lASKEDROM) 11和第1内部匯流排13之間的信號。又，於第10圖之範例中，雖然係使用第2及第3開關SW2、SW3 來控制電源線18以及控制信號線19與第丨光罩式唯讀記憶體 (^lASKEDROM) 11之間的電氣連接/關斷，但是也可以不具此等第2及第3之開關SW2、SW3。 V、 ’、人餘參考弟11圖，從線焊接(WIRE BONDING)技術將可程式，1記J意體（PR〇M) (οτρ) 15電氣連接到第1内部匯流排13 之弟1電氣連接方法來加以說明。第u圖為說明本發明之第丨電氣除半導體域體17離態τ來絲第1半導體積體电路^置（暫存微控制器）20之俯視模式圖。第1半導體積體電路裝置2〇係具有第1半導體積體電路基板1〇 20 200807700 以及層積於此第1半導體積體電路基板10上之可程式唯讀記憶體 (P^OM) (OTP) 15。其中第丨半導體積體電路基板ω也稱Γ為基板晶片BASECHIP，而可程式唯讀記憶體（pR〇M) (〇τρ ^ 也稱為副晶片。第1半導體積體電路基板10係具有形成光罩式唯讀記憶體 (MASKED ROM ) 11 (兹參考第！圖）區間（以下稱之為「财队肪 ROM區間」），且於第丨半導體積體電路基板1〇上層積有可讀記憶體（PROM) (οτρ) 15。、第1半導體積體電路基板1〇進一步具有第丨内部匯流排13。此 1内部匯流排13具有内部位址匯流排132和内部資料匯流排134。從内部位址匯流排將引出有内部位址用焊墊^孓丨，從内匯流排134將引出有内部資料用焊墊134士如前述，内部位址用墊132-1以及内部資料用焊墊合稱為匯流排連接端子。另外，可程式唯讀記憶體（PR0M) (〇τρ) 15將具有位址焊墊15-1和資料用焊墊15_2。如前述，位址用焊墊⑸和墊15-2合稱為ROJV[連接端子。、 “可程式唯讀記憶體（PR0M) (〇τρ) 15之位址用焊塾⑻係藉由焊，線61來電氣連接到内部位址用焊墊132_丨，而資料用焊墊 ^-2係藉由焊接線62來電氣連接到内部資料用焊墊^冬丨。也就 Α ’ U非連接端子（132-1、134-4)和ROJV[連接端子（15-1、Η 9、皆使用焊接線（61、62)來進行線焊接。 2) 严，第1半導體積體電路基板⑶微控制器基板〕丨。和，讀記憶體（PROM) (OTP) I5係於可程式唯讀記憶體（pR〇M) (OTP) 15層積於糾半導體積體電路基板（第i微控制器基板） 10上的狀悲下密封在侧半導體封裝體1?内（齡考第盆中從半導體封裝體17配置有複數的導線（軒）55。導又摇、為封裝接腳。、於基板晶片10周邊具有複數基板用焊墊1(M，基板用焊墊1〇 i 亦稱為基板連接端子。複數基板用焊墊职係藉由複數焊接線65 200807700 各自電氣連接到導線框體51(配線基板)之複數導線(外部引出配線、外部引出導線)55上。如此’從副晶片15之連接端子15-1、15-2就可直接於基板晶片 10内之匯流排配線（第1内部匯流排）13來進行打線接合。藉此，就可以^控制半導體封裝體17之端子數目，且也可控制基板晶片1〇之I/O區間的^加。另外，配置第丨半導體積體電路裝置2〇的封裝接腳5+5，就如第7圖所示可與僅使用基板晶片1〇〇之第2半導體積體電路裝置200的封裝接腳來置換。如此一來，第丨半導體積體電路裝置2〇和體Ϊ體電路裝置200之有關共同信賴性可以置換。其次，茲芩考第12圖，藉由線焊接技術且將可程式唯讀記憶體 (PROM) (ΟΤΡ) 15電氣連接到第w部匯流排13巾之第2電氣連 ^法加1f觸。第12圖域明本發明第2電氣連接方法，於去除體封裝體17陳態下所示第1半導體積體電路裝置（第1微控制器）20Α的俯視模式圖。弟12®所示之第丨半導體積體電職置（第丨微控繼）2〇α，二中，内部位址匯流排m所引出的内部位址用焊墊必】以及從 =貝料匯流排134所引出的内部資料用焊塾丨34_丨之處，除了如後點之外，其餘皆麟u®所示之第1半導_體電路裝冑。鮮11圖細目同功能者和^積體電路裝置肅具有第1半導體積體電路基板說 ίρ^λλ 半導體積體電路基板10Α上的可程式唯讀記憶體 θ 〇ΤΡ) 15。其中第1半導體積體電路基板10Α又稱之 =板日日片而可程式唯讀記憶體（pR〇M) (〇τρ) 15有稱之為副老笛，^體積體電路基板10八具有形成河八8〖£〇11〇]^11(兹參嶋間」），且於第1 (ΟΤΡ) 15 〇土板1〇Α上層積有可程式唯讀記憶體（PROM) 22 200807700 位路裝置1GA關圍巾糾具_成有⑽ 用焊======_崎彡财_料 π第Hit用焊塾區間141和内部資料用焊塾區間142係僅體積體電職置上層積有副晶片Μ時才會另外且備’如弟7圖所不’當僅使用有基板晶片100時才會切割。八另外，可程式唯讀記憶體（PR0M) (οτ ) 7 15·2合稱為輸出/入端子。貝洲斗塾夢由記Λ=κ〇Μ) (〇TP) 15之位址用焊塾⑹係，由知接、、泉61_連接到内部位址用焊墊132-1，而 15_2係藉由焊接線62電氣it接助部資料用焊墊134卜又，第1半導體積體電路基板⑻微控制器基板）間141、内部資料用焊塾區間142以及可程式唯讀記 j(PROM) (〇ΤΡ)15係於可程式唯讀記憶體（pR〇M) (〇τρ) 半導體積體電路基板（第1微控制器基板）上的狀悲下欲封在_半導體封裝體17内（考第8圖）。 =封裝體17配置有複數的導線（端子）55。導線％又稱為封裝接於基板晶片10Α周邊具有複數基板用焊墊1〇]。複數基板墊10-1係藉由複數的焊接線Μ來各自電氣連接到導線（端子）55。如此，從副晶片15之輸出入端子15卜⑸就可直接於基板晶内之匯流排配線（第1内部匯流排）13來進行線焊接。藉此，就可以控制半導體聽體17之端子數目，且也可控娜板晶片1〇之1/士0區間範圍的增加。另外，配置幻半導體積體電路裝置2〇Α的封裝接腳55，就如第7圖所示可與僅使用基板晶片1〇〇之第2半導體 23 200807700 路裝置20A及第2半導體積體電路^置〇、〇；^^ ^導體積體電用區間Hm及内部資料焊她n42，；^不=7位=墊片1〇〇時就可雜制晶片面積的增加。卩此田使用有早一基板晶 ΐ由，接技術且將可程式唯讀記憶體斑a 士黾氣連接到第1内部匯流排13中之第3電氣連 ΐίϊ 口=的3圖為說明本發明第3電氣連接方法，於去除师彻麵繼（第職示的第1轉體積體電路裝置⑻微控彻）遞，八攸邛位址匯流排所引出的内部位址用焊塾丨觸_所引出的内部資料用焊塾 ^ Π不同點之外’其餘皆與第u®所示之第1半導體積體電路裝猶有相同功能者去f半導體積體電路裝置2〇B具有第1料體積體電路基板10A (p曰 ==此^半導體積體電路基板驗上的可程式唯讀記憶體美拓曰y) (〇TP) 15°其中第1半導體積體電路基板10A又稱為土板:日#而可程式唯讀記憶體（1>隐〇 (〇TPM5又稱為副晶片。弟1半導體積體電路基板10Β具有形成MASKED R〇M1丨（茲參 ί弟1圖）區間（以下稱為「MASKEDROM區間」）11A。且於 ^半導體積體電路基板腦上層積有可程式唯讀記憶體（pR〇M) v OTP ) 15 〇第1半導體積體電路基板10Β進一步具有第丨内部匯流排13。其第1内部匯流排13具有内部位址匯流排丨32和内部資料匯流排 134 〇、、於第1半導體積體電路基板10B之MASKED ROM區間11 a中形成有内部位址用焊墊132-1以及内部資料用焊墊134-1。乂 24 200807700 執’-I程式唯讀記憶體（PR0M) (οτρ) 15具有位址用焊合稱為墊15_2。其恤崎墊15]和細焊塾15-2 藉由隐體（pr〇m) (〇τρ) 15之位址用焊塾⑻係曰:又接線？末笔氣連接到内部位址用焊塾132]，而資料用焊墊 -係藉由焊接線62來電氣連接到内部資料用焊墊丨％“。第1半導體積體電路基板（第1微控制器基板）10Β和可程 itfi=(PR〇M)(OTP)15係於可程式唯讀記憶體（pr〇m) i積於第1半導體積體電路基板（第1微控制器基板）的狀恶下岔封在相同半導體封裝體17内（茲參考第8圖）。稱封裝體17配置有複數的導線（端子）55。導線55又執片應周邊具有複數基板用焊塾1〇-卜複數基板用焊趙數焊接線65各自電氣連接到半導曰次；L從，曰:片15之R〇M連接端子、15_2就可直接於基板曰曰片10ΒΘ之匯流排配線（第！内部匯流排）13來進行線焊接此’就可以控制半導體封裝體17之端子數目，且也可控曰區間的增加。另外，配置第1半導體積體電路裝土置二接腳55，就如弟7圖所不可與僅使用基板晶片議之第2半導體積體電路裝置200的封裝接腳來置換。如此一來 = 體電賴置2GB和第2半導體碰電财置作| 。再者’當僅使用有基板晶片1〇〇時，就不需要㈣位址 =塾咖以及内㈣料用焊墊134•卜且maskedr〇 HA係使用原本的MASKEDR〇M110，因此當片1〇〇時就可以控制晶片面積的增加。田便用有f基板日日其次’兹參考第14圖及第15圖，藉由線焊接 :買記憶體(PROM) (OTP) 15電氣連接到 $ 梢氣連财法加㈣明。第1個魏日林發㈣4電氣^妾= 25 200807700 法，於去除半導體封裝體1：7的狀態 (第m控制器）2〇c的俯視模式圖。㈣1+>體積體电桃置 1中半導體積體電路襄置（第1微控制器）2〇c，排132所引出的内部位址用焊塾咖以及從細a形成處，除了路裝詈<rmi舛，、馀弟11圖所不之第1半導體積體電部内部位址用焊墊咖細轉體频電路基板體（PR曰OM; (〇TPH體，f基板1〇C上的可程式唯讀記憶 Η > ίπ-τί -4-。八中第1半導體積體電路基板l〇C又稱 if反日日片而可程式唯讀記憶體（PROM) (0TP) 15又稱為副考二半=積产路基板耽具有形成MAS咖_ (兹來 ======，」）’且於幻 (OTP)15。 C上層知有可私式唯讀記憶體（PROM) 第1半導體積體電路基板10c進 r3r部匯流排13具有内部位址匯流排心焊墊1細及二；;說明，所形成的焊墊用配線層斗塾134]係形成於第1内部匯流上 15-2合稱為輸出/入端子。，、中位址用卜塾15-1和資料用焊墊 26 200807700 可程式唯讀記憶體（PROM) (OTP) 15之位址用焊墊15-1係藉由焊接線61來電氣連接到内部位址用焊墊132-1，而資料用焊墊 15-2係藉由焊接線62來電氣連接到内部資料用焊墊134_卜又，第1半導體積體電路基板（第1微控制器基板）1〇c和可程式唯讀記憶體（PROM)(OTP)15係於可程式唯讀記憶體（PR〇M) (OTP) 15層積於第1半導體積體電路基板（第丨微控制器基板） 10C上的狀悲下岔封在相同半導體封裝體I?内（茲參考第$圖）。其中從半導體封裝體17配置有複數的導線（端子）55。導線55又稱為封裝接腳。於基板晶片10C周邊具有複數基板用焊墊10-1。其中複數基板用焊墊10-1係藉由複數焊接線65各自電氣連接到半導體封裝^17 之複數導線（端子）55上。九如此，從副晶片15之連接端子15_：1、15_2就可直接於基板晶片内之匯流排配線（第丨内部匯流排）13來進行打線接合。藉此，就了以控制半導體封裝體17之端子數目，且也可控制基板晶片㈣之I/O區間的增加。另外，配置第丨半導體積體電路裝置2〇c的封穿接腳55，就如第7圖所示可與僅使用基板晶片1〇〇之第2 ^ ^裝置2,封裝接腳來錢。如此—來，第#導體積體電路，置20C和第2半導體積體電路裝置2〇〇之有關共同信賴性可以置 f。再者，當僅使用有基板晶片刚時，就不需要上述焊塾則己線 ^所以當使用有單-基板晶片则時就可以控制晶片製造工程的增加。成田H 細說明關於第1内部匯流排13所形，之焊墊用配線層70。其中第16圖係局部放大第俯視圖，而第17圖為表示第16圖之XVII_XV„線的叫面焊墊航線層70係具備有覆蓋第⑽娜流肋之粗田^此金屬層間膜71上形成有内部位址用焊塾咖1以及曰内部資 =用焊墊134-卜其中内部位址用焊塾132]係透過接 μ 連接到内部位址匯流排132的内部匯流排配線，而内部#料用^ 200807700 =係透過，觸孔73來電氣連接到内部㈣匯流排i34的内部匯 ^非配線。金屬賴顧的上面係内部位址用焊·2_!以及内邛貧料用谭墊134·1將有開口的鈍化層(pASSIVATI〇N LAYER)74來加以覆蓋。接方效/中考=m第/7圖’且於已說明過的上述第1至第4電氣連二i f辨接技術來將可程式唯讀記憶體（PR·) (^ΤΡ) 15電乳連接到幻崎匯流卿。但是，也可如同於後述說明，藉由面朝下嬋接（faeed_bGn (PROM) (OTP) 唯j己參圖’說明藉由面朝下焊接技術來將可程式 (〇τρ) 15電氣連接到第1内部匯流排13之弟5電耽連接方法。第18圖及第19圖之各圖說明本發明第5電氣連 ΪΪΪ第封細7的狀態下所示第1半導體積體電路上 ) 2〇D之模式剖面圖及模她 A柄ϋ 示之第1半導體積體電路裝置（第1微控制器、i 1 ^内部位址匯流排132所引出的内部位址用焊墊 i32-m及從内部資料匯流排134所引出的内部資料用焊塾i34_r 處，如後述有不同點且利用金屬凸塊示之第丨半導_體電路裝置（第 ^虎有相同的構造。與第u圖具有相同功能者皆附有相同的參考符和路裝置2〇d具有第1半導體積體電路基板贈 %曰fOTt3積體電路基板i〇d上的可程式唯讀記憶體美;te曰Μ而叮 Α。其中第1半導體積體電路基板1〇D又稱為 /片’而可程式唯讀記憶體（PROM) (OTP) 15又稱為副晶失老H導體電路基板贈具有應形成·ΚΕ_Μ11 (兹多考弟1圖）區間（以下稱為「MASKEDROM區間」）11Α，且 28 200807700 H1半導體積體電路基板1 〇D上可讓可程式唯讀記憶體（PR0M) (OTP) 15層積如後述所言。第1半導體積體電路基板10D進一步具有第丨内部匯流排13 (嬖，參考第12®)。其中第⑽部匯流排13具有⑽位雜流排132 和内部資料匯流排134。如圖18及圖19所示，在光罩式唯讀記憶R〇M之區間上形成複數個内部位址用焊墊132-1與複數個内部資料用焊墊 134-；1。如前述，内部位址用焊塾132_丨與内部資料用焊塾i34_w 稱為匯流排連接端子。另一方面，可程式ROM (OTP) 15Α係具有複數的位址用凸塊 (BUMP) 15A-1及複數的資料用凸塊（BUMp) 15A-2，位址用凸塊（BUMP) 15A-1及複數之資料用凸塊（BUMp) 15A_2合稱為 ROM連接端子。如圖18及圖19所示，複數的位址用凸塊（BUMp) 15A-1與複數個内部位址用焊墊132-1形成在對應位置，複數的資料用凸塊（BUMP) 15A-2與複數個内部資料用焊墊134-1形成在對應位置，換言之，複數個内部位址用焊墊132-1 (匯流排連接端子）係配設在與複數的位址用凸塊（ROM連接端子）15A-1鏡設 (MIRROR)之反轉位置上，複數個内部資料用焊墊（匯流排連接端子）134-1係配設在與複數的資料用凸塊（R〇M連接端子）15A_2 鏡設之反轉位置上。可程式ROM (OTP) 15A之複數的位址用凸塊15A-1與各對應，之複數個内部位址用焊墊132-1電氣連接。複數的資料用凸塊^ 15A-2與各對應之複數個内部資料用焊墊134-1電氣連接。這些電氣連接雖可採各種方法，但藉由異方性導電膜ACF(anisotropic conductive film)或絕緣膜NFC (non-conductive film)連接較佳，當然使用軟焊（softsolder)凸塊或導電性連接劑亦佳。又、第1半導體積體電路（第1微控制器基板）l〇D及可程式R〇M (OTP) 15A係將可程式ROM (OTP) 15A層積在第1半導體體積電路基板（第1之微控制器基板）10D上之狀態下密封在同一半導 29 200807700 體封裝17内（參考圖8)。關於除此之外的構成，因與上述實施樣態相同，故省略圖式及其說明。在此一本實施之樣態中，由副晶片15A之ROM連接端子 15A_；l、15A-2、在基底晶片10D内之匯流排配線13 (第丨内部匯流排亡）實施面朝下焊接（無線焊接）。由此可抑制半導體封裝體17 之端子數，並能抑制基板晶片1〇£)之1/〇區間的增加。又第丨半導體積體電路裝置20D之封裝接腳之配置，係如圖7所示，與只使用在基板晶片100上之第2半導體體積電路裝置2〇〇之封裝接腳配置有互換性。其結果是第1半導體積體電路裝置2〇D與第2半導體體積電 ^裝置200之有關共同信賴性可以置換。尚且，只使用基板晶片ι〇〇時，因可消除上述複數個内部位址用焊墊^24與複數個内部資料用焊墊134-1，故可抑制基板晶片1〇〇單體使用時之晶片面積之增加0 其次，說明在可程式R〇M (0TP) 15上寫入資料之相關問題。如第3圖所示，當於第丨半導體積體電路基板（第丨微控制器基板）ίο上層積配置有可程式唯讀記憶體（PR〇M) (〇τρ) 15情況下且要將資料寫入到可程式唯讀記憶體（PROM) (ΟΤΡ) 15時， =肩將較咼之電壓（譬如12V)施加到可程式唯讀記憶體（pr〇m) (OTP) 15之電源供應端子VPP。圖來說明此理由。第20圖為表示構成可程式唯讀記 ί思體（PROM) (OTP) 15之記憶單元80之構造剖面圖。其中圖示之記憶單元80係利用N區間型MOS電晶體來構成。詳言之，也就是記憶單元80會將2個N區間82、83擴散到p型基才f81中。其中一方之N區間82係以源極來動作而另一方之N區間83 汲極來動作。P型基板81的表面之汲極83和源極82之間的範圍，藉由未’之氧倾來覆蓋，尚且，於其表面上附著有浮動閉 =85。其中於浮動閘極85上面係透過間層氧化膜來附著控制間極 87 〇 30 200807700 對於如此構造的記憶单元80當電氣寫入資料時，因將Gy的高電壓施加到控制閘極87，故可將電子注入到浮動閘極85内。藉此' 就可改變N區間型MOS電晶體之臨界值(THRESHOLD VALINE)。如此一來就可將“1，，、“〇，，資料寫入到記憶單元8〇内。由於浮動閘極 85上的電子周圍為絕緣，因此即使關掉電源也可保留資料。如此一來，就可將記憶單元80用在可程式唯讀記憶體（pR〇M) 15上。如上述所έ ’要將資料寫入到可程式唯讀記憶體（PROM) (OTP) 15就必須將較高的電壓（譬如12V)施加到可程式唯讀記憶體（PROM) (OTP) 15之電源供應端子vpp。 ^另外:為了要降低第3圖所示之第1半導體積體電路裝置（第1 微控制益）20上之封裝接腳55數目，就要讓可程式唯讀記憶體 (PROj) (OTP) 15之電源供應端子VPP和第丨半導體積體電路基板（弟1微控制器基板）1〇的其他端子多工化到第1半導體積體龟5^置（第1微控制器）2〇之相同封裝接腳（外部引出配線）％。第21圖為表示封裝接腳（外部引出配線）55多工化之習知半導體年貝體電路I置（微控制器）20’示意俯視圖。、習知之半導體積體電路基板（習知之微控制器基板）1〇，係透過黏晶（die bond )材料52來連接固定在導線框體（配線基板）5丨上。習知之可程式唯讀記憶體（PR0M) (〇τρ) 15，係透過黏晶材料 53^連接固定（層積）於習知半導體積體電路基板（習知之微控制為基板）10’之未圖示光罩式唯讀記憶體（MASKEDROM)上。而習知半導體積體電路基板（習知之微係控制器基板）1〇，和習知之^程式唯讀記憶體（PR0M) (〇τρ) 15,，係讓習知之可程式，•己憶體（PROM) (ΟΤΡ) 15’層積於習知之半導體積體電路二板（習知之彳，控制器基板）1〇，上的狀態下密封在相同半導體封衣體17内（茲芩考第8圖）。從半導體封裝體17配置有複數條之導線（外部引出配線）55。程式^讀記憶體（PR〇M) (0ΤΡ) 15,係具有位址用焊墊丨5·1 絲芩考第9圖）、貧料用焊墊15-2 (茲參考第9圖）以及電源用焊 200807700 墊（電源供應器端子）15-3 (VPP)。於複數導線55其中之一為電源用焊墊（電源供應器端子）55-1 (VPP)。這種電源用焊墊（電源供應器端子）55-1 (VPP)也兼具有重置端子（虹8#)。因此兒這種焊墊（外部引出導線）5M也稱為電源/重置用焊墊應/重置端子）VPP/RES#。 ^另外，習知之半導體積體電路基板（習知之微控制器基板）1〇, 係以重置端子RES#來作為複數基板用焊墊丨…丨之其中之一。這種重置端子RES#係透過焊接線65來電氣連接到電源供應/重置端子 VPP/RES#上。另外，f知之可程式唯讀記㈣（pR〇M) 15’之電源供應端子VPP係透過焊接線65來電氣連接到電源供應/ 重置端子VPP/RES#上。在這種構ie中，就要將12V的局電墨施加在習知之丰導I#籍雜，路=㈢知之微控制器基板）10’上。因此，就必g由$ 入局電壓之尚度耐壓製程製造出習知之半導體〜 10, ° j s知之半導體積體1路基板（f知之微㈣器基板）莫鴨實施職巾，伽來解決提高習知半導體積體电路基板（習知微控制器基板）10,之成本問題。、參^2^/24圖，說財蘭裝接腳（__線、外 3 i 1泉）i夕工化之本實施形態半導體積體電路裝置（微控之為。第22圖為表示半導體積體電路裝置

=意俯棚。第絲种㈣碰電路灯（y^制)器2)〇E 制。H配置焊接目。帛24®為絲半導體積體電賴置（微护憶趙 _)_)15Β。半導=):== 32 200807700 板）10E係透過黏晶材料52來粘著固定在導線框體（晶片焊墊）51 上。可程式唯讀記憶體（PROM) (OTP) 15B係透過黏晶材料53 來粘著固定（層積）在半導體積體電路基板（習知之微控制器基板）10E之MASKED ROM區間（未圖示）上。半導體積體電路基板（習知微控制器基板）10E和可程式唯讀記憶體（prqm) (OTP) 15B係讓可程式唯讀記憶體（pr〇M) (〇τρ) 15B層積於半導體積體電路基板（習知微控制器基板）10E上的狀態下密封於相同半導體封裝體17内（茲參考第8圖）。其中從半導體封裝體17配置有複數的導線（封裝接腳、外部引出配線、外部引出導線）55。又’於本實施形態中雖然已經針對使用有〇Tpl5B來作為非揮，性記憶體裝置的範例加以說明，但是也可以使用EpR〇M或快閃記憶體之類的其他可程式化R0M (PR〇M)來作為非揮發性記情體裝置。 σ〜茲參考第22圖及第23圖，其中可程式唯讀記情體

33 200807700 另外，如第23圖所示之半導體積體電路基板10E，進-步且有内部匯流卿。其中内部匯流排13包含有内部位址匯流排&^ 流排i34 °從内部位址匯流排132可引出有内部位址用的 f-1，且彳之内部貧料匯流排134可引出有内部資料用的線銲墊片134-卜另外，如前述之可程式唯讀記憶體（pR〇M) (οτρ 15Β^具有位址用焊墊⑸以及資料用焊塾况。位址用焊塾⑻ 以及資料用焊墊15-2合稱為R〇M連接端子。 ^、可私式唯碩圯憶體（Pr〇m) (〇Τρ) 15β之位址用焊墊係透過焊麟61來魏連制内部位賴的焊墊防丨，而資料用焊墊15-2,透過焊接線62來電氣連接到内部資料用焊墊134β1。就如第24圖所不，多晶片模組2〇扮系包含有cpui21 'RAMU2 以及周邊路（輸ώ/人控制LSI) 123係作為其他麵的積體電路 12。於第22至第24圖所示，於半導體積體電路裝置（微控制器）2〇e 上、，雖然封裝接腳（外部連接端子）55_丨係表示一已多工化（共用）電源供應端子VPP和重置端子RES#之電源/重置用焊墊（電源供應 /重置端子VPP/RES#)之範例，但是並非限定於此。也就是說，封裝，腳胃(外部引出配線、外部引出導線）55_丨也可為一多功化施加有咼電~壓的電源供應端子VPP和施加有其他低電壓端子之焊墊。如第25圖所示，可程式唯讀記憶體（PROM) (OTP) 15B包括有連接到電源用焊墊（電源供應器端子）15-3 ( vpp) iEpR〇M ，體151、連線接到電源用焊墊15-3 (電源供應端子vpp)之耐高壓用緩衝器152以及連接到此耐高壓用緩衝器152與重置輸出端子 15-4 (RES#)之間的電流放大用緩衝器153。如後述所言，耐高壓用緩衝為152係作為將第1電壓轉換成比此第丨電壓低之第2電壓的電壓轉換電路。

換言之，從第1端子15-3 (VPP)往可程式唯讀記憶體（prom) (OTP ) 15B的内部EPROM主體151延伸配置有電源配線（ERRPM VPP電源）。從這個電源配線分歧有一既定的配線。這種既定的配 34 200807700 線係透過耐高壓用緩衝器152之作動來連接到第2端子15-4 ( RES# ) 以作為電壓轉換電路。第26(A)圖為表示耐高壓用緩衝器152之方塊圖，而第26(B) 圖為表示耐高壓用緩衝器152之等效電路圖。如第26 (B)圖所示之耐高壓用緩衝器152係包括串聯有第1C-MOS轉換器152-1和第 2C-MOS 轉換器(INVERTER)152-2 之電路。

第1C-MOS轉換器152-1係由第in區間FET152-1N和第lp區間 FET152-1P所構成。其中第In區間FET152]N和第lp區間 FET152-1P之間的閘極係相互連接且連接到電源用焊塾（電源供應器端子）15-3 (VPP)。第 In區間FET152-1N和第 lp區間FET152-1P 之間〉及極為相互連接。另外’第2C-MOS轉換器152_2係由第2n區間FET152-2N和第2p 區間FET152-2P所構成。其中第2n區間FET152-2N和第2p區間 FET152-2P之間的閘極係相互連接且連接到第ln區間fet152_in 和第lp區間FET152-1P之汲極。第2n區間FET152_2N和第2p區間 FET152_2P之間沒極為相互連接且連接到放大電流用緩衝器153之輸入端子。其次茲芩考第22圖及第27 (A)、（B)圖，其說明有關第 25圖所示之可程式唯讀記憶體（pR〇M) (〇τρ) 15B動作原理。其中’第27(A)圖為表示將資料寫入到可程式唯讀記憶體（pR〇M) (OTP) 15B、將12V高電壓施加到電源/重置用焊墊（電源供應/ 重置端子VPP/RES# ) 55_1時之可程式唯讀記憶體（pR〇M ) ( 〇τρ ) 15B方塊圖。第27 (B)圖為表示要重置cpui21 (茲參考第以圖）而將電源/重置用焊墊（電源供應/重置端子Vpp/RES# ) 55]輸入有 f私壓（低電壓）之重置信號時之可程式唯讀記憶體（pR〇M) (OTP) 15B方塊圖。於此，i2V的高電壓又稱為第旧壓，而重置信號又稱為第2電壓。 35 200807700 到電源/重置用焊墊（電源供應/重置端子VPP/RES#) M—丨時之動作原理加以說明。這種情況下，施加到電源/重置用焊墊（電源供應/ 重置端子VPP/RES#) 55]之12V高電壓（第！電壓），係透過^ 線63來供應到可程式唯讀記憶體（pR〇M) (〇Tp) l5B之電源用坏墊（黾源供應态端子VPP) 15-3。藉此，因為於ERPQjy[主體bl 中施加有12V的高電壓，所以可以將㈣寫人到可程式唯讀記 (PROM) (OTP) 15B 内。一另外，12V鬲電壓（第1電壓）也施加到耐高壓用緩衝哭ι52内。 m高厂壓用緩衝器152會將i2v高電壓（第1電壓）轉換成低電壓 if Λ )。也就是說’耐高壓用緩衝器152的功能係將第1電壓轉換成弟2電壓之電壓轉換電路。所轉換過的低電壓（第2電壓）係透過電流放大用緩衝器153來供應到重置輸出端子15_4 (RES#)。因此，可以不需要藉由輸入高電壓（第丨電壓製程來製造出半導體積體電路基板（微控制器基板），因2 可降低半導體積體電路基板（微控制器基參考_及_ (B)且針對要重置^121 (兹蒼考弟24圖）需將低電壓（第2電壓）之重置 =塾=應/重置端子VPP_5_1時之動= ==t3(PRGM) (OTP)咖魏_ (電i供應另外’這種低電壓（第2電壓）之重置信號也施緩衝器152内。其中对高壓用緩衝1152就直接以低電J 之重置信號來輸出有低電壓（第2電壓）之重置作^ 壓用緩衝器152所輸出的低電壓（第2電壓）之重流放大用緩衝器153來供應到重置輸出端子! 5_4 ( γ、透，屯重置CPU121 (參考第24圖）。）。精此來以上，雖然係藉由本發明之最佳實施形態來加以說明，但是本 36 200807700 电明並非限疋於上述的實施形態。譬如，上述之匕可程式憶體（非揮發性記憶體裝置）雖然係積&第1 半導體積體電路基本上的範例來純細，但是魂. 性記憶體裝置）與«1半導_體魏基板^^德體（非揮發 37 200807700 【圖式簡單說明】俯^辦賴積體電職板（第職㈣細之示意弟妾所有%之第1半導體積體電路基板（第1微控制俯視圖。討程式唯讀記憶體（PR0M)之狀態示意路基板（第1微控制器基板）上層裝體内之i^^f；5(PRQM)離態下密封於半導體封面圖。 +冷體知體電路裝置（第1微控制器）之示意剖人到第3圖所示之第1半導體積體電路塊圖。谥技制°σ)之可程式唯讀記憶體（pR〇M)狀態方第圖貫驗讓暫存程式儲存於可程式唯讀記憶體（PR0M) 第6圖為ί+Λ體積體電路裝置（第1微控制器）動作方塊圖。 Unt離子植入於構成第2半導體積體電路基板（第2微 =裔基板）之MASKED R⑽來寫人最終程式狀態之 ^ 體早兀剖面圖。弟7，f示於第6圖中，將記憶有最終程式之MASKED ROM電氣生内部匯流排狀態之第2半導體積體電路裝置（第2微控 ^ 制态）示意俯視圖。弟8圖f；詳細表示第3圖所示之第1半導體積體電路裝f (第1微控外制器）之剖面圖。弟9圖^示物理性切割masked R0M和内部匯流排俯視圖。第0圖為表示物理性切割MASKED R0M和内部匯流排範例之 M MASKED ROM和内部匯流排方塊圖。弟11圖表示本發明第1電氣連接方法且於去除半導體封裝體的狀 38 200807700 ^來表示幻铸體棚電路裝置⑻微㈣式俯視圖。供第12圖，電氣連接方法且於去除半導體封裝體的狀 =來表示糾铸體積體電路敍⑻微控式俯視圖。 ^ 第13圖發明第3魏連財纽於絲半導體封裝體的狀 f來表示第1半導體積體電路裝置（第m 式俯視圖。供第I4圖，明第4電氣連接方法且於去除半導體封裝體的狀 =來表示第1半導體積體電路裝置（第1微控制器）之模式俯視圖。 ^ 第15圖，fiti4圖所示之第1半導體積體電路裝置（第1微控〃焊稱及内部資料用 ^16圖為表示放大第15圖之局部所示俯視圖。圖來表示第16圖XVII_XVII線之剖面圖。第18圖，不，發明，5電氣連接方法且於去除半導體封裝體的狀，下來表不第1半導體積體電路装置（第1微控制器）之模式俯視圖。、第19圖if不第18圖所示之第1半導體積體電路裝置（第1微控制為）模式俯視圖。別弟20圖巧示構成可程式唯讀記髓（pR〇M)之記㈣單元剖面圖。第21圖^表讀裝接腳多1化之習知半導體積體電路裝置（微和制器）示意俯視圖。工第22圖裝接腳多工化之本發明實施形態半導體積體電路衣置（¼控制為）示意俯視圖。第23圖^表料22_示之轉體積體電賴置（微控制器視配置線焊圖。 39 200807700 第24圖ί含示第22圖所示之半導體積體電路襄置(微控制器)方第25圖^和在紋騎衫铸體積的可程式唯讀記㈣（PR〇M)方第26圖第25圖所示之可^唯讀記憶體⑽Μ) ;⑻為表示耐高壓用緩衝器之弟27圖為表示將資，寫人到可程式唯讀記憶體（pR〇M) j jP)、將12V高電壓施加到電源/重置用焊墊（電源供 Μ重置端子）時之可程式唯讀記憶體（pR〇M) (OTP) 塊圖，（B)來表不要重置CPU而將正常電壓（低電壓）重置信號輸入到電源/重置用焊墊（電源供應/重置端子）時之可程式唯讀記憶體（PROM) (〇Tp)方塊圖。【主要元件符號說明】 (第1 10、、10Β、10C、10D、應幻半導體積體電路基板微控制器基板、基板晶片） ι〇-ι基板用錫焊墊片（基板連接端子） 11光罩式唯讀記憶體(MASKED R0M> 11A MASKED ROM 區間 12其他積體電路 121 CPU 122 RAM (唯讀記憶體） 123周邊電路（輸出/入控制LSI) 13内部匯流排 132内部位址匯流排 132-1内部位址用焊墊（匯流排連接端子） 134 内部資料匯流排 134-1内部資料用焊墊（匯流排連接端子） 200807700 15、15A、15B可程式唯讀記憶體（pR〇M) (〇Τρ) 15-1位址用焊墊（ROM連接端子） 15A-1位址用凸塊電極（R〇M連接端子） 15-2資料用焊墊（ROM連接端子） 15A-2資料用凸塊電極（R〇]y[連接端子） 15-3電源用焊墊（電源供應器端子）（第1遮早、 15-4重置輸出端子(第2端子） 151 EPROM 主體

152 耐高壓用緩衝器 152-1第1C-MOS轉換器 152-1N 第 In區間FET 152-1P 第 lp區間FET 152-2第2C-MOS轉換器 152-2N 第 2n區間FET 152_2P 弟 2p 區間 FET 153電流放大用緩衝器 17半導體封裝體 18電源線 19控制信號線第1半導體積體電路裝置（第j

20、20A、20B、20C、20D、20E 微控制器） 22 EPROM程式（寫入） 24位址、資料其他信號線 26 1C插槽 28評估用基板（標的板） 30位址、資料其他信號線 32 電路模擬偵錯器 40記憶單元 41 P型基板 41 200807700 42 源極（N+區間） 43 汲極（N+區間） 44絕緣氧化膜 45閘極（金屬電極） 46高濃度雜質範圍 51導線框體（晶粒焊墊、配線基板） 52、53黏晶材料 55導線（外部連接端子、封裝接腳） 55-1電源用焊墊（電源/重置用焊墊） 57A1主截片 61、62、63、65 焊接線 70焊墊用配線層 71金屬層間膜 72、73接觸孔 74鈍化層 8〇記憶單元 81 P型基板 82 源極（N區間） 83 汲極（N區間） 85浮動閘極 87控制閘極 100第2半導體積體電路基板（第2微控制器基板） 11〇第2光罩式唯讀記憶體（MASKEDROM) 120其他積體電路 130第2内部匯流排 141内部位址用焊墊區間 142内部資料用焊墊區間 200第2半導體積體電路裝置（第2微控制器基板) VPP電源供應端子 42 200807700 RES#重置端子（重置輸出端子、重置輸入端子） VPP/RES# 電源供應/重置端子 43

Claims

200807700 十、申請專利範圍： 1·一種半導體積體電路裝置，係搭配有：錢齡置’於—個配線基板切藉由第旧壓來電氣 ^9二料’以及半導體積體電路基板’可藉由低於該第1電壓之弟2电壓來動作，其特徵在於：該非揮發性記憶體裝置具有提供該第丨電壓之第1端子· ίΪΪΪΐ性記憶體裝置具有輸出該第2電壓之第2端七以及 ^斜導體龍電祕板上具_第2端子魏連狀第3端子 lit請專概圍第1項所述之半導體積體電喊置，其中該非揮务性記憶體裳置係言史置於該第J端子和第2端子之間，且可將該第1電壓轉換成該第2電壓之電墨轉換電路^。有 3 彳域帛1或2項所述之半導體賴電路裝置，1中該半作時，就將該第2電壓施加到該而第體電路基板產生動 4.2ΐ專1範圍第1或2項所述之半導體積體電路裝置，直中該非揮务性讀顧置係層積於該半導體積體電路基板上者中4 5·如申請專利範圍第1或2項所述之半導俨浐#兩踗壯罢甘士w 導體積體，二第1或2項所述之半導體積體電路褒置，JL中該配線基板具有魏物丨出轉之導線框體者。衣H亥配 44 200807700 n專·圍第阳項所狀半導_ 2端子和該第3端子係藉由線焊接技術來電氣連接者/水亥弟㈤雜丨·叙轉體積體電該第供應第1電壓之第1端子且藉由第1端子和壓的第2端子，且設置於該電蜃之電壓轉換電路者。曰’匕3有可將該第1電壓轉換成該第2 ι〇=請山專利範圍第9項所述之非揮發性球體壯署盆击该弟1端子往該非揮發性 1生d思體衣置’其中具有從源導齡以的特定料線和從換電路來連接到該第2端子者。亥特疋導線係透過該電壓轉 45