TW200523864A - Delay time correction circuit, video data processing circuit, and flat-type display apparatus - Google Patents

Description

200523864 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種延時補正電路、視頻資料處理電路及 平型顯示裝置，例如可適用於於絕緣基板上一體化形成有 驅動電路之液晶顯示裝置。本發明藉由介插虛設資料至輸 入資料’强制性切換輸入資料之邏輯位準，從而可於tft 等之邏輯電路中有效避免延時之變化。 【先前技術】 近年，於例如適用於PDA、行動電話等之行動終端裝置 之平型顯示裝置之液晶顯示裝置中，可提供一種於構成液 晶顯示面板之絕緣基板即玻璃基板上，一體集成化構成液 晶面板之驅動電路者。 即該種液晶顯示裝置將包含液晶胞、該液晶胞之開關元 件即低皿夕日日石夕TFT(Thin Film Transistor，薄膜電晶體）、 以及保持電容之像素配置為矩陣狀從而形成顯示部，並藉 由配置於該顯示部之周圍的各種驅動電路驅動顯示部從： 顯示各種影像。 於如此之液晶顯示裝置中’例如將顯示被依次輸入為光 栅掃描順序之各像素的灰階之灰階資料分離為奇數行及偶 數订之灰階貧料’以該等奇數行及偶數行之灰階資料為依 據’以分別配置於顯示部之上下之奇數行用及偶數行用之 水平驅動電路來驅動顯千 動颂不0卩糟此，可有效地布局顯示部 中之佈線圖案並高精度地配置像素。 如此於各水平驅動電路之灰階資料之處理中，以與輸入 92942.doc 200523864 至液晶顯示裝置之灰階資料之排列之關係，例如日本專利 特開平10-17371號公報、曰本專利特開平1(M77368號公報 #中’建議有各式各樣方法。 於適用於如此之液晶顯示裝置之低溫多晶矽TFT之該種 邏輯電路中，較長期間存在有以下之問題，當輸入值保持 為L位準時，於連續之邏輯位準之啓動之應答中延時變長， 藉此對應於近前之邏輯位準之長度，延時產生變化。 即如第1圖及第2圖所示，於該種邏輯電路申，例如，於 輸入與主時脈MCK(第2圖（A))同步之輸入資料D1(第2圖（B)) 至位準f夕動裔’ 1，並將由〇〜3 [v]引起之振幅切換為〇〜6 [v]而 輸出之情形時，於輸入資料D1之邏輯位準藉由工作比5〇[%] 而切換之期間丁1中，延時td大致成為固定。對此藉由如期 間T2所不般，當輸入資料D丨之邏輯位準長時間保持於l位 準時，於隨後之延時tdi中，變得長於於期間T1之延時td(圖 2(C))。 藉此如第3圖所示，於使灰階資料之各位元D1(第3圖@1) 及（B2))位準移動並藉由次時脈SCK(第3圖（a))閂鎖之情形 中，當該灰階資料係高速傳送之資料時，於在該灰階資料 之各位元〇1中邏輯位準藉由工作比5〇[%]而切換之期間 相對於藉由該次時脈SCK可正確閃鎖位準移動器]之輸

出貝料D2A(第3圖（B1)及（C1))，例如於垂直消隱期間VBL 之隨後，將無法正確地閃鎖位準移動器i之輸出資料D2(第3 圖（B2)及（C2))。 於如此般無法正確地問鎖資料之情形時，於液晶顯示裝 92942.doc 200523864 置中，如上述般，當將灰階資料分離為偶數行與奇數行， 驅動高析象清晰度之顯示部時，於垂直消隱期間之隨後， 會出現藉由局部性錯誤之灰階而驅動像素之情形。又例如 於黑色之为景中藉由視窗形狀顯示白色之區域之情形時， 即使於該白色區域之掃描開始端側，亦會同樣出現藉由錯 誤之灰階而驅動像素之情形。又於液晶顯示裝置中，如此 之灰階貝料D1藉由對應於顯示部之灰階數之例如$位元並 聯而輸人，並於如此之延時之變化中，產生於灰階資料之 各位70，藉此亦於閂鎖灰階資料之僅僅特定位元產生錯誤 之資料之情形時而產生，依據由此等所提供顯示之影像， 則非常難以觀看。 【發明内容】

本發明係考慮到以上方面閱鉻 ^ 開毛而成者，係欲建議於TFT 等之邏輯電路中可有效避务多士 t免I枯之變化之延時補正電路， 如此之延時補正電路之韻々 之視頻貝枓處理電路及平型顯示裝置 為解決相關課題於本發明中，對於適用於延時補正 :’處理具有保持為固定週期之間，固定邏輯位準之休 ，月間的輸入資料之資料處 私路，於休止期間之間的特 之日守序，介插與固定邏輯位 至輸入資料。 _反之邏輯位準的虛設資: 藉由本發明之構成，對於 151 6、適用於延時補正電路，處理 固疋週期，於固定期間之 处理 休止期有料於岐邏輯位準. +的貝#處理電路，若於休止期間之 92942.doc 200523864 的斗寸疋之時序，介插與固 U疋域輯位準相反之邏輯 設資料至輸人資料，心去人、_位#的虛 、1、未；|插任何虛設資料之情形相比 較，可、、伯紐於連續之邏輯 认斤 子心文化宁之延時，相應地， 之邏輯電路中可有效避免延時之變化。 又於本發明I適用於處理以固定週期，於固定期間 之間、具有保持於固定邏輯位g 資料處理電路，於休=Γ 間之輸入資料的 、休止d間之間的特定之時序，介插盥固 定邏輯位準相反之邏輯位準的虛設資料至輸入資料。、 精此根據本發明之構成，於TFTf之邏輯電路中可有效 避免延時之變化，故可有效避免由該延時之變化而引起的 各種影響從而可進行資料處理。 . 於本么明中，適用於平型顯示裝置，於灰階資料之水 平肖L ’月間之間之特定的時序，將與水平消隱期間之邏輯 位準相反之邏輯位準之虛設資料介插至灰階資料，從而處 理灰階資料。 藉此根據本發明之構成，於TFT等之邏輯電路中可有效 避免延日^之#化’故可有效避免該延時之變化而產生之各 種影響’從而可顯示所期望之影像。 根據本發明，可提供一種於TFT等之邏輯電路中，可有 效避免延k之變化的視頻資料處理電路及平型顯示裝置。 【實施方式】 以下參照適宜之圖式加以詳細說明本發明之實施例。 (1)延時補正原理 第4圖係藉由對比第1圖，提供本發明之延時補正原理之 92942.doc 200523864 理伴：：：圖。於該補正原理中，對於於固定週期中，處 '、持為固定期間u定邏輯位準之輸 處理電路，於位4士 *丄 只丨卞心貝料 持4該固定邏輯位準之期間之間之特定的 日守序，將與該固定之邏輯位準相反之、羅M 、 介插至輸八資料。再者，二:位設資料 冉者於此如此般於固定週期中，俘拄 為固疋期間内、固定邏輯準 ’'、 、， 科+之^間，例如如同於視頻資 料中之水平消隱期間般，係未提供可用之資料的傳送之期 間，以下，適當地將該期間稱為休止期間。

即該資料處理電路為例如位準移動^，且如第5圖所 不’於將與主時脈MCK(第5圖⑷）同步之灰階資細自振 中:0〜3[V]補正為振幅〇~6[v]，並輸出輸出資料D2之情形時 (第5圖⑻及’於固定週期’該灰階資料⑴保持為固定 期間之間’固定邏輯位準之水平消隱期間T2之間，將自邏 輯L位準啓動之虛設資料⑽介插至灰階資_。因此，例 士 "以OR电路4，將該虛設資料DD之重設脈衝介插至

灰階資料D1(第5圖（〇)。 藉此於孩補正原理中，與未介插任何虛設資料dd之情形 相比，可使於該水平消隱期間T2之隨後的邏輯位準之啓動 的延時tdl縮短，故相應於近前之邏輯位準之長度，延時產 生又化之問題可得以解決。即當如此般介插虛設資料 時，强制性切換為輸入資料之邏輯位準，與未介插有任何 之虛設貧料DD之情形相比，可縮短將輸入資料之邏輯位準 保持為邏輯L位準之期間，相應地，於該輸入資料D丨之資 料行中，可減少延時之變動。因此相應地，可有效避免錯 92942.doc •10- 200523864 誤資料之閂鎖等。 即’藉由與第3圖之對比，如第6圖所示，即使於以次時 脈SCK(第6圖⑷)取樣如此之邏輯電路之情形時，藉由於垂 直消隱期間VBL之間的水平消隱期間中介插有虛設資料 DD’可縮短於垂直消隱期間VBL連續之邏輯位準之啓動中 之輸出資料D2之延時，故藉由與於有效影像期間之情形同 樣之時序可將輸出資料D2取樣並閂鎖（第6圖丨）〜(c2))，藉 此從而可藉由正確之灰階顯示對應於垂直消隱期間狐： 啓動之像素。又即使於黑位準連續數行列啓動於白位準之 情形’進而即使於複數位元之特定位元連續數行列保持於匕 位準而啓動之情形時，亦可正確問鎖輸入資料di，並藉此 可適用於液晶顯不裝置，正確地顯示各像素之灰階。 就第2圖所述之延時之變化中，於輸入資料Di長時間保持 為邏輯L位準之隨後，邏輯位準已啓動之情形時，該啓動之 邏輯位準之結束係延遲者。然而，詳細研究如此之賴位 準之啓動之時序後，獲知如下之情形，於輸入資料⑴長時 間保持為邏輯L位準之情形時，於啓動之時序方面，藉由與 第3圖之對比如第7圖所示，與結束之時序相反延時變短（第 7圖（A)〜(C2))。藉此係取樣輸入資料D丨之時序，設定於邏 輯位準切換之前的情形，於取樣之相位剩餘較少之情形 時，即使藉由與該啓動之時序相關之延時之變化，亦將無 法正確處理資料。 然而，即使於如此之設定之情形中，如若以與該補正原 理相關之方式於休止期間介插虛設資料，則可就即使向如 92942.doc -11 - 200523864 以補正，因 正*各像素之 此之啓動之延時的減少方向產生變化之延時予 而藉此可適用於例如液晶顯示裝置，並正確補 灰階。 (2)實施例1之構成 第8圖係顯示本發明之實 圖。於該液晶顯示裝置1 1中 一體化製成於顯示部12之絕 述水平驅動電路、時序產生 多晶矽之TFT而製成。 施例1之液晶顯示裝置之方塊 ，該第8圖所示之各驅動電路係 緣基板即玻璃基板上，並於下 裔等之驅動電路中，藉由低溫 於此處顯示部12係藉由液晶胞、該液晶胞之開關元件即 TFT、以及保持電容而形成各像素，並將該各像素配置為矩 陣狀藉由矩形形狀而形成。 垂直驅動電路13係藉由自時序產生器“所輸出之各種時 序訊號，驅動該顯示部12之閘極線，藉此以行列單位，依 次選擇設置於顯示部12之像素。水平驅動電路15〇及15£， 分別設置於顯示部12之上下，於依次循環地閂鎖自位元串 並聯（SP)切換電路16所輸出之奇數行及偶數行之灰階資料 Dod及Dev之後，將各閂鎖輸出進行數位類比變換處理，其 結果藉由所獲得之驅動訊號，驅動顯示部丨2之各訊號線。 藉此水平驅動電路150及15E，分別驅動顯示部12之奇數行 及偶數彳于之訊號線，將於垂直驅動電路13中所選擇之各像 素設定為對應於灰階資料Dod及Dev之灰階。 時序產生器14係藉由自該液晶顯示裝置丨丨之上位之裝置 所供給之各種基準訊號’生成並輸出對於該液晶顯示裝置 92942.doc -12- 200523864 之動作所必而之各種時序訊號。位元串並聯切換電路16 係將自該液晶顯示裝置U之上位之裝置所輸出之灰階資料 D1分離為奇數行及偶數行之灰階資料D〇d及Dev並輸出。此 處灰階資料DH系顯示各像素之灰階的資料，藉由以對應於 顯示部12之像素之陣列的紅色、藍色、綠色之顏色資料的 光栅掃瞄順序之連續而引起的視頻資料而形成。 第9圖係同時顯示與該位元串並聯切換電路“關聯之構 成之方塊圖。該位元串並聯電路16係於藉由位準移動器Η 將由0 3[V]所引起之灰階資料之振幅切換為〇〜6[v]之振 幅之後，藉由閃鎖電路22、23交互閃鎖並分離為奇數行及 偶數行之灰階資料Dod及Dev，並藉由降頻轉換器24、乃恢 復為原來之振幅從而輸出。藉此位元串並聯切換電路Μ， 藉由位準移動裔2 1之位準移動擴大並處理灰階資料D丨之振 幅，從而將高傳送率之灰階資料〇1可靠地分離為2系統之灰 階資料。 於忒灰階貧料D1之處理中，位元串並聯切換電路16係於 位準移動器21之輸出段設置OR電路27，藉由該OR電路27 於灰階資料D1之水平消隱期間中，介插虛設資料DD至灰階 資料D1。藉此於該液晶顯示裝置丨丨中，可防止由灰階資料 D1長時間保持為L位準之情形而引起之延時之變化，且於 連、’、貝之閃鎖電路22、23中，可正確閃鎖灰階資料D j。另， 該液晶顯示裝置11令，僅於位準移動器21所產生之延時變 化呀，藉由不閂鎖錯誤之灰階資料1)1，如此般於位準移動 器21之輸出段中介插虛設資料DD。 92942.doc 13 200523864 因此於時序產生器（TG)14，於各水平消隱期間之間輸出 成位準所啓動之重設脈衝HDrst並供給至OR電路27。 第1〇圖係顯示閂鎖電路22之連接圖。於閂鎖電路22及23 中藉由控制閂鎖之時序之取樣脈衝sp及xsp係分別除自時 序產生器14所供給之點以外同一地構成，於以下，僅關於 閃鎖電路22之構成予以說明，且關於閂鎖電路23省略說 明。又’關於重設脈衝rst之處理省略記載而顯示。 於違問鎖電路22中，輸入取樣脈衝邛至反相器3 1，並生 成該取樣脈衝sp之反轉訊號。閂鎖電路22係藉由反相器32 輸入灰階資料D1，該反相器32藉由P通道MOS電晶體Q1， 其藉由該取樣脈衝Sp切換為開狀態，以及N通道m〇s電晶體 Q2 ’其藉由由反相器3丨所輸出之閂鎖脈衝sp之反轉訊號切 換為開狀悲，而分別連接於正側及負側之電源VDD及 VSS。又連接反相器33之輸出與反相器32之輸出，該反相 器33之輸出係藉由P通道M0S電晶體Q3,其藉由取樣脈衝邛 之反轉訊號切換為開之狀態，以及N通道MOS電晶體Q4， 其藉由取樣脈衝sp切換為開之狀態，分別連接於正側及負 側電源VDD及VSS，該等反相器33、32之輸出，連接於反 相器34 ’其與反相器33共通連接輸入。藉此閉鎖電路22構 成閂鎖胞，故可藉由取樣脈衝sp閂鎖灰階資料D1。 又於閂鎖電路22中，將反相器34之輸出供給至反相器 35，該反相器35藉由P通道MOS電晶體Q5，其藉由取樣脈 衝sp之反轉訊號切換為開之狀態，以及N通道MOS電晶體 Q6，其藉由取樣脈衝sp切換為開之狀態，而分別連接於正 92942.doc -14- 200523864 侧及負側電源VDD及VSS。又將反相器36之輸出與反相器 35之輸出連接，反相器36藉由p通道MOS電晶體Q7，其藉由 取樣脈衝sp切換為開之狀態，以及N通道MOS電晶體q8, 其藉由取樣脈衝sp之反轉訊號切換為開狀態，而分別連接 與正側及負側之電源VDD及VSS，該等反相器35、36之輸 出連接於反相器37，其與反相器36共通連接輸入。閂鎖電 路22，介以緩衝38輸出該反相器37之輸出。藉次問鎖電路 22可輸出藉由奇數行及偶數行分別分離有灰階資料之振 幅0〜6[V]之灰階資料D〇dl及Devi。 第11圖係顯示降頻轉換器24之連接圖。降頻轉換器24、 25係藉由除處理對象之資料為相異之外而同一構成，於以 下，僅關於降頻轉換器24予以說明構成，省略關於降頻轉 換器25之說明。 該降頻轉換器24包含反相器41，其藉由6[”之正側電源 VDD2及0[V]之負側電源vss動作；位準移動器42，其將該 反相器41之負側位準結束於-3[v]，•反相器之似料之串聯 電路，其藉由6[V]之正側電源VDD2&_3[v]之負側電源 VSS2動作，並將該位準移動器仏之輸出緩衝從而輸出；反 相為45 ,其藉由3[V]之正側電源VDD1及〇[V]之負側電源 vss動作，輸出反相器44之輸出之反轉訊號，冑此以原來 之振巾田輸出奇數行及偶數行之灰階資料_及^。 、了體而σ °亥位準移動器42係Ρ通道MOS電晶體、Ν 通道mos電晶體Q12之串聯電路，ρ通道刪電晶體Qm 通道M〇S電晶體QM之串聯電路，分別連接於6[V]之正側電 92942.doc 200523864 源 VDD2、·3「νΐ 夕名 & L J之負側電源VSS2，P通道MOS電晶體Qii及 Q13之汲極輪出分別連接於N通道MOS電晶體Q14&Q12之 巧和又反相裔41之輸出直接輸入至P通道MOS電晶體 Q 1又”以反相器4了，輸入至他方之p通道m〇S電晶體 Q13位準移動器42係介以緩衝48輸出P通道MOS電晶體 Q13之汲極輸出，藉此使灰階資料Dod及Dev位準移動從而 輸出。 (3)實施例1之動作 於以上之構成中，於該液晶顯示裝置11(第8圖），輸入為 水平掃描順序之灰階資料D1，藉由位元串並聯切換電路16 分離為偶數行及奇數行之灰階資料D〇d及Dev，並藉由該偶 數行之可數彳于之灰階資料〇0(^及Dev ’水平驅動電路150及 15E中分別驅動顯示部丨2之偶數行及奇數行之訊號線。又藉 由對應於該灰階資料D1之時序訊號，以垂直驅動電路丨3驅 動顯示部12之閘極線，藉此以此方式於水平電路15〇及15E 驅動訊號線之顯示部12之像素以行列單位依次選擇，藉此 於高效布局布線圖案高精度配置像素之顯示部12將顯示灰 階資料D1之影像。 於液晶顯示裝置11中，於該灰階資料D1分離為2系統之灰 階資料Dod及Dev時（第9圖），藉由位準移動器21灰階資料D1 之振幅被擴大，並分離為2系統之資料，藉此對應於顯示部 12之析象清晰度之高傳送率之灰階資料d 1可靠地分離為2 系統之灰階資料Dod及Dev。 於該處理中，於該液晶顯示裝置11，藉由於閂鎖電路22、 92942.doc -16- 200523864 23交互卩；鎖灰階f料⑴並分離為2系統之灰階資料_及， Μ’又藉由包含該位^並聯切換電路此驅動電路於顯. 示部12之絕緣基板即玻璃基板上一體化形成，並以低溫多 晶石夕=製成，當灰階資料之各位元長時間保持為⑽準時， 於連續邏輯位準之啓動之後的結束延時變大，藉此於問鎖 :路22、23變得無法正確問鎖灰階資料叫。又於如此之邏 輯位準之啓動中’與此相反地延時變短，此情形中根據條 件’於問鎖電路22、23亦變得無法正確問鎖灰階資料⑴。 因此於該實施例中’藉由設置於位準移動⑽之輪出段 之OR電路27’如此般於固定週期，對於具有保持為固定期 間之間’©定邏輯位準之休止期間之輪人資料即灰階資 料’以該休止期間即水平消隱期間之間之特定之時序，將 舁名固疋邏輯位準相反之邏輯位準之虛設資料DD介插至 灰階資料D1(第5圖及第6圖）。 其結果，於該液晶顯示裝置丨丨中，與未介插任何虛設資 料DD之N形相比，於連續於水平消隱期間之邏輯位準之啓 _ 動中可消除延日寸之變化，從而藉由其他之工作比5〇[%] 可確保與邏輯位準反轉期間同樣之延時。藉此於該實施 例’於TFT等之邏輯電路中可有效避免延時之變化。又於視 頻資料之資料處理電路即液晶顯示裝置中，可有效避免由 如此之延時之變化所造成之錯誤灰階之顯示。 即藉此於液晶顯示裝置11中，關於連續於垂直消隱之 邏輯位準之啓動’可補正與輸入至閂鎖電路22、U之灰階 資料D1之切換相關的延時之變化，藉此於問鎖電路22、23 92942.doc 200523864 中，可藉由於有效映像期間之情形同樣之時序，取樣灰階 貝料D卜且正確分離為2系統之灰階資料D〇d及。因此， 可藉由正確之灰階顯示對應於垂直消隱期間之啓動之 像素。又於黑位準連續數行列於白位準啓動之情形時，進 而於複數位TG之特定位元連續數行列保持為l位準而啓動 之h形枯，亦可正確地閂鎖輸入資料D丨，藉此，可適用於 液晶顯示裝置且正確顯示各像素之灰階。 另於關於如此之延時之補正的方面，即使於水平驅動電 路150及15E中之閃鎖之處理，亦可擴大於各問鎖處理中之 牯間軸方向之邊限，即使如此，於該液晶顯示裝置11，可 穩定地動作從而可靠地顯示所期待之影像。 (4) 實施例1之效果 根據以上構成，藉由介插虛設資料至輸入資料之灰階 貝料=1 ’强制性切換灰階資料D丨之邏輯位準，從而於 I輯私路可有效避免延時之變化。藉此可適用於視頻資 料之處理並正確處理視頻資料，從而於液晶顯示裝置中， 可藉由正確之灰階顯示所期望之影像。 X於視頻資料即灰階資料之處理中，藉由於水平消隱期 間中"插虛没貧料DD，於垂直消隱期間之隨後的邏輯位準 啓動’數個行列之期間《間，€輯位準結束之隨後的邏輯 4準。動等故可補正延時之變化從而正確處理視頻資料。 (5) 實施例2 係於上述實施例1中，若於休止期間介插虛設資料，則可 防止於TFT等之邏輯電路中之延時變化，以此見解為依據， 92942.doc -18- 200523864 設定為於水平消隱期間介插虛設資料，防止與連續於水平 消隱期間之邏輯位準之結束相關的延時之增大者。 對此如上述之延時補正原理般，於TFT邏輯電路中之邏 輯位準之啓動中，與如此之邏輯位準之結束相反，於如下 之構成之方面，於之前，當固定期間，輸入資料之邏輯位 準保持為固定值時延時將減少於休止期間介插虛設資料， 亦可防止如此之延時之減少之延時之變動。 應再次以此等之認識為依據，驗證實施例丨之構成之效 果，於第9圖之構成中，藉由中止重設脈衝HDrst之供給， 於中止虛設資料之介插，鑲邊為黑色並以正方形形狀顯示 白色後，於第12圖中，如箭頭a所示，該正方形形狀之白色 區域以於掃描開始端側在水平方向跳出丨像素份之方式顯 ° 又於此狀態令，於觸發取樣脈衝SP，詳細地波形觀測〇r 電路27之輸出資料D27之後，得以知悉，於該水平方向，i 像素份所跳出之處，邏輯位準之啓動之時序前進，藉此原 本邏輯位準應藉由L位準所閂鎖之近前之像素，藉由連續像 素之邏輯Η位準而閂鎖。 然後，由此於切換輸入資料D1並進行波形觀測之後，如 第13圖所示，於長期間保持輸入資料之邏輯位準為固定值 之情形時，可確認於對應於連續像素j + 1之邏輯位準之啓 動，僅其之啓動之時序前進，則於結束之時序方面，並無 任何雙化（第13圖（B1)〜(C2))。再者，於該第13圖中，符號 2sp(第13圖（A))係藉由輸入至閂鎖電路22、23之閂鎖脈衝 92942.doc -19- 200523864 sp xsp的2倍週期之該等問鎖脈衝Sp、XSp之生成基準訊號。 藉此於第9圖所示之構成方面，可知悉雖係於休止期間介 插虛設資料，從而防止於TFT2邏輯電路中延時之變化之構 成，該延時之變化並非係取決於邏輯位準之結束的延時之 增大者，而係取決於邏輯位準之啓動的延時之減少者。 藉此根據該實施例，如所述之延時補正原理般，可確認 可確實有效地防止即使係由邏輯位準之啓動的延時之減少 所引起的延時變化， (6)其他實施例 再者於上述實施例中，雖就於位準移動器之輸出段甲介 插虛設資料之情形予以了說明’但本發明並不僅限於此， 進而’於高速度處理灰階資料之情形時，直至於位準移動 淼中之延時之變化產生問題時，皆可以於位準移動器之輸 入側介插虛設資料之方式處理。 又於上述實施例中，雖就於水平消隱期間介插虛設脈衝 之情形予以了說明，但本發明並不僅限於此，亦可按照需 要於垂直消隱期間進行介插。 又於上述κ ^例巾，雖就將本發明適用於液錢示裝置 於灰階資料之處理中補正延時之情形予以了說明，但本發 明並非僅限於此’可廣泛適用於各種視頻資料之處理電路。 又於上述實施例中，雖就將本發明適用於視訊資料之處 理電路之情形予以了說明，但本發明並不僅限於此，可廣 泛適用於各種資料處理電路中補正延時之情形。 又於上述實施例’雖就將本發明適用於低溫多晶石夕之主 92942.doc -20 - 200523864 動元件的液晶顯示裝置之情形予以了說明，但本發明並非 僅限於此，可廣泛適用於高溫多晶矽之主動元件之液晶顯 示裝置，CGS(Continuous Grain Silicon，連續粒狀結晶矽） 之主動元件之液晶顯示裝置等，各種液晶顯示裝置，進而 於EL(Electro Luminescence，電激發光）顯示裝置等，各種 平型顯示裝置，進而於各種邏輯電路。 [產業上之可利用性] 本發明係例如可適用於於絕緣基板上一體化形成有驅動 電路之液晶顯示裝置。 【圖式簡單說明】 圖式簡單說明： 第1圖係提供延時之變化的說明之方塊圖。 第2(A)〜(C)圖係提供延時之變化的說明之時序圖。 第3(A)、（B1)、（C1)、（B2)、（C2)圖係顯示垂直消隱期間 與延時之關係的時序圖。 第4圖係提供本發明之延時的補正原理之說 塊圖。 第 6(A)、（Bl)、（Cl)、（B2) 第5(A)〜(D)圖係提供第4圖之補正原理之說明的時序圖。

與延時之關係之時序圖。 第7(A)、（B1)、（C 1)、（B2)、（C2)圖係就延時減少之 提供延時之變化的說明之時序圖。 月形 示裝置之方塊 第8圖係顯示本發明之實施例1之液晶顯 第9圖係與周邊構成同時地顯示於第8圖 之液 顯示裝置 92942.doc 21 200523864 中之位元串並聯切換電 第10圖係顯示第9圖 路之連接圖。 路的方塊圖。 之位元串並聯切換電路中 之閂鎖電 第Π圖係顯示於第9圖 轉換器之連接圖。 之位元串並聯切換電路中之降頻 第12圖係提供實施例2之延時的變化之說明之略線圖。 第13(A)、（Bl)、（Cl)、（B2)、（C2)圖係提供第12圖之延 時的變化之說明之時序圖。 【主要元件符號說明】 I ， 21 ， 42 4，27 II 12 13 14 150 ， 15E 16 22，23 24，25 31〜37 ， 41 ， 43〜47 38，48 Q1 〜Q14 位準移動器 OR電路 液晶顯示裝置 顯示部 垂直驅動電路 時序產生器 水平驅動電路 位元串並聯切換電路 閂鎖電路 降頻轉換器 反相器 緩衝 電晶體 92942.doc -22-

Claims (1)

1. 200523864 十、申請專利範圍：

   其特徵在於：必>土 μ回疋週 固定期間之間，1右仅杜 ％ 4，於 一有保持於固定邏輯位準之休止 輸入資料之資料虛# ’月間之 严曰1之η夕牲— 电路，其特徵在於：於上述休止期 、1σ\ ·疋的時序中，將與上述固定邏輯位準相反 建輯位準之虛⑤資料介插至上述輸入資料。 2. 一種資料處理電路，其係處理以固定週期，於固定期間 1 〃有保持於固定邏輯位準之休止期間之輸入資 者’其特徵在於··於上述休止期間之間之特定的時序中\ 將”上述固定之邏輯位準相反之邏輯位準之虛設資料介 插至上述輸入資料。 3·如請求項2之資料處理電路，其中上述輸入資料係視頻資 料，上述休止期間係水平消隱期間或垂直消隱期間。、 4_ -種平型顯示裝置，其係於基板上一體化形成有顯示 部，其將像素配置為矩陣狀；垂直驅動電路，其藉由閘 極線順次選擇上述顯示部之像素；以及水平驅動電路， 其順次取樣顯示上述像素之灰階的灰階資料並切換為類 比訊號，以上述類比訊號驅動上述顯示部之訊號線，藉 此驅動由上述閘極線所選擇之像素，其特徵在於：於上 述灰階資料之水平消隱期間之間之特定的時序，將與上 述水平消隱期間之邏輯位準相反之邏輯位準之虛設資料 介插至上述灰階資料，處理上述灰階資,料。 5 ·如請求項4之平型顯示裝置，其中形成有藉由低溫多晶矽 處理上述灰階資料之主動元件。 92942.doc 200523864 6.如請求項4之平型顯示裝置，其中形成有藉由CGS處理上 述灰階資料之主動元件。 92942.doc