TW200522818A - Multi-layer substrate structure for reducing layout area - Google Patents
Multi-layer substrate structure for reducing layout area Download PDFInfo
- Publication number
- TW200522818A TW200522818A TW092136964A TW92136964A TW200522818A TW 200522818 A TW200522818 A TW 200522818A TW 092136964 A TW092136964 A TW 092136964A TW 92136964 A TW92136964 A TW 92136964A TW 200522818 A TW200522818 A TW 200522818A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- differential signal
- signal line
- signal
- differential
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
-
- H10W70/685—
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09236—Parallel layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09672—Superposed layout, i.e. in different planes
-
- H10W44/223—
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
200522818 五、發明說明(1) 【發明所屬之技術領域】 本發明係有關於一種多 動訊號線形成立體式堆疊佈電路板堆疊結構,尤指將差 多層電路板堆疊結構。 方式之一種減少佈線面積之 【先前技術】 由於近年來高科技技術 關技術製程之領域中更是日 入於每個家庭及各行各業中 一部份。 之突飛猛進,尤其在微電子相 新月異,故電子相關產品已深 ’成為現代生活中不可或缺之 當然由於人類的需求越 須達到更多功能性之使用, 結構以及多元化功效的目標 產品必須具有更密集之電子 由此電路板上之電子元件已 進行佈線時考量傳輸線阻抗 則等問題時,更使得訊號的 請參閱圖一所示,其係 面結構示意圖。該多層電路 心電路板1 1與一第二核心電 處理層1 3,且該第一核心電 應層14,而該第二核心電路 應層1 4相對應之一第一接地 理層1 3就是從差動式訊號發 來越多,相對使得電子裝置必 且各電子產品更朝向短小輕薄 邁進,該短小輕薄結構之電子 元件方能減少所佔據之空間, 佔去大部分之電路板面積,在 、線與線的間距、訊號佈線規 電路佈局日形困難。 為習用多層電路板堆疊側視剖 板堆疊結構1其係於一第一核 路板1 2之間設置有一差動訊號 路板11之另一側設有一電源供 板1 2之另一側設有與該電源供 層15,一般說來該差動訊號處 送器(圖中未示出)上,透過
200522818
五、發明說明(2) 兩條路徑(traces)而發送出完全相同的非反向(non-inverted)以及反向(inverted)資料,為便於說明,圖中 係以+及一表示合先敘明,最後並且由差動式接收器(圖 中未示出)進行接收,由於透過差動訊號的方式,可以降 低電壓轉換的幅度(voltage swing),進而加快電路速 度,降低耗電量和電磁干擾(EMI)的影響的優點。而該電 源供應層14上更堆疊有一單一傳輸線層16,該單一傳輪線 層1 6其係以一介電質層丨7和該電源供應層丨4相隔離,以利 於該單一傳輸線層16之訊號傳遞,之後再堆疊設有一第二 接地層19之一第三核心電路板18於該單一傳輸線層16上, 此時該第一接地層15與該第二接地層19上分別設置有一電 路層2 1,而為保護電路層2丨上線路,避免因刮傷造成短、 斷路現象和達成防焊功能,故在該電路層21上塗上一層保 護膜,稱之為防焊綠漆2 2。 挪成二^用 < 多層電路板堆疊結構1之該差動訊號處 、糸-、平面結構,且設計時必須為配對,因此隨著 困難性越來越高•,平面電路板表面積不 號傳之佈線造成雜訊耦合、訊號失真等不完整訊 成太握異:I,此乃產業間急需解決之問題,以降低支付 緩。 /、之競爭力,該問題之突破解決實為刻不容 【發明内容】 本發明之主|日Μα 的係在於提供一種減少佈線面積之多 第6頁 200522818 五、發明說明(3) 板堆疊結構’其係藉由將訊號傳輸線 分層佈線,以㈣具有更大電路設計㈣之切動讯號線 本發明之次要目的係在於提供一種減少> 層電路板堆叠結構,其係藉由立體式堆叠佈線方積二 到減少雜訊耦合以及訊號失真之功效。 ’ 本發明之另一目的係在於提供一種減 層電路板堆疊結構’其係可提供 =面= 提昇電路性能之功效。 卻深二間,以達到 為達上述目的,本發明係提供一種減少 層電路板堆疊結構,其係包括右· 师線面積之^ 开W匕枯有•一第一核心、一二 核心層以及一組耦合傳輸線。 該第一核心、層其係具有—第-表面 相對應之-第二表面,該第一砉面直在你㈣第表® A ^表面其係與一電源層相連 接0 該第二核心層其係具有一第三表面以 相對應之一第四表面,續篦-矣;甘总咖興该弟一衣 不 ^ W 汲第二表面其係與一第一接地層相 連接。 。一組該耦合傳輪線其係於該第二表面上佈設有具有一 訊號線寬之複數個第一差動訊號線,以及於該第四表面上 佈"又有具與該第差動訊號線相對應訊號線寬之複數個第 二差動訊號線。 其中藉由一第一介電質層連接該第二表面與該第四表 面’使得該第二表面與該第四表面相距一適當高度,且該 第一差動訊號線與該第二差動訊號線至少一部份訊號線寬 200522818 五、發明說明(4) 相對位 > & 上述目的,本發明係更提供另一種減少佈線面積 2 :電路板堆疊結構之較佳實施例,該減少佈線面積之 路板堆疊結構,其係包括有··一第一堆疊結構以及 一第二堆疊結構。 、孩^ 一堆疊結構其係具有··一第一核心層、一第二核 心曰、一第一組耦合傳輸線以及一第一介電質層。該第一 核心層其係具有與一電源層相連接之一第一表面以及與該 第表面相對應之一第二表面,該第二核心層其係具有與 一第=接地層相連接之一第三表面以及與該第三表面相^ 應^ 一第四表面,該第一組耦合傳輸其係於該第二表面上 佈设有具有一訊號線寬之複數個第一差動訊號線,以及於 該第四表面上佈設有具與該第一差動訊號線相對應訊號線 寬之複數個第二差動訊號線,該第一介電質層其係連接該 第二表面與該第四表面,將該第一差動訊號線與該第二差 動訊號線至少一部份訊號線寬相對位,該第一介電質層更 包覆該第一組耦合傳輸線,且使得將該第一差動訊號 該第二差動訊號線相距一距離。 該第二堆養結構其係具有:一第三核心層、一第四核 心層、一第二組耦合傳輸線以及一第二介電質層。該第二 核心層其係具有與該電源層相連接之一第五表面以^與^ 第五表面相對應之一第六表面,該第四核心層其係具 ^ 一第二接地層相連接之一第七表面以及與該第七表面相^ 應之一第八表面,該第二組耦合傳輸線其係於該第六表面 Μ 第8頁 200522818 五、發明說明(5) 上佈設有具有一訊號線寬之複數個第三差動訊號線,以及 於該第八表面上佈設有具與該第三差動訊號線相對應訊號 線寬之複數個第四差動訊號線,該第二介電質層其係連接 該第六表面與該第八表面,將該第三差動訊號線與該第四 差動訊號線至少一部份訊號線寬相對位,該第二介電質層 更包覆該第二組耦合傳輸線,且使得將該第三差動訊號線 與該第四差動訊號線相距一距離。 為使貴審查委員對於本發明能有更進一步的了解與 認同’兹配合圖式作一詳細說明如后。 【實施方式】 本發明之主要技術精神係藉由差動訊號線分層佈線立 體式堆#方式’將適合小尺寸、表面零件多、電路 :::::夠且有多對麵合或差動訊號之結構,以達到減 乂雜讯耦合、訊號失真以及提昇電路性能之功效。 穑之::Ϊ舉出較佳實施例詳細說明本發明之減少佈線面 效,以及本:Ξ = ί結構的詳細手段,動作方式,達成功 乂及本發明的其他技術特徵。 明參閱圖二Α至圖三所示,係為本發 、=rr:::r趙結構及其差動訊號= 組耦人值上 一核心層31、一第二核心層32以及一 川以〇及Λ線第33表該面第_核心層31其係具有一第一表面 ”該第-表面311相對應之一第二表面312,該第
200522818 五、發明說明(6) ---—
一表面311其j系與一電源層34相連接,該第二核心層32其 係具有一第三表面321以及與該第三表面321相對應之」第 四表面322,該第三表面321其係與一第一接地層35相連 接,該組耦合傳輸線33其係於該第二表面312上佈設有具 有一訊號線寬d之複數個第一差動訊號線331以及於該第四 表面32 2上佈設有具與該第一差動訊號線331相對應訊號線 寬d之複數個第二差動訊號線332,此時該電源層34與該第 一接地層35提供進行差動訊號處理之電能量,再由一第一 介電質層36連接該第二表面312與該第四表面322,使得該 第二表面312與該第四表面322相距一適當高度h,於本發 明較佳實施例中,該第一差動訊號線331與該第二差動訊 號線3 3 2之訊號線寬d係為完全對應疊合,因此當從差動式 訊號發送器(圖中未示出)上,透過兩條路徑(第一差動 訊號線331與第二差動訊號線332)而發送出完全相同的非 反向(non-inverted)以及反向(inverted)資料,為便於說
明,圖中係以+及一表示,最後並且由差動式接收器(圖 中未示出)進行接收,此時之電磁干擾(EMI)會相互抵消 利於電路佈局,本發明減少佈線面積之多層電路板堆疊結 構3中,因堆疊該第一差動訊號線3 31與該第二差動訊號線 332會使得二側多出空間提供一般訊號線(圖中未示出) 之傳輸,以利於複雜度以及困難性更高之佈線設計。 以下所述之本發明其他較佳實施例中,因大部份的元 件係相同或類似於前述實施例,因此相同之元件將直接給 予相同之名稱及編號,且對於類似之元件則給予相同名稱
1^1 第10頁 200522818
但在原編號後另增加一英文字母以資區別且不予贅述,4 先敘明。本發明另一較佳實施例中,該第一差動訊號線Ό 331a與該第二差動訊號線332a之訊號線寬d係為僅有部分 對應疊合d’ ,因此當從差動式訊號發送器(圖中未示出% 上,亦可達到透過兩條路徑(第一差動訊號線331a與第二 差動訊號線3 3 2a)而發送出完全相同的非反向以及反向資 料(圖中係以+及一表示),最後並且由差動式接收器 (圖中未示出)進行接收,由於本發明較佳實施例中必須 進行阻抗之調整,因此設計將該第二表面312與該第四表' 面3 22相距之原有高度h調整為一較低高度h,,即該第—介 電質層36a之厚度h’較原先之該第一介電質層36之厚度h ^ 小。 兮 以上本發明減少佈線面積之多層電路板堆疊結構3數 個較佳實施更包括有:一第三核心層41、一訊號傳輸線層 43以及一第二介電質層44 ’該第三核心層41其係具有一第 五表面411以及與該第五表面411相對應之一第六表面 412,該第五表面411其係與一第二接地層42相連接,該訊 號傳輸線層43其係與該第六表面412相連接,且該訊號傳 輸線層43更具有適當排列之複數個訊號傳輸線“I,該第 二介電質層44其係連接該第六表面412以及該電源層34, 且該第二介電質層44其係包覆該訊號傳輸線層43,使得該 訊號傳輸線層43與該電源層34相距一厚度s,藉由上述結 構可使得該訊號傳輸線層43可位於該電源層34與該第二接 地層4 2之間提供進行一般訊號處理之電能量,且現階段最
200522818 五、發明說明(8) 外層皆是為接地層,最後再將該第一接地層35與該第二接 地層4 2上更分別具有一外覆結構5,該外覆結構5其係以一 預浸材層5 1與該接地層相連接後’再提供印刷一訊號層52 於其上,此為一般多層電路板之印刷電路層,最後再以一 綠漆層5 3與該訊號層5 2相連接且包覆該訊號層5 2,以保護 訊號層5 2上線路,避免因刮傷造成短、斷路現象和達成防 焊之效果。 凊參閱圖四所示’其係為本發明多層電路板堆疊結構 另一較佳實施例立體結構示意圖。本發明之較佳實施中, 該減少佈線面積之多層電路板堆疊結構其係包括有··一第 一堆疊結構6以及一第二堆疊結構7。該第一堆疊結構6其 係具有一第一核心層6 1、一第二核心層6 2、一第一組搞合 傳輸線63以及一第一介電質層66,該第一核心層61其係具 有一第一表面611以及與該第一表面611相對應之一第二表 面612,該第一表面611其係與一電源層64相連接,該第二 核心層62其係具有一第三表面621以及與該第三表面621相 對應之一第四表面622,該第三表面621其係與一第一接地 層65相連接,該第一組耦合傳輸線63其係於該第二表面 61 2上佈設有具有一訊號線寬d之複數個第一差動訊號線 631以及於該第四表面622上佈設有具與該第一差動訊號線 631相對應訊號線寬d之複數個第二差動訊號線632,且由 該第一介電質層66包覆該第一組耦合傳輸線63。 而該第二堆疊結構7其係與該第一堆疊結構6共用其電 源層64,且藉由該電源層64進行堆疊,該第二堆疊結構7
200522818 五、發明說明(9) 更具有:一第三核心層71、一第四核心層72、一第二組耦 合傳輸線73以及一第二介電質層76。該第三核心層71其係 具有與該電源層64相連接之一第五表面711以及與該第五 表面711相對應之一第六表面71 2,該第四核心層7 2其係具 有與一第二接地層75相連接之一第七表面721以及與該第 七表面721相對應之一第八表面722,而該第二組耦合傳輸 線73其係於該第六表面上712佈設有複數個第三差動訊號 線731以及於該第八表面722上佈設有具與該第三差動訊號 線731相對應之複數個第四差動訊號線732,且由該第二介 電質層76包覆該第二組耦合傳輸線73,此時藉由該電源層 64與該第二接地層75提供進行差動訊號處理之電能量,當 然該,最後由上述之堆疊結構可使得現階段最外層皆是為 接地層,最後再將該第一接地層65與該第二接地層75上更 分別具有一外覆結構5,該外覆結構5其係以一預浸材層5 1 與該接地層相連接後,再提供印刷一訊號層52於其上,此 為一般多層電路板之印刷電路層,最後再以一綠漆層53與 該訊號層52相連接且包覆該訊號層52,以保護訊號層52上 線路’避免因刮傷造成短、斷路現象和達成防焊之效果。 請參閱圖五A及圖五B所示,其係為習用差動訊號處理佈線 所佔面積與本發明差動訊號處理佈線所佔面積比較示意 圖。習用差動訊號處理之佈線所佔面積為4木訊號線寬d + 2* 差動訊號耦合間距H2+差動訊號耦合線對與對間距hi,而 本發明差動訊號處理之佈線所佔面積為2*訊號線寬仏差動 訊號耦合線對與對間距!!丨,明顯減少2*訊號線td + 2*差動
第13頁 200522818 五、發明說明(ίο) 訊號耦合間距H2所佔面 動訊號,當然具有更多 亦更大,例如S C SI擴充 有2 7對差動訊號,使得 耦合以及訊號失真之缺 線方式可克服此缺失。 以上所述係利用較 制本發明之範圍。大凡 而作些微的改變及調整 不脫離本發明之精神和 體性,誠已符合專利法 貴審查委員惠予審視, 積,為便於了解圖 對之差動訊號時, 卡中,SCSI連接器 習用差動訊號處理 失’因此藉由立體 佳實施例詳細說明 熟知此類技藝人士 ’仍將不失本發明 範圍。綜上所述, 中所規定之發明專 並賜准專利為禱。 中僅提供二對差 佈線面積之差異 與連接器間就存 之佈線具有雜訊 式本發明堆疊佈 本發明,而非限 皆能明瞭,適當 之要義所在,亦 本發明實施之具 利要件,謹請 第14頁 200522818 圖式簡單說明 【圖式簡單說明】 圖一係為習用多層電路 圖二A係為本發明多層〜二ς面結構示意圖。 例立體結構示意圖。 隹·*、,O構第一較佳實施 "兰:二6係為本發明多層電路板堆叠結構第-較佳會, 例差動訊號處理層側視結構示竟圖。 較佳實鈀 差動= 卜結構第二較佳實施例 立體:發明多層電路板堆叠結構第三較佳實施例 圖。圖五Α其係為習用差動訊號處理佈線所佔面積示意 圖。圖五B其係為本發明差動訊號處理佈線所佔面積示意 圖號說明: 1多層電路板堆疊結構 11〜第一核心電路板 1 2〜第二核心電路板 13〜差動訊號處理層 14〜電源供應層 1 5〜第一接地層 1 6〜單一傳輸線層 17〜介電質層 200522818 圖式簡單說明 1 8〜第三核心電路板 19〜第二接地層 2 1〜保護電路層 2 2〜防焊綠漆 3〜多層電路板堆疊結構 31〜第一核心層 311〜第一表面 312〜第二表面 3 2〜第二核心層 321〜第三表面 322〜第四表面 33、33a〜搞合傳輸線 331、 331a〜第一差動訊號線 332、 332a〜第二差動訊號線 34〜電源層 35〜第一接地層 36、36a〜第一介電質層 4卜第三核心層 411〜第五表面 412〜第六表面 42〜第二接地層 4 3〜訊號傳輸線層 44〜第二介電質層 5〜外覆結構
第16頁 200522818 圖式簡單說明 5 1〜預浸材層 5 2〜訊號層 5 3〜綠漆層 6〜第一堆疊結構 6 1〜第一核心層 611〜第一表面 612〜第二表面
6 2〜第二核心層 621〜第三表面 622〜第四表面 6 3〜第一組麵合傳輸線 631〜第一差動訊號線 632〜第二差動訊號線 6 4〜電源層 6 5〜第一接地層 66〜第一介電質層 7〜第二堆疊結構
7 1〜第三核心層 711〜第五表面 712〜第六表面 7 2〜第四核心層 721〜第七表面 722〜第吧表面 7 3〜第二組輕合傳輸線
第17頁 200522818 圖式簡單說明 731〜第三差動訊號線 732〜第四差動訊號線 75〜第二接地層 76〜第二介電質層 d〜訊號線寬 h〜高度 h’〜較低高度 s〜厚度
第18頁
Claims (1)
- 200522818 六、申請專利範圍 1· 電路板堆疊結構,其係包括 —第一表面以及與該第一表面 該第一表面其係與一電源層相 一種減少佈線面積之多$ 有: 一第一核心層,其係具有 相對應之一第二表面, 連接; -第一核〜層’其係具有一第三表面以及與該第三表面 相對應之一第四表面,該第三表面其係與一第一接地 層相連接;以及 一組搞合傳輸線’其係於該第二表面上佈設有具有一訊 號線寬之複數個第一差動訊號線以及於該第四表面上 佈設有具與該第一差動訊號線相對應訊號線寬之複數 個第二差動訊號線; 其中,藉由一第一介電質層連接該第二表面與該第四表 面,使得該第二表面與該第四表面相距一適當高度, 且該第一差動訊號線與該第二差動訊號線至少一部份 说说線寬相對位。 2·如申請專利範圍第1項所述之減少佈線面積之多層電路 板堆昼結構,其中該第一介電質層其係包覆該搞合傳輸 線,且使得將該第一差動況號線與該第二差動訊號線相 距一距離。 3·如申請專利範圍第1項所述之減少佈線面積之多層電路 板堆疊結構,其中該堆晏,结構更包括有: 一第三核心層,其係異有一第五表面以及與該第五表面 相對應之一第六表面’該第五表面其係與一第二接地200522818 六、申請專利範圍 層相連接; 一訊號傳輸線層,其係與該第六表面相連接; 一第二介電質層,其係連接該第六表面以及該 。 4.:申請專利範圍第3項所述之減少佈、線面積之多層電曰路 盤2且、。構,其中該訊號傳輸線層更具有適當排列之複 數個訊號傳輸線。 利範圍第3項所述之減少佈線面積之多層電路 線層兮其中該第二介電質層其係包覆該訊號傳輸 6如由使传該訊號傳輸線層與該電源層相距一厚产。 ’板:範圍第3項所述之減少佈線面積之多:電路 別且^二彳金該第一#地層’該第二接地層上更分 —有外覆結構,該外覆結構包括有: =ff材層,其係與該接地層相連接; _3號層’其係與該預浸材層相連接;以及 Sit其係與該訊號層相連接且包覆該訊號層。 有:減^佈線面積之多層電路板堆疊結構,其係包括 :第一堆疊結構,其係具有: —=一核心層,其係具有與一電源層相連接之一第一表 —及與該第一表面相對應之一第二表面; ho層,其係具有與一第一接地層相連接之一第 _J“以及與該第三表面相對應之一第四 ^、、且輕合傳輸線’其係於該第二表面上佈設有具有 δί1號線寬之複數個第一差動訊號線以及於該第四表 第20頁 200522818 六、申請專利範圍 對應訊號線寬之 面上佈設有具與該第一差動訊號線相 複數個第二差動訊號線; 一第一介電質層 將該第一差動 訊號線寬相對 合傳輸線,且 訊號線相距一 —第二堆疊結構 ’其係連接該第二表 訊號線與該第二差動 位,該第一介電質層 使得將該第一差動訊 距離;以及 ’其係具有: 面與該第四表面, 訊號線至少一部份 ,包覆該第一組耦 號線與該第二差動 一第二核心層,其係具有與該電源層相連接之一第五表 面以及與該第五表面相對應之一第六表面; 一第四核心層,其係具有與一第二接地層相連接之一第 七表面以及與該第七表面相對應之一第八表面; 一第二組耦合傳輸線,其係於該第六表面上佈設有具有 一訊號線寬之複數個第三差動訊號線以及於該第八表 面上佈設有具與該第三差動訊號線相對應訊號線寬之 複數個第四差動訊號線; 一第二介電質層,其係連接該第六表面與該第八表面, 將該第三差動訊號線與該第四差動訊號線至少一部份 訊號線寬相對位,該第二介電質層更包覆該第二組耦 合傳輸線,且使得將該第三差動訊號線與該第四差動 机號線相距-距離。 8·如申凊專利範圍第7所述之減少佈線面積之多層電路板 堆疊結構,其中該第一接地層與該第二接地層上更分別 具有一外覆結構,該外覆結構包括有:200522818 六、申請專利範圍 一預浸材層,其係與該接地層相連接; 一訊號層’其係與該預浸材層相連接·以及 9 係與該訊號層相連接且包覆該訊號層。 第:所述之減少佈線面積之多層電路板 ’ ί 疊結構其係與另-第二堆疊結 成Λ曰’上得該第一接地層與另-第二接地層相結合 構以另-電源層相結合。。構與另-第-堆疊結 圍Γ述之減少佈線面積之多層電路板堆 且、、口構,其中該第二接地層與另一第一 =具有一外覆結構,該外覆結構包括有· 更刀 一預浸材層,其係與該接地層相連接; :訊號層,其係與該預浸材層相連接;以及 11 Ζ :漆層,其係與該訊號層相連接且包覆該訊號屉 利範圍第7所述之減少佈線面積之;^層板 釔構相連接,使得該第二接地層與 I堆疊 掩轟二 且使侍該另一第一堆疊結構與另一楚一 隹且、、、口構以另一電源層相結合。 第一 1 2· 2申請專利範圍第丨丨減少佈線面積之 結構,其中該第一接地層與另一第二接疊 2有一外覆結構,該外覆結構包括有· 更分別 一預浸材層,其係與該接地層相連接 以及 一訊號層’其係與該預浸材層相連接 200522818第23頁
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW092136964A TWI228025B (en) | 2003-12-26 | 2003-12-26 | Multi-layer substrate structure for reducing layout area |
| US10/815,860 US7019401B2 (en) | 2003-12-26 | 2004-04-02 | Multi-layer substrate structure for reducing layout area |
| DE102004022755A DE102004022755A1 (de) | 2003-12-26 | 2004-05-07 | Mehrschichtige Substratanordnung zur Reduzierung der Layout-Fläche |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW092136964A TWI228025B (en) | 2003-12-26 | 2003-12-26 | Multi-layer substrate structure for reducing layout area |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI228025B TWI228025B (en) | 2005-02-11 |
| TW200522818A true TW200522818A (en) | 2005-07-01 |
Family
ID=34699326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW092136964A TWI228025B (en) | 2003-12-26 | 2003-12-26 | Multi-layer substrate structure for reducing layout area |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7019401B2 (zh) |
| DE (1) | DE102004022755A1 (zh) |
| TW (1) | TWI228025B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI286916B (en) * | 2004-10-18 | 2007-09-11 | Via Tech Inc | Circuit structure |
| US20070231951A1 (en) * | 2006-03-29 | 2007-10-04 | Mahadevan Suryakumar | Reducing layer count in semiconductor packages |
| CN101384129B (zh) * | 2007-09-06 | 2010-06-09 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板 |
| CN101400208A (zh) * | 2007-09-28 | 2009-04-01 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板 |
| JP4960918B2 (ja) * | 2008-04-02 | 2012-06-27 | 日東電工株式会社 | 配線回路基板 |
| CN105205260A (zh) * | 2015-09-24 | 2015-12-30 | 浪潮电子信息产业股份有限公司 | 一种低成本且抗干扰的dual模式叠层设计方法 |
| JP2017079197A (ja) * | 2015-10-22 | 2017-04-27 | 京セラドキュメントソリューションズ株式会社 | 信号伝送路及び信号処理装置 |
| CN109451651A (zh) * | 2018-10-23 | 2019-03-08 | 惠科股份有限公司 | 一种电路板的差分走线及电路板 |
| US12022607B2 (en) | 2022-02-11 | 2024-06-25 | Hamilton Sundstrand Corporation | Noise control for printed circuit board |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6645790B2 (en) * | 2001-01-03 | 2003-11-11 | Anadigics, Inc. | System and method for prototyping and fabricating complex microwave circuits |
-
2003
- 2003-12-26 TW TW092136964A patent/TWI228025B/zh not_active IP Right Cessation
-
2004
- 2004-04-02 US US10/815,860 patent/US7019401B2/en not_active Expired - Lifetime
- 2004-05-07 DE DE102004022755A patent/DE102004022755A1/de not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| US20050139864A1 (en) | 2005-06-30 |
| US7019401B2 (en) | 2006-03-28 |
| TWI228025B (en) | 2005-02-11 |
| DE102004022755A1 (de) | 2005-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4930590B2 (ja) | 多層基板 | |
| CN101384130B (zh) | 印刷电路板 | |
| TWI429343B (zh) | 電路板 | |
| CN101378618B (zh) | 印刷电路板 | |
| US8853848B2 (en) | Interconnection structure, apparatus therewith, circuit structure therewith | |
| CN101154644A (zh) | 高速信号的电优化和结构保护的通孔结构及其制造方法 | |
| CN101547552B (zh) | 印刷电路板 | |
| TW200522818A (en) | Multi-layer substrate structure for reducing layout area | |
| TW449887B (en) | Deposited thin film build-up layer dimensions as a method of relieving stress in high density interconnect printed wiring board substrates | |
| TWI286916B (en) | Circuit structure | |
| JP2003258510A (ja) | 有線伝送路 | |
| JP4834937B2 (ja) | 高周波回路用多層配線板 | |
| JPH0653349A (ja) | マルチチップモジュール基板の配線構造 | |
| CN100561734C (zh) | 半导体ic内设模块 | |
| WO2012153835A1 (ja) | プリント配線基板 | |
| CN115101497B (zh) | 一种集成电路封装体、印制电路板、板卡和电子设备 | |
| JPH04340795A (ja) | プリント配線板 | |
| JP4660738B2 (ja) | プリント配線板及び電子機器 | |
| CN204392681U (zh) | 多面印制电路板 | |
| JP2003218535A (ja) | 電気配線板 | |
| CN104302094B (zh) | 多层式电路板 | |
| CN204795853U (zh) | Ltcc-ltcf复合电路基板结构 | |
| TWI574596B (zh) | 多電路層電路板 | |
| TWI442839B (zh) | 軟性電路板 | |
| JP2536175B2 (ja) | 多層配線構造体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |