TW200525867A - Voltage clamp circuit, switching power supply apparatus, semiconductor IC device, and voltage level converting circuit - Google Patents

Description

200525867 (1) 九、發明說明 【發明所屬之技術領域】 本發明是有關電壓鉗位電路（電壓位準變換電路）、 切換電源裝置以及用於此的半導體積體電路裝置，例如有 關適用於應用在將高電壓變換爲低電壓的切換電源裝置上 有效的技術。 【先前技術】 當作使用MOSFET的電壓鉗位電路的例子，則有記載 於日本特開平6 — 6 943 5號公報、特開平5 — 3 27465號公報 〇 [專利文獻1]日本特開平6 — 6943 5號公報 [專利文獻2]日本特開平5 — 3 2 7465號公報 【發明內容】 [發明欲解決的課題] 於上述公報記載的電壓鉗位電路中，形成 MOSFET 之產生鉗位的輸出電壓的輸出側波節會造成浮動，洩放電 流會流入到這，一旦輸出波節側上昇到閘極電壓以上，就 會有電壓鉗位動作無法進行等的問題。 本發明之目的在於提供一種以簡單的構成穩定地產生 動作的電壓鉗位電路和可高速動作的切換電源裝置。本發 明的前述及除此之外的目的和新型的特徵，由本明詳細說 明書的記述及所附圖面即可明白。 -4- 200525867 (2) [用以解決課題的手段] 於本案所揭示的發明中，若簡單說明代表性發明的槪 要，即如下所記載。亦即，在供給輸入電壓的輸入端子連 接源極、汲極路徑的其中一方，且獲得應限制閘極的特定 電壓，在源極、汲極路徑的另一方與電路的接地電位之間 ，使用設置電流源的Μ Ο S F E T，由上述源極、汲極路徑的 另一方，獲得對應於輸入電壓的鉗位輸出電壓。 於具備：串列形態地連接在電感而形成平滑輸出電壓 ，且由輸入電壓來控制流入到電感的電流，並以上述輸出 電壓成爲特定電壓的方式所形成的第1開關元件、和當上 述第1開關元件爲OFF狀態時，將有上述電感所發生的逆 起電壓鉗位於特定電位的第2開關元件的切換電源電裝置 中，設有：藉由第1驅動電路，且藉由對應於上述輸入電 壓的高電壓訊號來驅動上述第1開關元件，藉由第2驅動電 路且藉由上述高電壓來驅動上述第2開關元件，以較上述 輸入電壓還低的低電壓產生動作，且以由上述電容器所得 到的輸出電壓成爲特定電壓的方式形成PWM訊號而設置形 成上述第1驅動電路與第2驅動電路的控制邏輯電路，將上 述第1開關元件的驅動訊號，對應於上述低電壓而加以電 壓鉗位並回歸到上述第2驅動電路的第1電壓鉗位電路；和 將上述第2開關元件對應於上述低電壓而加以電壓鉗位並 回歸到上述第1驅動電路的輸入部的第2電壓鉗位電路，並 以上述第1和第2開關元件不會同時成爲ON狀態的方式進 -5- 200525867 (3) 行切換控制，作爲上述電壓鉗位電路而在供給上述驅動訊 號的輸入端子連接源極、汲極路徑的其中一方，且使閘極 獲得上述低電壓，並在源極、汲極路徑的另一方與電路的 接地電位之間使用設置電流源的MOSFET，且由上述源極 、汲極路徑的另一方獲得對應驅動訊號的回歸訊號。 能以高速且低耗電力穩定地進行電壓鉗位動作。 【實施方式】 [用以實施發明的最佳形態] 第1圖乃表示有關本發明的電壓鉗位電路的其中一實 施例的電路圖。同圖的電壓鉗位電路乃將由半導體積體電 路裝置的外部輸入端子所供給的高訊號振幅VCC的輸入訊 號Vin，向著電壓鉗位於對應形成在半導體積體電路裝置 的輸入電路IB的動作電壓VDD位準的輸入電壓VI的輸入電 路。 在輸入端子Vin設有作爲防靜電破壞電路的二極體D1 和D2。雖未特別限制，但具有該實施例的輸入電路的半 導體積體電路裝置乃具有：較高的電壓VCC、和比電壓 VCC還低的電壓VDD的兩個電源端子。上述二極體D1乃設 置在上述輸入端子Vin和高電源端子VCC之間，上述二極 體D2乃設置在上述輸入端子Vin和電路的接地電位VSS之 間。雖未特別限制，但上述電源電壓VCC乃如約12V較高 的電壓，上述電源電壓VDD乃如約5V較低的電壓。於第1 圖中，記號Vin乃用於輸入端子及輸入訊號兩者的意思。 -6 - 200525867 (4) 上述輸入端子Vin乃連接於構成屬於輸入波節的電壓 鉗位電路的N通道MOSFETM1之其中一方的源極、汲極路 徑。對該MOSFETM1的閘極供給電源電壓VDD作爲應限制 的電壓。由上述MOSFETM1源極、汲極路徑的另一方獲得 藉由上述電源電壓VDD被鉗位的輸出電壓，且傳送到輸入 電路IB的輸入端子。該實施例中，爲了穩定地進行利用上 述MOSFETM1的電壓鉗位動作，在上述源極、汲極路徑的 另一方與電路的接地電位之間設置可流入直流性的電流成 份的電流源1〇。並相對於上述電流源1〇而並列形態地設有 電容器Ci。 該實施例中，輸入端子Vin乃如於同圖形成波形所示 地，供給如VCC - 0V ( 12V — 0V )那麼大的訊號振幅的輸 入訊號，由上述MOSFETM1的源極、汲極路徑的另一方乃 如（VDD—Vth) — 0V地變換成藉由電流VDD所限制的較 小的訊號振幅。而通過輸入電路IB的輸出訊號Vo乃如於 同圖形成波形所示地，成爲如VDD - 0V ( 5V — 0V )的 CMOS振幅。在此，Vth乃爲MOSFETM1的臨限値電壓。 如果MOSFETM1的基板連接在輸入端子Vin，MOSFETM1 就會由輸入端子Vin連接著輸入電路IB之方向的二極體產 生相同的動作，無法得到電壓鉗位效果。又，即使將 MOSFETM1的基板連接在VSS也沒關係，但臨限値電壓 Vth會因基板偏壓效果而變高，來自輸入端子Vin的輸入訊 號不會到達次一段的輸入電路IB的邏輯臨限’藉此有可能 會引起誤動作。而因，本實施例中，M0SFETM1乃電性地 200525867 (5) 形成於自基板分離的P型井區範圍，相關的P型井區（通道 區域）乃連接於屬於上述MOSFETM1的輸出側的源極、汲 極路徑的另一方。藉此就能穩定地進行鉗位動作。 於第2圖乃表示說明有關本發明的電壓鉗位電路的動 作的特性圖。第2圖（A )乃爲入輸出電壓特性圖，輸入 電壓Vih乃由0V向著VCC改變的情形下，雖然輸出電壓VI 會到VDD - Vth且對應於輸入電壓Vin而變化，但即使輸入 電壓Vin上昇到VDD— Vth以上，輸出電壓VI仍會成爲VDD 一 Vth的一定位準，且進行電壓鉗位動作。 第2圖（B)乃爲輸入電壓一電流特性圖，對輸入電壓 V in的上昇而言，只有利用電流源1〇的一定電流會流入。 藉此就能對應於電流源1〇的電流値達到低耗電力。亦即， 使用電阻元件和二極體等的定電壓元件也能進行電壓鉗位 動作，但此時由於電路的高速化，如果電阻元件的電阻値 變小，輸入電流Π變大。相反的，由於低耗電力，如果電 阻元件的電阻値變大，就會犧牲電路的高速化。 第2圖（C )乃爲電壓變化特性。該實施例中，爲了通 過MOSFETM1的源極、汲極路徑傳送輸入訊號Vin，略與 輸入電壓Vin之上升同步而改變鉗位輸出電壓VI。根據前 述第2圖（B)及第2圖（C)，有關本案發明的電壓鉗位 電路可達到高速化與低耗電化並存。 於第3圖表示說明本發明的電壓鉗位電路的等效電路 圖。如同圖所示，於MOSFETM1之輸出側的波節VI會形成 因電路絕緣不良等之利用高電阻LR的洩放電流路徑的情 -8- 200525867

形、電流源Ιο不存在的情形下，雖不會陷入到電壓鉗位動 作，但能藉由設置電流源I 〇抑制上述輸出波節V I的電位上 昇，進行穩定的電壓鉗位動作。因此，電流源I 〇只要設定 在比不會被視爲不良的洩放電流還要大的微小電流，就可 如第2圖（Β)地達成低耗電化。 於第4圖表示說明本發明的電壓鉗位電路的等效電路 圖。如同圖所示，於MOSFETM1的源極、汲極間存在著寄 生電容Cds。當輸入訊號Vin因該寄生電容Cds變化成如 VCC的高電壓時，會因耦合發生使輸出側VI變化成電源電 壓VDD以上的問題。爲了避免此問題，於電流源1〇並列形 態地設置電容器Ci。藉此，寄生電容Cds與電容器Ci會串 列形態地被連接，並對應於其電容比的反比而將輸入電壓 Vin分壓，上述輸出側VI就不會形成至電源電壓VDD以上 。再者，於輸入電路IB中，雖然構成輸入電路的MOSFET 的閘極電容是存在於MOSFETM1的另一方的端子與接地電 壓VSS之間或MOSFETM1的另一方的端子與電源電壓VDD 之間等，但僅相關的閘極電容，如上述，輸出側VI會因耦 合而變化成電源電壓VDD以上。因此，即使上述電容器Ci 與輸入電路IB的輸入電容相比仍十分地大。

於第5圖表示有關本發明的電壓鉗位電路的其中一實 施例的具體性電路圖。MOSFETM1乃爲與前述第1圖的 MOSFETM1相同，電容器Ci乃藉由MOS電容所構成。輸入 電路1B乃由：以P通道MOSFETM3與N通道MOSFETM4所形 成的輸入側的C Μ Ο S反相電路、和以P通道Μ 0 S F E T Μ 5與N 200525867 (7) 通道MOSFETM6所形成的輸出側的CMOS反相電路的縱列 電路所構成。雖未特別限制，但在輸出側的CMOS反相電 路的輸入端子與電路的接地電位之間設有N通道 MOSFETM7，輸出訊號Vo會回歸到閘極。 藉此，輸入側的CMOS反相電路，當輸出訊號Vo爲低 位準時，MOSFETM7成爲OFF狀態，具有對應於 MOSFETM3和M4之電導比的第1邏輯臨限値。對此，當輸 出訊號V〇爲高位準時，MOSFETM7成爲ON狀態， MOSFETM4和MOSFETM7成爲並列形態，變化成較上述第 1邏輯臨限値還低的邏輯臨限値電壓。藉此，於輸入電路 IB中，具有所謂當輸入訊號由低位準變化成高位準時，成 爲上述較高的第1邏輯臨限値電壓，當由高位準變化成低 位準時，成爲較上述還低的第2邏輯臨限値的滯後現象傳 送特性。藉此，輸入訊號Vin成爲上述第1邏輯臨限値電壓 以上的話，必須成爲比該電壓還低的第2邏輯臨限値電壓 以下，輸出訊號Vo不會變化，當輸入訊號Vin在輸入電路 的邏輯臨限値電壓附近時，即使發生雜訊，仍不會對應於 此而改變輸出訊號Vo，能穩定的輸入訊號的讀取。 該實施例中，電流源1〇是藉由低壓型的N通道 MOSFETM2所構成。該MOSFETM2乃連接著閘極和源極， 藉此進行定電流動作。該電流源1〇可爲以對閘極施加特定 電壓之增強型的N通道MOSFET所構成，也可爲以多結晶 矽層等所構成的高電阻元件所構成。於同圖中，省略前述 防靜電破壞用的二極體。 -10- 200525867 (8) 構成電容器C i的Μ 0 S F E T雖未特別限制，但可採用P 通道MOSFET的閘極電容。該閘極電容乃例如採用 MOSFETM4等相當於普通MOSFET數10個量的MOSFET所 構成，具有約如1 P f的電容値的方式所形成。亦即，此時 的MOSFETM1乃如通道寛W爲20//m、通道長L爲800nm， MOSFETM2乃如通道寛W爲20// m、通道長L爲8// m地形 成各個較大的尺寸。對此，構成CMOS反相電路的N通道 MOSFETM4乃如通道寬W爲8//m、通道長L爲2//m， N通 道MOSFETM6乃如通道寬W爲7//m、通道長L爲8 00nm地 成爲各個較小的尺寸。 於第6圖表示說明有關本發明的電壓鉗位電路的動作 波形圖。於第6圖中，表示輸入電壓Vin、鉗位電壓VI及輸 出電壓Vo的實際測定波形圖。電壓鉗位電路乃爲前述第5 圖所示的電路，輸入電壓Vin乃爲如0 — 12V的高振幅，低 電壓VDD爲5V。如同圖所示，相對於輸入電壓Vin而得到 如VIDD - Vth ( MOSFETM1的臨限値電壓）的紺位電壓VI ，通過具有前述滯後現象特性的2個CMOS反相電路，得到 CMOS位準的輸出電壓Vo。 於第7圖表示呈現以有關本發明的電壓鉗位電路的電 容器Ci的電容値爲參數的輸入電壓17in和鉗位電壓VI之關 係的上升特性圖。電容器C i = 0，就是在未連接電容器C i 的狀態，藉由利用MO SFETM1的源極、汲極間的寄生電容 Cds的耦合，鉗位電壓VI也上昇約7.8V，然後藉由前述電 流源1〇進行放電並緩緩地下降。就是利用MOSFETM3和M4 -11 - 200525867 Ο) 的CMOS反相電路的輸入電容很小，藉由與上述寄生電容 Cds的分壓，上述約7.8V也會上昇。 上述電容器Ci的電容値爲Ci=0.5pF時、Ci=lPf時、 Ci=1.5pF時、Ci=2pF時，鉗位電壓VI可抑制成約3.6V、 3V、2.6V、2.2V。電容器Ci爲輸入電路之輸入電容的關係 ，若加大電容値，至通過MOSFETM1的鉗位電壓VI爲止的 充電時間，或上升時的放電時間變長，故本實施例設定在 認爲所需要最小的Ci= lpF。在上述寄生電容Cds的耦合動 作乃適當設定上述電容器Ci的電容値，藉此利用該耦合就 能高速進行鉗位電壓VI的上升、下降。 於第8圖表示有關本發明的電壓鉗位電路的輸入電壓 V in的上升特性圖。同圖乃放大表示第6圖的下降部分的時 間。該實施例的電壓鉗位電路乃輸入電壓Vin由0V至12V 以1 ns上升，且略與此相同的時間，藉用在前述寄生電容 Cds的耦合上升到3V附近，藉由在MOSFETM1的充電動作 ，於最後上升到VDD ( 5V ) - Vth。由2段的CMOS反相電 路所形成的輸入電路IB中，具有2ns左右的訊號傳送延遲 時間而將輸出電壓Vo上升高位準。 於第9圖表示有關本發明的電壓鉗位電路的輸入電壓 V i η的下降特性圖。同圖乃放大表示第6圖的下降部分的時 間。該實施例的電壓鉗位電路乃輸入電壓Vin會由12V至 0V以Ins下降，以略與於此相同的時間而利用在前述寄生 電容Cds的耦合和利用在MOSFETM1的放電動作而下降到 輸入電路IB的邏輯臨限値電壓以下。最後形成〇v，甚至 -12- 200525867 (10) 浪費1 ns，但如前述，由輸入電路IB觀察的話，如上述等 於0V。由2段的CMOS反相電路所形成的輸入電路IB中， 具有2ns左右的訊號傳送延遲時間而將輸出電壓Vo下降到 低位準。 於第1 〇圖表示採用有關本發明的電壓鉗位電路的切換 電源裝置的其中一實施例的方塊圖。該實施例的切換電源 裝置乃由控制1C和驅動1C所形成，屬於將由高電壓所形成 的輸入電壓Vin降壓到由低電壓所形成的輸出電壓Vout的 降壓型切換電源。雖未特別限制，但上述降壓型切換電源 是屬於將1〇〇V的商用交流電壓變換成像是12V的直流電壓 所形成的高電壓，進一步變換成用於構成微電腦的CPU ( 中央處理裝置）、記憶體電路等之動作的約3 V左右的低 電壓。 將電容器CO串列形態地連接於電感LO而形成平滑輸 出電壓V 〇 ut，且設有：加以控制由像是約1 2 V的輸入電壓 Vin流入到上述電感LO的電流，而使上述輸出電壓Vout成 爲特定電壓的方式所形成的右驅動1C的第1開關元件、和 將當上述第1開關元件爲OFF狀態時發生在上述電感LO的 逆起電壓鉗位於特定電位（PGND)的第2開關元件。上述 輸出電壓Vo ut爲了形成特定電壓，以電阻R1和R2被分壓 ，而輸出電壓Vo ut會供給到設置在控制1C的錯誤放大器 E A，且與特定電壓相比。該錯誤放大E A的輸出電壓、和 以三角波發生電路T W G所形成的三角波會供給到電壓比較 電路CMP，其輸出訊號會傳送到控制電路CONT而形成 -13- 200525867 (11) PWM (脈衝寬調變）訊號。該PWM訊號乃作爲上述驅動 1C的上述第1開關元件和第2開關元件的控制訊號使用。就 是藉由PWM訊號來控制上述第1開關元件的ON期間，並進 行流入到上述電感L Ο之電流的控制。 控制1C雖未特別限制，但供給像是12V的高電壓VDD ，因上述錯誤放大器的輸入電壓屬於較小的電壓，故藉由 內部電源電路形成5 V左右的低電壓，就會使前述錯誤放 大器EA、比較器CMP及三角波發生電路TWG和形成上述 PWM訊號的控制電路CONT動作。因此，控制1C亦可直接 供給像是5V的低電壓。 於上述驅動1C中，對於上述電派電壓端子VDD雖未特 別限制，但可供給與輸入電壓Vin相同之像是12V的高電 壓。端子REG乃屬於連接著供後述之內部降壓電源電路 Reg的輸出電壓穩定化的電容器C2的外部端子，端子 VLDRV乃如後述，供給驅動上述第2開關元件的驅動電路 的動作電壓。端子BOOT乃連接著如後述欲供驅動上述第1 開關元件的驅動電路的動作電壓昇壓的自舉電容器C 1。在 該電容器C1的另一方的電極乃連接在設有電感LO的輸出 端子LX。端子DISBL乃輸入進行驅動1C之動作控制（ON / OFF )的動作控制訊號。 於第1 1圖表示第1 〇圖的驅動1C的其中一實施例的方塊 圖。上述第1開關元件乃藉由功率MOSFETQ1所構成，且 藉由第1驅動電路（高電位側驅動器）HSD且藉由對應上 述輸入電壓Vin的昇壓電壓訊號被驅動。就是因 -14- 200525867 (12) MOSFETQ1是以N通道型所構成，對閘極供給對應於輸入 電壓Vin的驅動電壓，只會使輸出電壓降低臨限値電壓量 〇 於是能針對電感L0供給輸入電壓Vin的緣故，當 MOSFETQ1爲OFF狀態時，就是藉由輸出端子LX爲鉗位用 之開關元件的MOSFETQ2的ON狀態，大致在電路的接地電 位PGND時’通過消特基能障二極體SBD並藉由內部電流 Reg所形成的約5 V的電壓而將自舉電容器C1加以充電。 而且MOSFETQ2會成爲OFF狀態，一旦MOSFETQ1成爲ON 狀態，藉由自舉電容器Cl僅蓄存在隨著MOSFETQ1之源極 輸出電壓的上昇的上述自舉電容器C1的電壓，就能上昇端 子BOOT的電壓，電壓會通過第1驅動電路HSD傳送到 MOSFETQ1的閘極。藉此，在MOSFETQ1的閘極，連相對 於輸入電壓Vin也僅昇高蓄存在上述自舉電容器C1的電壓 ，輸出端子LX的電壓可昇高到電壓Vin。 該實施例中，屬於上述第2開關元件的MOSFETQ2可 藉由第2驅動電路（低電位側驅動器）LSD且利用上述高 電壓加以驅動。就是以由端子VLDRV所獲得的電壓使第2 驅動電路LSD動作。於上述端子VLDRV可施加如前述的 12V，也可供給5V左右的低電壓。此乃使用者可任意設定 。在以如上述12V的高電壓動作的情形下，MOSFETQ2可 減小ON電阻値，且可減小切換電源的無效電流。 於前述控制1C中，藉由以較上述輸入電壓還低的低電 壓所動作的控制電路CONT，以由上述電容器CO所獲得的 -15- 200525867 (13) 輸出電壓Vout爲特定電壓（例如3V左右）的方式形成 PWM訊號。於驅動1C中，形成上述第1驅動電路HSD和第2 驅動電路L S D的驅動訊號的控制邏輯電路，乃如同圖中以 虛線所示，由以利用電源電路Reg所形成的低電壓而動作 的閘極電路G 1〜G5所構成。於切換電源中，屬於上述第1 開關元件的MOSFETQ1和屬於第2開關元件的MOSFETQ2， 爲了防止因貫通電流的元件破壞，必須同時以不會成爲 ON狀態的方式設定空載時間。

於是，以供給於屬於第1開關元件的MOSFETQ1的閘 極的驅動訊號作爲藉由以前述第1圖或第5圖所示的電壓鉗 位電路CP3對應於上述低電壓而供給到輸入至電壓鉗位電 路CP3之輸入波節的MOSFETQ1的閘極的驅動訊號加以電 壓鉗位，而形成傳送到上述第2驅動電路LSD的輸入訊號 的閘極電路GL5的回歸訊號。以供給到屬於上述第2開關 元件的MOSFETQ2的閘極的驅動訊號作爲藉由前述第1圖 或第5圖所示的電壓鉗位電路CP2對應於上述低電壓而供 給到輸入至電壓鉗位電路CP2的輸入波節的MOSFETQ2的 閘極的驅動訊號加以電壓鉗位，而形成傳送到上述第1驅 動電路HSD的輸入訊號的聞極電路G4的回歸訊號。就是， 電壓鉗位電路CP3和CP2乃形成將如上述的高振幅的驅動 訊號變換成低振幅的訊號的位準移位電路而動作，且第1 和第2開關元件不會同時成爲ON狀態，也就是說接受 MOSFETQ1爲OFF狀態的訊號並且MOSFETQ2爲ON狀態， 且接受MOSFETQ2爲OFF狀態的訊號並且MOSFETQ1爲ON -16- 200525867 (14) 狀態來設定空載時間。 該實施例中，進行如前述的位準移位動作的電路可採 用電壓鉗位電路。該實施例的電壓鉗位電路乃其傳送特性 爲高速，MOSFETQ1和Q2不會同時成爲ON狀態的方式來 設定減少空載時間。就是，如果切換周期相同，只要空載 時間那麼少的時間就能以更高的精度來進行電壓控制。 因閘極電路G4的輸出訊號如前述爲低電壓訊號，透 過變換爲高電壓訊號的位準移位電路LSU而成爲上述第1 驅動電路HSD的輸入訊號。而相關的位準移位電路LSU及 第1驅動電路HSD乃輸出端子LX的電位會成爲電路的基準 電位。上述控制邏輯電路、電源電路Reg及PWM的輸入電 路IB、以下說明的電壓鉗位電路CP 1、對低位準的檢測電 路UVL會成爲由端子CGND所供給的電路的基準電位。就 是將該些電路的接地電位CGND與供前述電感的逆起電壓 鉗位的接地電位PGND分開，藉此達到動作的穩定化。 來自控制驅動1C之動作有效/無效（ON / OFF )的 DISBL的輸入訊號可在5V〜12 V的訊號振幅使用。因此， 假設在像是1 2 V高的訊號振幅使之動作的情形，設置如第 1圖所示的電壓鉗位電路CP1。藉此，就連12V那麼高的訊 號振幅的動作，還是能進行低耗電的動作。假設供給像是 5 V的低電壓的輸入訊號的情形，不會進行實質性的鉗位 動作，但動作並不會受到何影響。 若根據如上述的實施例，就能以高速且低耗電而穩定 的進行電壓鉗位動作，又可藉由高速應答輸入電壓之變化 -17- 200525867 (15) 的電壓鉗位動作，縮短切換電源裝置的第1開關元件與第2 開關元件之切換的空載時間。 於第12圖表示第10圖的驅動1C的其它實施例的方塊圖 。該實施例中，驅動1C乃成爲將3個矽晶片密封於一個封 裝體所構成的多晶片模組構造。就是功率MOSFETQ1及 MOSFETQ2乃如在同圖以虛線所示，分別形成在別的矽等 的半導體基板上（矽晶片）CHP1和CHP2，將構成上述功 率MOSFETQ1及MOSFETQ2以外的驅動1C的電路形成在一 個矽等的半導體基板上（矽晶片）CHP3，該些會被密封 在一個封裝體而構成上述驅動1C。於此種多晶片模組構成 的驅動1C中，乃如前述第1 1圖所示，相較於將構成驅動1C 的所有電路形成在一個半導體基板上，能以低成本製作高 性能的製品。 以上根據本發明人所完成的發明，根據前述實施形態 做具體說明，但本發明並不限於前述實施形態，在不脫離 其主旨的範圍可做各種變更。例如在第1圖、第6圖中， MOSFETM1的大小、電容器Ci的電容値及電流源1〇的電流 乃對應於電壓鉗位用途而適當設定。本發明可廣泛應用於 使用在電壓鉗位電路（電壓位準變換電路）及切換電源裝 置的半導體積體電路裝置。 【圖式簡單說明】 [第1圖]表示有關本發明的電壓鉗位電路的其中一實 施例的電路圖。 -18- 200525867 (16) [第2圖]說明有關本發明的電壓鉗位電路的動作的特 性圖。 [第3圖]說明本發明的電壓鉗位電路的等效電路圖。 [第4圖]說明本發明的電壓鉗位電路的等效電路圖。 [第5圖]表示有關本發明的電壓鉗位電路的其一實施 例的具體電路圖。 [第6圖]說明有關本發明的電壓鉗位電路的動作波形 圖。 _ [第7圖]表示串接於有關本發明的電壓鉗位電路的輸 入電壓和鉗位電壓的關係的特性圖。 [第8圖]有關本發明的電壓鉗位電路的輸入電壓的上 升特性圖。 [第9圖]有關本發明的電壓鉗位電路的輸入電壓的下 降特性圖。 [第10圖]表示採用有關本發明的電壓鉗位電路的切換 電源裝置的其中一實施例的方塊圖。 讀| [第1 1圖]表示第10圖的驅動1C的其中一實施例的方塊 圖。 - [第12圖]表示第10圖的驅動1C的其它實施例的方塊圖

【主要元件符號說明】 Dl，D2…二極體 Ml 〜M6··· MOSFET -19- 200525867 (17) I 〇…電流源 Ci…電容器 Cds…寄生電容 IB…輸入電路 CPNT···控制電路 EA…錯誤放大器 CMP…電壓比較電路 TWG…三角波發生電路 · CI…自舉電容 L Ο…電感 CO，C1…電容器 HSD…第1驅動電路 LSD···第2驅動電路 CP1〜CP3…電壓鉗位電路

Reg…電源電路 LSU…位準移位電路 _ G1〜G5···閘極電路 SBD…消特基能障二極體

Ql，Q2…功率MOSFET (第1，第2開關元件） CHP 1〜CHP3…矽晶片 -20-

Claims (1)

1. 200525867 ⑴ 十、申請專利範圍 1 · 一種電壓鉗位電路，其特徵爲可獲得： 供給輸入電壓的輸入端子； 和在上述輸入端子連接源極、汲極路徑之其中一方， 對閘極供給應限制的特定電壓的MOSFET ; 和設置在上述MOSFET的源極、汲極路徑的另一方與 電路的接地電位之間的電流源； 從上述MOSFET的源極、汲極路徑的另一方得到輸出 電壓。 2 ·如申請專利範圍第1項所記載的電壓鉗位電路，其 中， 與上述電流源並列形態地設置電容器。 3 ·如申請專利範圍第2項所記載的電壓鉗位電路，其 中， 上述電容器乃爲對上述MOSFET的汲極、源極間寄生 電容而言，具有十分大的電容値之方式所形成的M0S電容 上述電流源乃爲連接著閘極與源極的低壓型Μ 0 S F E T 〇 4.如申請專利範圍第3項所記載的電壓鉗位電路，其 中， 上述輸出電壓乃傳送到以較上述輸入電壓還小的電源 電壓所產生動作的第1CM0S反相電路的輸入； 上述特定電壓乃爲上述電源電壓。 -21 - 200525867 (2) 5 .如申請專利範圍第1項所記載的電壓鉗位電路，其 中， 上述電壓鉗位電路乃搭載於半導體積體電路裝置； 於上述輸入端子乃爲半導體積體電路裝置的外部端子 ，且設有防靜電破壞電路所形成。 6 ·如申請專利範圍第5項所記載的電壓鉗位電路，其 中， 上述第1CMOS反相電路的輸出訊號會傳送到次一段的 第2CMOS反相電路的輸入部； 相關的第2CMOS反相電路的輸出訊號會回歸到設置在 該輸入端子與電路的接地電位之間的MOSFET的閘極，第 1 CMOS反相電路以具有滯後現象傳送特性的方式所形成。 7·如申請專利範圍第5項所記載的電壓鉗位電路，其 中， 上述MOSFET及低壓MOSFET乃爲N通道型； 上述輸入電壓及電線電壓乃爲正電壓。 8 ·如申請專利範圍第1項所記載的電壓鉗位電路，其 中， 上述電流源可流入直流性的電流成份。 9. 如申請專利範圍第8項所記載的電壓鉗位電路，其 中， 與上述電流源並列形態地設有電容器。 10. 如申請專利範圍第9項所記載的電壓鉗位電路， 其中， -22- 200525867 (3) 上述輸出電壓乃傳送到以較上述輸入電壓還小的電源 電壓所產生動作的輸入電路的輸入部； 上述輸入電路乃與上述電容器並列形態地具有電容成 份。 11.如申請專利範圍第1項所記載的電壓鉗位電路， 其中， 上述MOSFET的基板乃與上述MOSFET的源極、汲極 路徑的另一方連接。 1 2 . —種電壓位準變換電路，其特徵爲可獲得： 於供給著輸入電壓的輸入波節連接著源極、汲極路徑 的其中一方，對閘極供給應限制之特定電壓的MOSFET、 和可流入設置在上述MOSFET的源極、汲極路徑的另 一方與電路的接地電位之間的直流性的電流成份的電流源 和由上述MOSFET的源極、汲極路徑的另一方獲得輸 出電壓。 1 3 ·如申請專利範圍第1 2項所記載的電壓位準變換電 路，其中， 與上述電流源並列形態地設有電容器。 1 4 ·如申請專利範圍第1 3項所記載的電壓位準變換電 路，其中， 上述電容器乃爲相對於上述Μ 0 S F E T的汲極、源極間 寄生電容具有十分大的電容値的方式所形成的MOS電容； 上述電流源乃爲連接著閘極與源極的低壓型Μ Ο S F Ε Τ 200525867 (4) 15.如申請專利範圍第1 4項所記載的電壓位準變換電 路，其中， 上述輸出電壓乃傳送到以較上述輸入電壓還小的電源 電壓所產生動作的第1CMOS反相電路的輸入部； 上述特定電壓乃爲上述電源電壓。 16·如申請專利範圍第1 2項所記載的電壓位準變換電 路，其中， 上述電壓位準變換電路乃搭載在一個半導體基板上。 1 7 ·如申請專利範圍第1 6項所記載的電壓位準變換電 路，其中， 上述電壓位準變換電路乃搭載在半導體積體電路裝置 上述輸入波節乃爲半達體積體電路裝置的外部端子， 且設有防靜電破壞電路所形成。 1 8 .如申請專利範圍第1 7項所記載的電壓位準變換電 路，其中， 上述第1CMOS反相電路的輸出訊號乃傳送到次一段的 第2CMOS反相電路的輸入部； 相關的第2CMOS反相電路的輸出訊號乃回歸到設於該 輸入端子與電路的接地電位之間的Μ Ο S F E T的閘極，第 1 C Μ Ο S反相電路則以具有滯後現象傳送特性的方式所形成 〇 1 9·如申請專利範圍第丨4項所記載的電壓位準變換電 -24- 200525867 (5) 路，其中， 上述MOSFET及低壓MOSFET乃爲N通道型； 上述輸入電壓及電源電壓乃爲正電壓。 20.如申請專利範圍第13項所記載的電壓位準變換_ 路，其中， 上述輸出電壓乃傳送到以較上述輸入電壓還小的電^ 電壓所產生動作的較入電路的輸入部； 上述特定電壓乃爲上述電源電壓。 I 讎 上述輸入電路乃與上述電容器並列形態地具有電容$ 份。 2 1 ·如申請專利範圍第1 2項所記載的電壓位準變換胃 路，其中， 上述MOSFET的基板乃與上述MOSFET的源極、汲極 路徑的另一方連接。 22. —種切換電源裝置，其特徵爲： 具備： · 電感、 和串列形態地設置在上述電感而形成輸出電壓的電容 器、 和由輸入電壓來控制流入到上述電感的電流的第1開 關元件、 和當上述第1開關元件爲OFF狀態時，將有別於形成 上述電感的上述輸出電壓的端子的另一方的端子鉗位於第 一特定電壓的第2開關元件、 -25- 200525867 (6) 和將上述第1開關元件藉由對應於上述輸入電壓的第 一電壓訊號來驅動的第1驅動電路、 和將上述第2開關元件藉由第二電壓來驅動的第2驅動 電路、 和以上述輸入電壓或第二電壓以下的第三電壓來動作 ，且由上述電容器所獲得的輸出電壓成爲第二特定電壓的 方式來形成PWM訊號的控制電路、 和以上述第三電壓來動作，且接受上述PWM訊號而形 成上述第1驅動電路與第2驅動電路的驅動訊號的控制邏輯 電路； 上述控制邏輯電路乃具備： 將上述第1開關元件的驅動訊號對應於上述第三電壓 而加以電壓鉗位並回歸到上述第2驅動電路的輸入部的第1 電壓鉗位電路、和將上述第2開關元件的驅動訊號對應於 上述低電壓而加以電壓鉗位並回歸到上述第1驅動電路的 輸入部的第2電壓鉗位電路，並以上述第1與第2開關元件 同時成爲ON狀態的方式進行切換控制； 上述電壓鉗位電路乃可獲得， 供給上述驅動訊號的輸入波節、 和在上述輸入波節連接源極、汲極路徑的其中一方， 且使閘極獲得上述第三電壓的MOSFET、 和設置在上述MOSFET的源極、汲極路徑的另一方與 電路的接地電位之間的電流源、 和由上述MOSFET的源極、汲極路徑的另一方將上述 -26- 200525867 (7) 驅動訊號加以電壓鉗位的回歸訊號。 2 3.如申請專利範圍第22項所記載的切換電源裝置， 其中， 具有第3電壓鉗位電路； 上述第3電壓鉗位電路乃可獲得， 供給欲控制上述切換電源裝置之有效/無效（ON / OFF)的輸入訊號的輸入波節、 和在上述輸入波節連接源極、汲極路徑的其中一方， 且使閘極獲得上述第三電壓的MOSFET、 和設置在上述MOSFET的源極、汲極路徑的另一方與 電路的接地電位之間的電流源、 和從上述MOSFET的源極、汲極路徑的另一方將上述 輸入訊號加以電壓鉗位的控制訊號。 24·如申請專利範圍第23項所記載的切換電源裝置， 其中， 上述電流源乃並列形態地設有電容器所形成。 2 5·如申請專利範圍第24項所記載的切換電源裝置， 其中 ， 上述電容器乃爲以相對於上述MOSFET的汲極、源極 間寄生電容具有十分大的電容値的方式所形成的M0S電容 上述電流源乃爲連接閘極與源極的低壓型Μ Ο S F E T。 26·如申請專利範圍第23項所記載的切換電源裝置， 其中， -27- 200525867 (8) 上述電流源可流入直流性的電流成份。 27.如申請專利範圍第26項所記載的切換電源裝置， 其中， 與上述電流源並列形態地設有電容器。 2 8.如申請專利範圍第2 7項所記載的切換電源裝置， 其中， 上述回歸訊號乃傳送到以較上述驅動訊號還小的電流 電壓所動作的上述控制邏輯電路的輸入部。 29. 一種半導體積體電路裝置，其特徵爲： 具備= 將輸入電壓降壓並控制供形成輸出電壓的電流的第1 開關元件、 和供流入上述電流的端子、 和當上述第1開關元件爲OFF狀態時，將上述端子鉗 位於特定電位的第2開關元件、 和將上述第1開關元件藉由對應於上述輸入電壓的第 一電壓訊號來驅動的第1驅動電路、 和將上述第2開關元件藉由第二電壓來驅動的第2驅動 電路、 和以上述輸入電壓或第二電壓以下的第三電壓來動作 ，且接受PWM訊號而形成上述第1驅動電路與第2驅動電路 的驅動訊號的控制邏輯電路； 上述控制邏輯電路乃具備， 將上述第1開關元件的驅動訊號對應於上述第三電壓 -28- 200525867 (9) 而加以電壓位準變換並回歸到上述第2驅動電路的輸入部 的第1電壓位準變換電路、和將上述第2開關元件的驅動訊 號對應於上述低電壓而加以電壓位準變換並回歸到上述第 1驅動電路的輸入部的第2電壓位準變換電路，並以上述第 1與第2開關元件同時成爲ON狀態的方式進行切換控制； 上述第1開關元件乃構成在第一半導體基板上， 上述第2開關元件乃構成在第二半導體基板上， 上述第1驅動電路、上述第2驅動電路、上述控制邏輯 電路、上述第1及第2電壓位準變換電路乃形成在第三半導 體基板上， 上述第一第二第三半導體基板則密封在一個封裝體。 3 0·如申請專利範圍第29項所記載的半導體積體電路 裝置，其中， 上述第1及第2電壓位準變換電路乃可獲得， 供給上述驅動訊號的輸入波節、 和在上述輸入波節連接源極、汲極路徑的其中一方， 且使閘極獲得上述第三電壓的MOSFET、 和可流入設置在上述MOSFET的源極、汲極路徑的另 一方與電路的接地電位之間的直流性的電流成份的電流源 和由上述Μ Ο S F E T的源極、汲極路徑的另一方將上述 驅動訊號加以電壓位準變換的回歸訊號。 3 1·如申請專利範圍第2 9項所記載的半導體積體電路 裝置’其中’ -29- 200525867 (10) 具有第3電壓位準變換電路， 第3電壓位準變換電路乃形成在第三半導體基板上， 上述第3電壓位準變換電路乃可獲得， 供給欲控制上述切換電源裝置之有效/無效（ON / OFF)的輸入訊號的輸入端子、 和在上述輸入端子連接源極、汲極路徑的其中一方， 且使閘極獲得上述第三電壓的M0SFET、 和可流入設置在上述MOSFET的源極、汲極路徑的另 一方與電路的接地電位之間的直流性的電流成份的電流源 和由上述MOSFET的源極、汲極路徑的另一方將上述 輸入訊號加以電壓位準變換的控制訊號。 32.如申請專利範圍第3 0項所記載的半導體積體電路 裝置，其中， 在上述電流源乃並列形態地設有電容器。 3 3.如申請專利範圍第32項所記載的半導體積體電路 裝置，其中， 上述電容器乃爲以相對於上述MOSFET的汲極、源極 間寄生電容具有十分大的電容値的方式所形成的Μ Ο S電容 上述電流源乃爲連接閘極與源極的低壓型MOSFET。 3 4/如申請專利範圍第30項所記載的半導體積體電路 裝置，其中， 上述回歸訊號乃傳送到以較上述驅動訊號還小的電源 -30- 200525867 (11) 電壓所動作的上述控制邏輯電路的輸入部。 3 5.如申請專利範圍第29項所記載的半導體積體電路 裝置，其中， 上述電流乃爲欲藉由電感與串列形成地設置在上述電 感的電容器來形成上述輸出電壓地從上述輸入電壓流入到 上述電感的電流。 36.如申請專利範圍第35項所記載的半導體積體電路 裝置，其中， 將上述端子鉗位於上述特定電位，藉此將發生在上述 電感的逆起電壓加以鉗位。 37· —種電壓位準變換電路，其特徵爲可獲得： 供給輸入電壓的輸入端子、 和在上述輸入端子連接源極、汲極路徑的其中一方， 且對閘極供給應限制的特定電壓的MOSFET ; 上述MOSFET的基板乃與上述MOSFET的源極、汲極 路徑的另一方連接，並且可由上述MOSFET的源極、汲極 路徑的另一方得到輸出電壓。 3 8 ·如申請專利範圍第3 7項所記載的電壓位準變換電 路，其中， 具有設置在上述MOSFET的源極、汲極路徑的另一方 與電路的接地電位之間的電流源。 3 9·如申請專利範圍第3 8項所記載的電壓位準變換電 路，其中， 與上述電流源並列形態地設有電容器所形成。 -31 - 200525867 (12) 4〇·如申請專利範圍第3 9項所記載的電壓位準變換電 路，其中， 上述電容器乃爲以相對於上述MOSFET的汲極、源極 間寄生電容具有十分大的電容値的方式所形成的MOS電容 上述電流源乃爲連接閘極與源極的低壓型MOSFET。 4 1·如申請專利範圍第3 7項所記載的電壓位準變換電 路，其中， 上述輸出電壓乃傳送到以較上述輸入電壓還小的電源 電壓所動作的第1CMOS反相電路的輸入部； 上述特定電壓乃爲上述電源電壓。 42.如申請專利範圍第37項所記載的電壓位準變換電 路，其中， 上述電壓鉗位電路乃搭載在半導體積體電路裝置； 在上述輸入端子乃爲半導體積體電路裝置的外部端子 ，設有防靜電破壞電路所形成。 43 ·如申請專利範圍第4 1項所記載的電壓位準變換電 路，其中， 上述第1CMOS反相電路的輸出訊號會傳送到次一段的 第2CMOS反相電路的輸入部； 相關的第2CMOS反相電路的輸出訊號會回歸到設置在 該輸入端子與電路的接地電位之間的MOSFET的閘極，且 第1 CMOS反相電路以具有滯後現象傳送特性的方式所形成 200525867 (13) 44.如申請專利範圍第40項所記載的電壓位準變換電 路，其中， 上述MOSFET及低壓MOSFET乃爲N通道型； 上述輸入電壓及電源電壓乃爲正電壓。 4 5 ·如申請專利範圍第3 8項所記載的電壓位準變換電 路，其中， 上述電流源乃爲可流入直流性的電流成份。 4 6.如申請專利範圍第45項所記載的電壓位準變換電 路，其中， 與上述電流源並列形態地設有電容器。 47·如申請專利範圍第46項所記載的電壓位準變換電 路，其中， 上述輸出電壓乃傳送到以較上述輸入電壓還小的電源 電壓所動作的輸入電路的輸入部，上述特定電壓乃爲上述 電源電壓； 上述輸入電路乃與上述電容器並列形態地具有電容成 份。 -33-