TW200402801A - Material for electronic device and process for producing the same - Google Patents
Material for electronic device and process for producing the same Download PDFInfo
- Publication number
- TW200402801A TW200402801A TW092107429A TW92107429A TW200402801A TW 200402801 A TW200402801 A TW 200402801A TW 092107429 A TW092107429 A TW 092107429A TW 92107429 A TW92107429 A TW 92107429A TW 200402801 A TW200402801 A TW 200402801A
- Authority
- TW
- Taiwan
- Prior art keywords
- film
- substrate
- oxynitride film
- nitrogen
- electronic device
- Prior art date
Links
Classifications
-
- H10P14/6927—
-
- H10D64/01344—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
- H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
-
- H10P14/6526—
-
- H10P14/6532—
-
- H10P14/6319—
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
Description
200402801 玖、發明說明: 發明所述之技術領域 本發明係關於一種具有各種優越特 、 久飕秤性(例如對於硼的阻 障性)之氧氮化膜的電子裝置用材料及Α 久八1造万法。本發明 之電子裝置材料及其製造方法,可有今岫$ m J啕效地通用於例如半道 體或半導體裝置(例如具有優越特性的閘絕緣膜之M〇s ^ 屬氧半導體)半導體結構者)用材料之形成。 … 先前技術
一般而言,本發明可廣泛適用於半導體或半導體裝置、 液晶裝置等電子裝置之材料製造,但為說明方在此則 以半導體裝置(devices)之背景技術為例而加以說明。 隨著近年來的半導體裝置微細化,顯得對於體態薄且質 優的氧化矽膜(SiCb膜)之要求越來越強烈。例如在半導體裝 置結構中最通俗的MOS電晶體結構(圖〗)方面,對於所謂的 依照比例法則(scaling rule)之極薄(例如2·5 _左右以下)且 優質的閘絕緣膜(Si〇2膜)之要求越來越高。
如此之閘絕緣膜材料,工業上一向是使用經使用85〇它至 l〇〇〇°C左右之高溫加熱爐,使矽基板直接氧化所得之氧化 石夕膜(Si02膜)。 然而若只使如此之Si〇2膜單純地做薄為2·5 nm以下,則將 導致流通於該閘絕緣膜之洩漏電流(閘洩漏電流)增大而造 成消耗功率增大或裝置特性加速退化等問題。 加上使用以往之薄閘絕緣膜時,由於在形成p型M〇s電晶 體之閘極時含在該閘極(主要為多晶矽)之硼會向Si〇2膜穿 透而導致閘極之侧濃度變動’因而也會造成半導體裝置特 200402801 法,正在檢討閘 性退化之問題。作為解決如此問題之— 絕緣膜材料使用氧氮化矽膜之可行性。 若使氮含在絕緣膜中,則有可使膜 與相同物理膜厚之氧化膜相形下會使二吊數上升,且 電晶體典型的是可以後 ;優點。 係包含在兩種金屬(經摻雜的多晶二之其 作^介電質而使用閉絕緣膜的M〇s電容器結構。〈間 按為使電晶體動作高速化,則必須縮 極間移動之時間。其手段有兩種 =極心 私動的載子速率(移動率)之方法,盥 —間 離之方法。目前珍基板盘氧化膜/面二極與沒極間距 极/、虱化膜界面〈控制已到達極限, 、而如欲再提高移動率則有困難。 因此目前如欲使電晶體高速化,則只得採取縮短圖】之 〇s結構的通道長度之方 长度义万法。孩通運長度越短載子移動時 旦,然而縮短通道長度即等於縮小在其部分所擁 MOS包谷态之面積,亦即與縮小電容同義,要是如此,在 ^作時所產生載子(電子或電洞)量即將短缺,使得難於奮 現動作所需足夠的S/N比(信噪比)。因此如欲實現高速且具 =動作可罪性 < 裝置,則非尋求即使縮小面積也能 容下降之手段不可。 电 s八手段一向是採取使圖1之閘絕緣膜膜厚做薄之方法。伸 疋队著薄膜化則產生如下述問題。其一為矽基板(通遒)與 閘極間因量子力學上的隧道效應,電流(洩漏電流)就流通 而寸致消耗功率增大之問題。在最近抬起頭的 200402801 YUBIKITAS(日語譯音)社會(以無論在何時何地也能上網路 的電子裝置作為媒體之資訊化社會)中,低功率消耗電力裝 置對於可攜型電子機器之發展上是必不可少的要素,因而 該洩漏電流之降低必成為極其重要之課題。 另外隨著閘絕緣膜之薄膜化,如上述來自於P型MOS電晶 體閘極之硼穿透現象已成為重大問題。按硼係具有容易穿 透氧化膜之特性,因此隨著薄膜化進展,硼穿透氧化膜而 導致閘極硼濃度(摻雜量)變動之問題就浮現出來。對於低 消耗功率裝置,CMOS (互補金氧半導體)結構(N型與P型電 晶體之混合搭配)是必不可少之要素,因此P型MOS電晶體 之存在也屬必需。按閘極之接雜量會導致電晶體之臨界值 電壓變化,造成電晶體動作趨於無規律。因此防止硼穿透 現象是非常重要。 為解決該等問題,如上述曾揭露一種使氮含在氧化矽膜 中之方法。因此若使氮含在絕緣膜中即可使介電常數Ji 升,而得以防止硼穿透現象已為眾人所知。 但是若以直接且單純地藉由熱氧氮化法而形成如此之氧 氮化膜,則將難於避免使多量氮含在與矽基板之界面而導 致載子移動率退化,使得電晶體動作特性退化之趨勢。因 此若使氮含在界面,則載子移動率將退化,使得電晶體動 作特性也連帶退化之現象亦為眾人所知。此外在Si〇2/SiN堆 疊式結構,則有因載子陷味(膜中層次(level))會產生於 Si02/SiN界面而導致臨界值電壓移位等裝置退化之趨勢。該 Si〇2/SiN堆疊式結構係將熱氧化膜與依CVD法(化學氣相沉 200402801 積法)的SiN膜之形成組合而成者。 由於欲以加熱法氮化Si〇2膜時’通常需1〇〇〇。。以上之高 ^ ’因此裝置特性則有因藉該熱工序所注人㈣基板的= s會進仃差異擴散而引起退化之傾向(如此之方法係揭霖 於日^專利特開昭第55·134937號公報或特開照第59-4059號 公報等)。 發明内容 •本各月之目的在於消除上述先前技術之缺點而提供一種 含具有優越特性(例如優越的硼阻障性)的氧氮化膜之電子 裝置用材料及其製造方法。 #本發明(其他目的在於提供—種藉由控制基材與氧氣化 膜之界面的氮含量而具有良好的界面特性(高移動率),且 含抑制氧氮化膜中之膜中層次的氧氮化膜之電子裝置用材 料及其製造方法。 本發明人經專心研究結果’發現在電子裝置用基材上, 在根據簡S (一次離子質譜儀)分析之氮含量分体中使氣配 置於氧氮切膜表面附近’就是為達成上述目的上極其有 效。 本發明之電子裝置用材料係根據上述見解所完成,更明 ,地說,其特徵為:至少包含電子裝置用基材,與配置於 以土 =上之t氮化硬膜者;I上述氧氮化石夕膜係在該氧氮 化f胰^厚度方向,調查根據SIMS (二次離子質譜儀)分析 的虱含量分佈時,在氧氮化膜表面附近含多量氮原子。 若依照本發明,則可更進一步的提供一種電子裝置用材 200402801 料之製造方法,其特徵為對於配置於電子裝置用基材上之 · 氧化矽膜,照射根據至少含氮氣體的製程氣體之電漿,使 t 其厚度方向,調查根據SIMS (二次離子質譜儀)分析的氮含· 里刀佈時’在氧氮化膜表面附近含多量氮原子。 ★ 具有上述結構之本發明電子裝置用材料,由於構成其之 虱氮化矽膜具有N原子高濃度之部分,可得優越特性(例如 對於硼之阻卩早性),且由於在其分佈的N原子低濃度之部分 的存在,可抑制在氧氮化矽膜/電子裝置用基材界面之特性 _ (例如移動率)退化。 實施方式 實施發明之最佳形態 以下,必要時參照圖式,更具體說明本發明。在下述陳 述中表示量比之「部」及「%」’ P余非另有特別加註,均 以質量基準為準。 (電子裝置用材料) 本發明之電子裝置用材料至少包含電子裝置用基材,與 配置於該基材上之氧氮化矽(Si〇N)膜。在本發明該氧氮化 _ 矽膜係在其厚度方向具有根據^…^ (二次離子質譜儀)分析 _ 之氮含量分佈。 . , (電子裝置用基材) 在本發明中,可供使用的上述電子裝置用基材並無特別 限定’可適當地選自公知電子裝置用基材中_或兩種以上 之組合而使用。如此電子裝置用基材之例子則有例如半導 體材料、液晶裝置材料等。半導體材料可使用例如以單晶 200402801 矽為主成分之材料、以矽鍺為主成分之材料,其中液晶裝 置材料之例子則有成膜於玻璃基板上之多晶矽、非晶罗等。 (氧氮化矽膜) 在本發明,只要具有根據SIMS (二次離子質譜儀)分析之 氮含τ分佈,氧氮化矽膜之組成、形狀、層厚、層中氮原 子 < 分佈(分佈)等,就無特別限制,在本發明中,基於防 止p型電晶體中的摻質(硼)擴散之觀點,上述氮含量較佳為 :〇%以上’更佳為20%以上。另一方面基於提高介電常數之 觀點,上述氮含量則較佳為20%以上、40%以下。這是因為 氮含量若過低,則提高介電常數效果低,若過高,則氧會 到達至界面 < 可能性升高而會導致界面載子特性退化之緣 故。一般而言,氧化矽膜(si02)之介電常數為39、而氮化矽 ,N4)之彳電常數為7已為眾所壯。因此在肖氧化膜之 ^ 為〇·2的虱虱化膜之情形下,氧氮化膜之介電 =理應為a9x1 + 7XG.2) + (1+G.2)w此氧氣化 Ή厚雖能製得比氧化膜為41+39=ii倍之物理厚度 率:果::是這些程度’提高介電常數所得之抑制消耗功 由:夕:夕。因此氮含量越高效果越佳。惟相反地過高時, 二?含在5夕基板-氧化膜界面,使得界面之特 (因㈣化等)變得顯著,導致實施薄膜化之長處 此岸二::广極間距離所產生之高速化)因而消失。因 匕觅以通當地控制氮含量為宜。 定如:::含量可以物(二次離子質譜儀)之方法加以測 只把口此《氮含量測定時之較佳條件列舉如下。 200402801 <氮含量測定之較佳條件> 測定機器:Physical Electronics 6650 一次離子晶種:Cs+ 一次加速電壓:0.75 KV 錢鍍速率··約9 E-3 nm/sec 測定領域:直徑420 μιηΧ 672 μιη 真空度:3 E-7 Pa以下 測定離子極性:+ . 充電(charge up)修正法:有 由離子之信號強度向濃度之變換,係使用經依測定植入 氮離子的Si02標準試樣所決定之相對靈敏度係數(RSF : Relative Sensitive Factor)而進行。另夕卜藏鍍時間向深度之變換 係使用表面粗糙度檢查儀(SLOAN公司DEKTAK8000)將分析 所產生的火山口狀凹陷處加以測定而進行。 (氮原子分佈) 在本發明,基於對於棚等的穿透抑制,與氧氮化膜/基材 界面的良好界面層次間平衡之觀點,氧氮化膜之氮原子分 佈曲線(profile)之半寬度(half width),貝4以2 nm以下為宜。該 半寬度更進一步以1.5 nm以下,特別是以1 nm以下為宜。 本發明之氧氮化膜,基於與氧氮化膜/基材表面的良好界 面層次間平衡之觀點,更以具有下述(1)至(3)中之一者以上 之特性為宜。 (1)在距自氧氮化膜表面側(即氧氮化膜之與基材相對面 成相反側之面)0至1.5 nm範圍之氮原子含量(atm%)最大值 200402801
Na ··較佳為l〇至30 atm%,更佳為2〇至3〇 atm%, (2)氧氮化膜之在距自與基材相對面〇至〇·5 範圍之氮原 子含量(atm%)最大值Nb :較佳為〇至1〇 atm%,更佳為〇至: atm%, (3)上述队與队之比Na/Nb:較佳為2以上,更佳為〕以上, 特別是4以上。 (黾子裝置用材料之製造方法) 具有上述結構之本發明電子裝置用材料之製造方法,並 無特別限定,但基於防止具有高氮含量且低熱歷程的通道 摻質擴散之觀點’較佳為採取料配置於電子裝置用基材 上的氧化矽膜照射根據至少含氮氣體的製程氣體之方法。 在本發明之氧氮化膜形成,若使用μ,則與熱氮化法 :較’可以低溫實施氮化,目而具有可防止摻質擴散之優 』。並且使用電t使Si〇2膜氮化時,與以CVD法在si〇,膜上
形成氮化膜之情形相較,_和目,1古 A 叙則有可容易製得膜中層次少 的咼品質氧氮化膜(例如閘氧氮化膜)之優點。 (製程氣體) 明可供使用之製程氣體,只要為只少含氮氣體就 …、特別限制,可適當地選自可使 製昶名贿山, 、^于裝置製造之公知 體中-或兩種以上之組合而使用。如此之製程氣體 例子有例如含稀有氣體與氮(NO之混合氣體。 (稀有氣體) ^ =發明中可供使用之稀有氣體並無㈣Μ 、自可使用於電子裝置製造之公知製程氣體中—或兩: SS.7 -13- 200402801 以上之組合而使用。如此之製程氣體之例子有例如氪(Kr)、 氙(Xe)、氦(He)、氖(Ne)或氬(A〇。 (製程氣體條件) 在製作本發明之氧氮化膜時,基於預定形成的氧氮化膜 特性之觀點,較佳為使用下述條件。 稀有氣體(例如Kr、Ar、He或Xe) : 500至3000 seem,更佳 為 1000至 2000 seem、 N2 : 2至 500 seem,更佳為 4至 300 seem、 溫度:室溫25°C至500°C,較佳為250至500°C,更佳為250 至 400〇C、 壓力:3至260 Pa,更佳為7至260 Pa、 微波:0.7至4.2 W/cm2,較佳為1.4至4.2 W/cm2,更佳為1·4 至 2·8 W/cm2。 (平面天線構件) 在本發明電子裝置用材料之製造方法中,介以具有複數 個隙缝(slot)的平面天線(RLSA ; Slot Plane Antenna或也有稱 為SPA之情形)構件而照射微波,即可以大面積且良好均勻 性下形成電子溫度低且高密度的電漿。本發明由於使用具 有如此優越特性之電漿而實施氧氮化膜之形成,所以可實 現電漿損傷小、且低溫又高反應性之製程。 (較適合的電漿) 在本發明中,可供使用的電漿之特性如下。 電子溫度:0.5至2.0 eV、 密度:1 E 10至 5 E 12/cm3、 * 200402801 電漿密度均一性:土10 %。 氧氮化膜。因此在該氧 ’即可容易形成特性優 若依照本發明,即可形成優質的 氮化膜上形成其他層(例如電極層) 越的半導體裝置結構。 (氧氮化膜之較適合的特性) 具有較適合的特性 若依照本發明,則如下述可容易形成 之氧氮化膜。 nm 乾與〇x相較減少半位數至一位數 土20/〇 〇 電膜厚(換算膜厚)10至2.5 洩漏特性 膜厚均一性 (半導體結構之較適合的特性) 雖然本發明方法之可適用範圍並無特別限定,但可由本 發明形成心優質氧氮化膜,係可有效地作為MOS結構之閘 絕緣膜而利用。 (MOS半導體結構之較適合的特性) ▲ 可依本發明形成之極薄且優質的氧氮化膜,係可有效地 裝置之絕緣膜(特別是⑽半導體結構之閉絕 緣膜)而利用。 若依照本發明,則如下述可容易製造具有較適 之MOS半導體結構。另外 行f 力外H經依本發明所形成之氧氮 .貝列如形成如文獻(應用物理第69卷第9號 (2:: PP 1049至1〇59)所記載之標準性_半導體結構 特I 08"·特性,即可以此取代上述氧氮化膜本身之 争'hH,。适是因為在如此之標準性则結構中,構成咳 200402801 結構的氧氮化膜特性會對於MOS特性造成強烈影響之緣 故。 、 (製造裝置之一態樣) 以下就本發明製造方法之較佳一態樣加以說明。 首先關於可由本發明電子裝置材料製造方法製造的半導 體裝置結構之一實例,參照圖2就具有作為絕緣膜而具有; 絕緣膜的MOS結構之半導體裝置說明如下。 請參閱圖2(a),圖2(a)中元件符號1為矽基板、丨丨為場氧化 膜、2為閘絕緣膜、13為閘極。如上述若依照本發明之製造 方法,即可形成極薄且優質的閘絕緣膜2。該絕緣膜2,如 圖2(b)所示,係由形成於與矽基板1的界面且由高品質之絕 緣膜所構成,例如由厚度2.5 nm左右之氧化膜2構成。 在本實例,該高品質氧化膜2,較佳為由下述氧化矽膜(下 稱為「Si〇2膜」)構成。該Si〇2膜係在含a及稀有氣體之製程 氣體存在下,對於以Si為主成分之被處理基體,介以具有 複數個隙縫的平面天線構件而照射微波,藉以形成電漿” 並使用該電漿而形成於上述被處理基材表面者。使用如此 之Si〇2膜時,如後述,即可容易獲得具有界面特性(例如界 面層次)良好且作為MOS結構時可獲得良好閘戌漏電流特 性之特徵。 在本發明中,在該氧化矽膜2之表面較佳為施加如上述氮 化處理。在該氧化矽膜2經施加氮化處理之表面上則更形成 以石夕(多晶石夕或非晶石夕)為主成分之閘極13。 (製造方法之一態樣) . 200402801 接著就如此之氧化矽膜2、氮化處理表面u、 設閉極⑽電子裝置用材料之製造方法說明如下。/、上配 圖3係顯示為實施本發明電子裝置材料 半導^^裝置30之全體構成—實例概略圖^‘戶: 如圖3所示,在該半導體製造裝置3〇之大致中央 以搬送晶圓W之搬送室31 (圖3),並以包圍該搬送室Μ周又圍 《万式而配設:用以對晶圓施加各種處理之_理單元 β、化用以執行各處理室間的接斷/關斷操作之兩部加載 互鎖單元34、35、用以執行各種加熱操作之加熱單元36、及 用以對晶圓實施加熱處理之加熱反應爐47。另外加教反應 爐47也可與上述半導體製造裝置财開獨立而設置。〜 在加載互鎖單元34、35旁邊分別設有用以執行各種預冷 或冷卻操作之預冷單元45、冷卻單元仏。 7 搬迗罜31内部設有搬送臂37及38,其可在上述各單元% 至36間搬送晶圓w (圖3)。 在加載互鎖單元34及35之圖中跟前側,設有裝料臂4丨及 42 °孩等裝料臂41及42可將晶圓w在四台g盒之間搬入搬 出。 另外圖3中私桌處理單元32、33係將同型的電漿處理單元 兩台并排而架設者。 並且汶等私漿處理單元32及33,均可與單室型處理單 元交換,也可在電漿處理單元32及33之位置架設一台或兩 台之單室型CVD處理單元。 電漿處理若有兩台,也可採取例如以處理單元32形成义〇2
-17- 200402801 膜後,以處理單元33使Si〇2膜表面氮化之方法,另也可以處 理單元32及33并聯實施Si〇2膜之形成與Si〇2膜之表面氮化。 或是也可以經由其他裝置實施Si〇2膜形成後,以處理單元Μ 及33并聯貫施表面氮化。 (閘絕緣膜成膜之一態樣) 圖4係可供使用於閘絕緣膜2之成膜的電漿處理單元32 (33)之垂直方向模式剖面圖。 * 凊參閱圖4,元件符號50係例如由鋁形成之真空容器。在 該真玄容器50上面形成比基板(例如晶圓w)大的開口部 51並以基住该開口部51之狀態設有例如由石英或氧化銘 等構成之扁平的圓筒形狀天板54。在該天板54下面的真空 各益50上邵侧之側壁,例如在沿其周方向以等間距佈置的 16處位置設有氣體供給管72,俾由此氣體供給管72對於真空 容為50之電漿區域p附近,均勻供給含選自〇2或稀有氣體、 N2及H2等中一種以上之製程氣體。 1 在天板54外側,介以具有複數個隙缝之平面天線構件例 如由銅板形成的平面天線(RLSA) 60而設有波導路63。該波 導路63係連接於構成高頻電源部而可產生例如2·45 ^沿微 波之微波電源部61。該波導路63係組合下述各構件所構 成:下緣係連接於RLSA 60之扁平的平板狀波導管63 A,一 端側係連接於該平板狀波導管63 A上面之圓筒形波導管 63B ’連接於該圓筒形波導管63B上面之同軸波導變換器 63C,以及一端側係在該同軸波導變換器63C之側面連接成 直角,另一端側係連接於微波電源部61之矩形波導管63D。 -18- 200402801 在上述圓靖形波導管63B内邵,以同軸狀設置由導電性付 料構成之軸邯62,其一端側係連接於RLSA 6〇上面之大致中 央,另一端側則連接於圓筒形波導管63B上面,藉此使該波 導管63B構成為同軸波導管。 另在真2容器50内以與天板54相對之方式而設置晶圓w 之載置台52。在該載置台52内建未圖示之溫調部,藉此該 載置台52即具有熱板功能。另外排氣管53之一端側係連接 於真空答器50底部,該排氣管53之另一端側則連接於真空 泵55。 (RLSA之一態樣) 圖5係顯示可供使用於本發明之電子裝置材料製造裝置 的RLSA 6〇之一實例模式俯視圖。 如该圖5所示,在該RLSA 60則將複數個隙縫6〇a、6〇a、… 以同心圓狀形成在表面。各隙縫6〇a為略呈方形之貫通溝 槽,且配设成鄰接的隙縫彼此係互相正交而形成略呈羅馬 字26個字母之「T」文字。隙縫60a之長度或排列間隔係因 應由微波電源部61產生的微波之波長而決定。 ▲ (加熱反應爐之一態樣) 圖6係_不可供使用於本發明電子裝置用材料製造裝置 的加熱反應爐47之一實例垂直方向模式剖面圖。 如圖6所示,加熱反應爐47之處理室”係例如由鋁等形成 為可保特氣密之結構。該圖6中雖未圖示,但在處理室82内 設有加熱機構或冷卻機構。 如圖6所示,在處理室82用以對其導入氣體之氣體導入管 -19- 200402801 83係連接於其上部中央,且使處理室82内與氣體導入管83 内相連通。氣體導入管83係連接於氣體供給源84。氣體係 由氣體供給源84供給於氣體供給源84,並經由氣體導入管 83而導入於處理室82内。該氣體可使用將作為閘極形成之 原料的例如矽甲烷等各種氣體(電極形成氣體),必要時也 可以惰性氣體作為運載氣體而使用。 用以排放處理室82内氣體之氣體排氣管85係連接於處理 室82下部,氣體排氣管85係連接於由真空泵等構成之排氣 手段(未圖示)。處理室82内氣體係經由該排氣手段由氣體排 氣管85排放,以使處理室82内設定成希望之壓力。 ‘ 另外用以載置晶圓W之載置台87係配置於處理室82下部。 在該圖6所示態樣中,晶圓W係藉由與晶圓W大致同徑大 小之未圖示的靜電式夾頭而載置在載置台87上。該載置台 87係内建未圖示之熱源手段,且形成為可使載置於載置台 87上的晶圓W處理面調整成所需溫度之結構。 該載置台87係構成為必要時可使所載置之晶圓W旋轉之 機構。 在圖6中載置台87右側之處理室82壁面,設有供晶圓W出 入之開口部82a,使閘閥98向圖中上下方向移動即可使該開 口部82a開關。圖6中在閘閥98之更偏於右旁邊之處,設有用 以搬送晶圓W之搬送臂(未圖示),並構成為該搬送臂可經由 開口部82a而出入於處理室82内,使晶圓W載置於載置台87 上,或由處理室82搬出處理後之晶圓W。 在載置台87上方,設有作為噴淋構件之噴淋頭88。該噴 -20- 200402801 淋頭88係以劃分載置台87與氣體導入管83間之空間的方式 所形成,且由例如銘等形成。 噴淋賴係形成為使其氣體導入管83之氣體出口…位於 其頂邵中A ’並可使氣體穿過設在噴淋㈣下部之氣體供 給孔89而導入於處理室82内。 (絕緣膜形成之態樣)
接考厅尤使用上述裝冒方曰圓Ή L I衮置在曰曰® W上形成具有由閘絕緣膜2 構成之絕緣膜的方法,說明其一較佳實例如下。 圖7係顯示本發明方法中各工床^ 、 乃成Y谷工序泥程(一實例模式圖。 叫參閱圖7 ^'先以Α工序在晶圓w表面形成將作為元件 隔離用之場氧化膜、通道佈植、犧牲氧化膜。然後以B工序 除去該犧牲氧化膜。 接著打開設在電漿處理單元32(圖3)内真空容器%之側壁 的閘閥(未圖示)’並以搬送臂37、38將6除去犧牲氧化膜的 晶圓W載置於載置台52 (圖4)上。 接著關閉閘閥使内部密閉後,以真空泵55經由排氣管53 排放内部氣氛而抽成至特定的真空度,並維持於特定的壓 另方面由細1波電源部61產生例如2 W/cm2之微波, 並以波導路引導該微波介以RLSA 6〇及天板Μ而導入於真 空容器50内,藉以使高頻電漿產生於真空容器%内頂㈣ 之電漿區域P。 在此種情形下,微波將以矩形模態在矩形波導管63d内傳 送,在同轴波導鍵換器63C由短形模態變換為圓形模態而以 圓形模態下S圓筒开)同軸波導管63B傳送,更以、經由平板狀 -21 - 200402801 波導管63A向徑向傳送,然後由RLSA 60之隙缝60a放射,透 過天板54而導入於真空容器50。此時由於使用微波,可產 生高密度•低電子溫度之電漿,加上由於使微波由RLSA 60 之眾多隙缝60a放射,因而可使該電漿成為均勻分佈者。 邊調節載置台52之溫度而使晶圓W加熱成例如400°C邊由 氣體供給管72將氧化膜形成用製程氣體之氪或氬等稀有氣 體,與〇2氣體,例如分別以2000 seem、200 seem之流量而導 入,藉以實施C工序(氧化膜之形成)。 在本工序C,經導入之製程氣體將因電漿處理單元32内所 產生電漿流而受到激活(自由基化),並藉該電漿如圖8(a)之 模式剖面圖,使梦基板1表面受到氧化而形成氧化膜(Si〇2 膜)2。如此施加例如40秒鐘該氧化處理,即可形成厚度2.5 nm之閘氧化膜或閘氧氮化膜用基底氧化膜(基底Si02膜)21。 接著打開閘閥(未圖示),使搬送臂37及38 (圖3)進入真空 容器50内,接受載置台52上之晶圓W。該搬送臂37及38經由 電漿處理單元32取出晶圓W後,則將之架設在鄰接的電漿處 理單元33内之載置台(步騾2)。另外視用途而定,也有不加 以氮化閘氧化膜而直接移動於熱反應爐47之情況。 (形成含氮化層之態樣) 接著在該電漿處理單元33内對晶圓W上施加表面氮化處 理,使含氮化層22形成於以前形成的基底氧化膜(基底Si〇2 膜)21之表面上(圖8(b))。 實施該表面氮化處理時,則例如在真空容器50内以晶圓 溫度例如為400°C、處理壓力例如為66.7 Pa (500 mTorr(托)) -22- 200402801 之狀態下,由氣體導入管將氬氣體與氮氣體分別以例如 1000 seem及4〇 seem之流量下導入於容器50内。 與此相對’以微波電源邵61產生例如2 w/cm2之微波,將 此微波由波導路引導,介以rLSA 60b及天板54而導入於真 空容器50内,藉此使高頻電漿產生於真空容器5〇内上部側 之電漿區域P。 在此工序(表面氮化),經導入之氣體將電漿化而形成氮 自由基。該氮自由基將在晶圓w上之Si〇2膜上進行反應,而 以比較短時間使Si〇2膜表面氮化。經如此方式,即可如圖yb) 所示在晶圓w上之基底氧化膜(基底Si〇2膜)21的表面形成 含氮化層22。 該氮化處理實施例如20秒,即可形成換算膜厚為2 nm左右 的厚度之閘氧氮化膜(氧氮化膜)。 (形成閘極之態樣) 接著在晶圓w上已經將Si〇2膜上或基底si〇2膜加以氮化處 理的氧氮化膜上形成閘極(圖7E、圖2之13)。為形成該閘極 13,則將已經形成閘氧化膜或閘氧氮化膜之晶圓w,分別由 電漿處理單元32或33取出,暫時取出於搬送室31 (圖3)側, 二後收谷於加熱反應爐47内(步驟4)。在加熱反應爐π内則 在特定處理條件下加熱晶圓w,以在閘氧化膜或閘氧氮化 膜上形成特定的閘極13。 此時可按照欲形成的閘極13之種類而選擇處理條件。 換言之欲形成由多晶矽構成之閘極13時,則例如製程氣 體(電極形成氣體)使用SiH4,並在2〇至33 pa (丨5〇至25〇㈤丁⑽)
-23- 200402801 之壓力,570至630°C之溫度條件下進行處理。 、 另外欲形成由非晶矽構成之閘極13時,則例如製程氣體 (電極形成氣體)使用SiH4,並在20至67 Pa (150至500 mToir) 之壓力,520至570°C之溫度條件下進行處理。 此外欲形成由SiGe構成之閘極13時,則例如使用 GeH4/SiH4=10/90至60/40%之混合氣體,並在20至60 Pa之壓 力,460至560°C之溫度條件下進行處理。之後實施閘極之圖 案形成、蚀刻(圖7F)、形成源極·沒極(圖7G)、配線工序(圖 7H)即可形成P型MOS電晶體。 * (氧化膜之品質) 在上述第一工序,由於在形成閘氧化膜或閘氧氮化膜 時,在製程氣體存在下對於以Si為主成分之晶圓W,經介以 具有複數個隙缝的平面天線(RLSA)而照射微波,藉以形成 含氧(〇2)及稀有氣體之電漿,並使用該電漿在上述被處理基 材表面形成氧化膜,所以品質高且可順利達成膜質控制。 (南品質氧氮化膜之推定機構) 另外經在上述第二工序加以表面氮化處理所製得之氧氮 化膜係具有優越特性。其理由依據本發明人之見解可推定 如下〇 由於經由上述RLSA生成在氧化膜表面之氮自由基為高 密度,可使氮以百分比單位摻進於氧化膜表面。另外與利 用熱的氮自由基生成法相形之下,由於也可以低溫(300度 左右)生成高密度氮自由基,因而能抑制以掺質擴散為主的 因熱引起之裝置特性退化。加上由於膜中氮係使之含在氧 -24- 200402801 提高介電常數 化膜表面,可在不致使界面特性退化下 且發揮硼穿透抑制效果等性能。 (較適合的MOS特性之推定機構) 由於更進一步的以上述第二 吊一工序形成在特定條件下加飫 處理所得之閘極,因而M〇s型半道 …、 甘m丄 土千寸結構具有優越特性。 其理由依據本發明人之見解可推定如下。 在本發明’則如上述可形成極薄且優質的閘絕緣膜。根 據如此之優質的問絕緣膜(閘氧化膜及/或間氧氣化膜),與 形成於其上的閘極(例如依CVD&的多以、非晶$、抓) 之組合’料實現良好的電晶體特性(例如良好的界 性)。 加上由於實施如圖3所示之群集設備化,即可避免在閘氧 化膜及閘氧氮化膜之形成與閘極之形成間,對於大氣之暴 露而更進一步的改善界面特性。 以下以實施例更具體的說明本發明。 實施例 實施例1 貫施後述評價之氧氮化膜係以具有以下(丨)至(7)所示工 序之方法而製得。 ‘ (1):基板 基板係使用20 cm (8英寸)之P型及N型矽基板,比電阻為8 至12 Ω cm、面方位(1〇〇)者。 (2):閘氧化前洗淨 以組合APM (氨、過氧化氫水、純水=1 ·· 2 : 10之混合液60 200402801 °C),HPM (鹽酸、過氧化氫水、純水=1 : 1 : 10之混合液60 °C),以及DHF (氟酸與純水=1 : 100之混合液23°C )之RCA洗 淨法,除去自然氧化膜與污染要素(金屬或有機物、顆粒)。 RCA洗淨係實施APM 10分鐘->純水清洗10分鐘~>DHF 3分鐘 ->純水清洗10分鐘->HPM 10分鐘純水清洗10分鐘最後 純水清洗5分鐘後,施予IPA (異丙醇,220t )烘乾15分鐘, 使晶圓上水分烘乾。 (3) :氧化工序 以如下述方法在經實施上述(2)之處理的矽基板上形成氧 化膜。 將經施加(2)之處理的梦基板搬入於以大氣壓下加熱成 300°C之反應室。搬入晶圓後,導入5 slm氮氣體,並保持於 壓力0.7 KPa。在其氣氛下將晶圓加熱成85(TC。溫度趨於穩 定後,導入氧氣體0.7 slm、氩氣體0.1 slm,以其狀態下將矽 基板保持3分鐘藉以成膜2 nm之熱氧化膜。經施加氧化處理 後在導入氮氣體3 slm之氣氛中降溫至300°C,使反應室恢復 成大氣壓後搬出晶圓。 (4) :電漿氮化工序 < 以如下述方法在經實施上述(3)之處理的氧化膜上實施氮 化。本電漿氮化處理係使用如圖4所示電漿裝置系統。 具體而言,在電漿裝置系統,使Αι*氣體與氮氣體分別以 1000 seem及40 seem之流量流通於加熱成上述250°C及400°C 之矽基板上,且使壓力保持於6.7 Pa、67 Pa (50 mTorr、500 mTorr)。在此氣氛中介以具有複數個隙缝的平面天線(RLSA) 200402801 而照射3 W/cm2之微波,藉以形成含氮及Αι·氣體之電漿,並 使用該電漿使上述氧化膜氮化而形成氧氮化膜(氧氮化 膜)。於圖9至圖12所示評價係使用經施加直至本(4)工序為 止之處理的試樣。 (5):為評價硼穿透,在已經實施(4)之處理的氧氮化膜上 再使多晶矽成膜。 具體而言,將經施加(4)之處理的矽基板加熱成630°C,並 在基板上導入矽甲烷(SiH4) 250 seem,使壓力保持於33 Pa (250 mToir) 3 1分鐘,藉以成膜300 nm膜厚之多晶矽。然後更 由多晶石夕上以離子植入法佈植棚,植入條件係以密度5E 15 [5 X 1015 atms/cm2]、注入能量5 KeV實施。按硼離子係以被植 入之狀態下仍然不會在膜中發揮摻質(雜質)應有之功能。 其後必須施加熱退火處理藉以促進與多晶矽中矽原子的化 學性键合。熱退火處理係實施在導入2000 seem氮的大氣壓 下使晶圓快速加熱成l〇〇〇°C,而使晶圓以高溫保持10秒鐘乏 RTA (快速熱退火)處理。 實施例2 實施經在實施例1所製得已施加直至上述(4)之處理的試 樣之SIMS分析,藉以評價膜中之氮含量。同時也實施氧及 矽元素之分析,並由這些結果而探討氮化反應。 於圖9至圖13顯示對熱氧化膜施加氮化電漿處理時之氮 原子二次離子質譜儀(SIMS)分析結果。橫座標為膜厚,縱 座標為氮含量。在此使用之SIMS條件如下。 4 <SIMS條件> -27- 200402801 測定機器:Physical Electronics 6650 一次離子晶種:Cs+ 一次加速電壓:0.75 KV . 錢鍍速率:約9 E-3 nm/sec 測定領域:直徑420 μηιΧ 672 μιη 真空度:3 E-7 Pa以下 測定離子極性:+ 充電(charge up)修正法:有 由離子之信號強度變換成濃度之變換係使用經植入氮離 子的Si〇2標準試樣之測定所決定之相對靈敏度係數(RSF : Relative Sensitive Factor)而進行。另夕卜由藏鍍時間變換成深度 之變換係使用表面粗糙度檢查儀(SLOAN公司DEKTAK 8000) 來測定分析所產生火山口狀凹陷處深度而進行。惟在本測 定由於測定領域非常淺,依照表面粗糙度檢查儀的深度測 定困難,因此使用經由與試樣同一條件下測定的標準試樣 所得之濺鍍速率而進行對於深度之變換。 如圖9及圖11所示,使用本發明所揭露之氧氮化膜形成方 法,即可使15%至30°/〇之氮含在膜中成功。加上如後述圖13 所示施加氮化處理即可防止硼之穿透。 · 圖9係顯示在基板溫度400°C使氮化時的壓力變化之情形 下的氮含量。低壓(6.7 Pa)、高壓(67 Pa)均會隨著氮化時間 增加而產生氮含量增加。可知低壓時可使更多的氮含在膜 中。圖10係顯示使壓力變化時之氧信號強度。其氧含量係 隨著氮化時間增加而下降。在低壓時0.5 nm至1.5 nm附近之 -28 - 200402801 之取代反應。 此係表示有產 氧含量會極端的減少,可知主要產生氧與氮 在高壓時氧會被擠出於比15 nm為厚的領域, 生物理性的膜厚增加。 圖11係顯示使氮化時的溫度變化之情形下的氮含量。# 溫(25旬、高溫(400t),氮含量均會隨著氮化二增加。
應,而在高溫時卻主要產生氮會切斷矽與氧之鍵合而混入 之反應的緣故。 圖12係顯示使溫度變化之情形下的氧含量。如上述在低 溫的40秒鐘與在高溫㈣秒鐘氮含量雖為相同,但=含量 卻有極大差距。其係在低溫時主要產生氧與氮之取^反 综上料,即得知只要實施依本實施例之氮化處理就可 使氮含在膜中,而形成介電常數比通常氧化膜為高的氧氮 化膜。加上如圖9、丨丨所示使氮化條件變化即可任意控制膜 中氮濃度,因此使用本發明即可形成具有能因應目的氮濃 度之氧氮化膜。 實施例3 在本實施例則說明對於硼穿透效果之評價結果。於圖6 顯示以SIMS調查P型MOS電容器的硼穿透程度之結果。於圖 13使用之試樣係矽基板使用N型矽基板(摻雜磷)且經施加 實施例1的直至(5)之處理者。 · SIMS係使用背面SIMS分析法,以離子由背面(基板側)施 加濺鍍而實施SIMS分析。這是因為若採取通常由表面(閘極 側)實施SIMS分析之方法,閘極中硼則將因分析時之賤鍍, 會通過氧化膜而到達基板,使得硼之穿透評價造成困難之 -29- 200402801 緣故。在此使用之背面SIMS條件如下。 <背面SIMS條件> 測定機器:CAMECA IMS-6f 一次離子晶種:〇2 + 一次加速電壓:3.0 KV ί賤鍍速率:約0.2 nm/sec 測定領域:直徑30 μηι之圓 真空度:3 E-7 Pa以下 測定離子極性:+ 充電(charge up)修正法:無 妨礙離子除去法:無 由離子之信號強度變換成濃度之變換係使用經植入硼離 子的Si標準試樣之測定所決定之相對靈敏度係數(RSF : Relative Sensitive Factor)而進行。另夕卜由滅鍍時間變換成深度 之變換係使用表面粗糙度檢查儀(SLOAN公司DEKTAK3030 或DEKTAK8000)來測定以相同條件下測定之Si標準試樣分 析所產生之火山口狀凹陷處深度而進行。在Si基板中的深 度精確度係相依於裝置穩定性,大致為± 10%左右,惟實際 上係由試樣基板側實施測定,然後藉資料處理而使深度反 轉而得,因而界面之位置等絕對性深度並不具意義。
由圖13即得以明瞭,在施加氮化處理之情形下硼(B)並未 到達基板,而可抑制上述臨界值電壓之移位等。若未施加 氮化處理,則在實施激活退火處理時硼就自閘極側滲出, 通過氧化膜而到達基板,此情形明顯的呈現在圖上。按P 200402801 型MOS電晶體係對於其 T於基板側通通她加反向偏壓以謗菸兩、刊 Ρ可使之動作,但硼一穿透,多晶矽電阻即將下降:::; =加反向偏壓時也有在多晶梦電極產生耗盡層,使:: 增大《可能。但是如圖所示施加氮化處理時,蝴將: 性退化。ml,’結果得以抑制如上述特 產業上之利用性 如上述若依照本發明,則可提供_種具有優越特性,且 包含可抑制與基材的界面之界面層;欠的氧氮化膜之電子裝 置用材料及其製造方法。 圖式簡單說明 圖係…、示可依本發明形成之M〇s結構之一實例模式剖 面圖。 、 口 圖2(a)(b)係顯不可依本發曰月電子裝置用才才料之製造方法 製造(半導體裝置一實例模式剖面圖。 ,圖3係顯示為實施本發明電子裝置材料製造方法所需半 導體製造裝置之一實例模式俯視圖。 圖4係顯示可使用於本發明電子裝置用材料製造方法的 平面天、泉(RLSA ’ Slot Plane Antenna或也有稱為spA之情形) 電漿處理單元之一實例模式垂直剖面圖。 圖5、係顯示可使用於本發明電子裝置材料製造裝置的 RLSA之一實例模式俯視圖。 圖6係顯示可使用於本發明電子裝置用材料製造方法的 加熱反應爐單元之一實例模式垂直剖面圖。 -31 - 200402801 圖7A至Η、圖8(a)(b)係顯示在本發明製造方法中各工序之 一實例圖。 圖9係顯示依實施例所製得氧氮化膜之SIMS分析結果圖 表。 圖10係顯示依實施例所製得氧氮.化膜之SIMS分析結果圖 表。 圖11係顯示依實施例所製得氧氮化膜之SIMS分析結果圖 表。 圖12係顯示依實施例所製得氧氮化膜之SIMS分析結果圖 表。 圖13係顯示對於依實施例所製得氧氮化膜之硼穿透試驗 結果圖表。 圖式代表符號說明 1 梦基板 2 閘絕緣膜 11 場氧化膜 13 閘極 21 基底氧化膜 22 High-k物質 30 半導體製造裝置 31 搬送室 32、33 電漿處理單元 34、35 加載互鎖單元 36 加熱單元 37 - 38 搬送臂 200402801 41 > 42 裝料臂 43 匣盒台 44 匣盒 45 預冷單元 46 冷卻單元 47 加熱反應爐/熱處理單元 50 真空容器 51 開口部 52、87 載置台 53 排氣管 54 天板 55 真空泵 60 平面天線(RLSA) 60a 隙縫 61 微波電源部 62 軸部 63 波導路 63A 圓形波導管 63B 圓筒形波導管 63C 同軸波導變換器 63D 短形波導管 72 氣體供給管 82 處理室 82a 開口部 83 氣體導入管 83a 氣體出口 200402801
84 氣體供給源 85 氣體排氣管 88 噴淋頭 89 氣體供給孔 98 閘閥 P 電聚區域 W 晶圓
Claims (1)
- 200402801 拾、申請專利範圍: i少包含電子裝置用 硬膜者;且上述氧氮 ’調查根據SIMS (二 ’在氧氮化膜表面附 一種電子裝置用材料,其特徵為: 基材’與配置於該基材上之氧氮化 化石夕膜在該氧氮化矽膜之厚度方向 次離子質譜儀)分析的氮含量分佈時 近含多量氮原子。 2. 如申請專利範圍第i項之電子裝置用材料,其中上述氧氮 化矽膜係經由氮化矽膜之氮化而製得者。 ‘ 3. 如申請專利範圍第1或2項之電子裝置用材料,並中在上 述氧氮化梦膜深度方向之根㈣⑽(二次離子質譜儀)分 析之氮含量最大值為1 〇%以上3〇%以下。 4. ,令請專利㈣第3項之電子裝置用#料,其中在上述氧 氮化石夕膜;罙度方向之根據SIMS分析之氮含量最大值為 20%以上30%以下。 5·如申请專利IS圍第1至4項中任一項纟電子裝置用材料, 其中在上述氮含量之根據SIMS分析之分佈曲線中,該曲 線之半寬度為2 nm以下。 6·如申請專利範圍第1至5項中任一項之電子裝置用材料, 其中在上述氮含量之根據SIMS分析之分佈曲線中,該曲 線之峰值係比氧氮化矽膜之膜表面位於1 _以内。 7·如申凊專利範圍第1至6項中任一項之電子裝置用材料, 其中上述電子裝置用基材為半導體用基材。 8·如申請專利範圍第1至7項中任一項之電子裝置用材料, 其中上述電子裝置用基材為以矽為主成分之基材。 9·如申請專利範圍第1至8項中任一項之電子裝置用材料, 200402801 其中上述氧氮化矽膜為MOS電晶體之閘絕緣膜。 10. —種電子裝置用材料之製造方法,其特徵為對於配置於 電子裝置用基材上之氧化矽膜,照射根據至少含氮氣體 的製程氣體之電漿,使其厚度方向,調查根據SIMS (二 次離子質譜儀)分析的氮含量分佈時,在氧氮化膜表面附 近含多量氮原子。 11. 如申請專利範圍第10項之電子裝置用材料之製造方法, 其中上述電漿為根據平面天線(RLSA)之電漿。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002097871 | 2002-03-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200402801A true TW200402801A (en) | 2004-02-16 |
| TWI326469B TWI326469B (zh) | 2010-06-21 |
Family
ID=29240163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW092107429A TW200402801A (en) | 2002-03-29 | 2003-03-31 | Material for electronic device and process for producing the same |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7560396B2 (zh) |
| JP (2) | JP4559739B2 (zh) |
| AU (1) | AU2003221057A1 (zh) |
| TW (1) | TW200402801A (zh) |
| WO (1) | WO2003088345A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102725834A (zh) * | 2010-03-31 | 2012-10-10 | 东京毅力科创株式会社 | 等离子体氮化处理方法和等离子体氮化处理装置 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200402801A (en) * | 2002-03-29 | 2004-02-16 | Tokyo Electron Ltd | Material for electronic device and process for producing the same |
| JP2004175927A (ja) * | 2002-11-27 | 2004-06-24 | Canon Inc | 表面改質方法 |
| JP2005150228A (ja) * | 2003-11-12 | 2005-06-09 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| WO2006025164A1 (ja) * | 2004-08-31 | 2006-03-09 | Hitachi Kokusai Electric Inc. | 半導体装置の製造方法 |
| CN101044626B (zh) * | 2004-10-28 | 2012-01-25 | 东京毅力科创株式会社 | 栅极绝缘膜的形成方法、半导体装置和计算机记录介质 |
| JP2006165516A (ja) | 2004-11-12 | 2006-06-22 | Tokyo Electron Ltd | 熱処理板の付着物検出方法,熱処理装置,プログラム及びプログラムを記録したコンピュータ読み取り可能な記録媒体 |
| JP2006245528A (ja) * | 2005-02-01 | 2006-09-14 | Tohoku Univ | 誘電体膜及びその形成方法 |
| US20060228898A1 (en) * | 2005-03-30 | 2006-10-12 | Cory Wajda | Method and system for forming a high-k dielectric layer |
| CN101577256B (zh) | 2005-11-15 | 2011-07-27 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| JP5524103B2 (ja) | 2011-02-07 | 2014-06-18 | 株式会社東芝 | 半導体装置 |
| US10361282B2 (en) * | 2017-05-08 | 2019-07-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming a low-K spacer |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6136654A (en) * | 1996-06-07 | 2000-10-24 | Texas Instruments Incorporated | Method of forming thin silicon nitride or silicon oxynitride gate dielectrics |
| US6110842A (en) | 1996-06-07 | 2000-08-29 | Texas Instruments Incorporated | Method of forming multiple gate oxide thicknesses using high density plasma nitridation |
| EP0847079A3 (en) | 1996-12-05 | 1999-11-03 | Texas Instruments Incorporated | Method of manufacturing an MIS electrode |
| JP3566046B2 (ja) | 1997-10-02 | 2004-09-15 | アルプス電気株式会社 | プラズマ処理装置およびスパッタ装置 |
| JP4255563B2 (ja) * | 1999-04-05 | 2009-04-15 | 東京エレクトロン株式会社 | 半導体製造方法及び半導体製造装置 |
| KR100745495B1 (ko) | 1999-03-10 | 2007-08-03 | 동경 엘렉트론 주식회사 | 반도체 제조방법 및 반도체 제조장치 |
| US6450116B1 (en) * | 1999-04-22 | 2002-09-17 | Applied Materials, Inc. | Apparatus for exposing a substrate to plasma radicals |
| JP2000332009A (ja) | 1999-05-25 | 2000-11-30 | Sony Corp | 絶縁膜の形成方法及びp形半導体素子の製造方法 |
| JP2001274148A (ja) * | 2000-03-24 | 2001-10-05 | Tokyo Electron Ltd | プラズマ処理装置及び方法 |
| JP4222707B2 (ja) | 2000-03-24 | 2009-02-12 | 東京エレクトロン株式会社 | プラズマ処理装置及び方法、ガス供給リング及び誘電体 |
| JP4504511B2 (ja) | 2000-05-26 | 2010-07-14 | 忠弘 大見 | プラズマ処理装置 |
| JP2002170825A (ja) | 2000-11-30 | 2002-06-14 | Nec Corp | 半導体装置及びmis型半導体装置並びにその製造方法 |
| JP5068402B2 (ja) * | 2000-12-28 | 2012-11-07 | 公益財団法人国際科学振興財団 | 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法 |
| JP2002222941A (ja) | 2001-01-24 | 2002-08-09 | Sony Corp | Mis型半導体装置及びその製造方法 |
| JP3912085B2 (ja) * | 2001-11-29 | 2007-05-09 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2003282567A (ja) | 2002-03-26 | 2003-10-03 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法及び半導体装置 |
| TW200402801A (en) * | 2002-03-29 | 2004-02-16 | Tokyo Electron Ltd | Material for electronic device and process for producing the same |
-
2003
- 2003-03-31 TW TW092107429A patent/TW200402801A/zh not_active IP Right Cessation
- 2003-03-31 AU AU2003221057A patent/AU2003221057A1/en not_active Abandoned
- 2003-03-31 US US10/509,662 patent/US7560396B2/en not_active Expired - Fee Related
- 2003-03-31 JP JP2003585172A patent/JP4559739B2/ja not_active Expired - Fee Related
- 2003-03-31 WO PCT/JP2003/004126 patent/WO2003088345A1/ja not_active Ceased
-
2007
- 2007-12-14 JP JP2007323261A patent/JP2008147678A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102725834A (zh) * | 2010-03-31 | 2012-10-10 | 东京毅力科创株式会社 | 等离子体氮化处理方法和等离子体氮化处理装置 |
| CN102725834B (zh) * | 2010-03-31 | 2015-04-01 | 东京毅力科创株式会社 | 等离子体氮化处理方法和等离子体氮化处理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2003088345A1 (fr) | 2003-10-23 |
| TWI326469B (zh) | 2010-06-21 |
| JP2008147678A (ja) | 2008-06-26 |
| JPWO2003088345A1 (ja) | 2005-08-25 |
| JP4559739B2 (ja) | 2010-10-13 |
| AU2003221057A1 (en) | 2003-10-27 |
| US7560396B2 (en) | 2009-07-14 |
| US20060046503A1 (en) | 2006-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100477113C (zh) | 电子器件材料的制造方法 | |
| US7446052B2 (en) | Method for forming insulation film | |
| JP3937892B2 (ja) | 薄膜形成方法および半導体装置の製造方法 | |
| CN101752244B (zh) | 等离子体处理方法 | |
| US7759598B2 (en) | Substrate treating method and production method for semiconductor device | |
| JP2008147678A (ja) | 電子デバイス用材料およびその製造方法 | |
| US7622402B2 (en) | Method for forming underlying insulation film | |
| KR101147920B1 (ko) | 실리콘 산화막의 성막 방법, 실리콘 산화막, 반도체 장치, 반도체 장치의 제조 방법 및 라이너 막의 성막 방법 | |
| US7923360B2 (en) | Method of forming dielectric films | |
| JP2002261097A (ja) | 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法 | |
| JP3399413B2 (ja) | 酸窒化膜およびその形成方法 | |
| JP2004119899A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP4361078B2 (ja) | 絶縁膜の形成方法 | |
| JP2004006455A (ja) | 半導体装置およびその製造方法 | |
| Sugizaki et al. | Dual-thickness gate oxidation technology with halogen/xenon implantation for embedded dynamic random access memories | |
| JP2004259979A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |