TW200408004A - Method for controlling etch bias of carbon doped oxide films - Google Patents

Description

200408004 玖、發明說明： 【發明所屬之技術領域】 本發明係有㈣-種控制碳接雜過之氧化物薄膜姓刻偏 壓之方法。 【先前技術】 在半導體裝置製造中的眾多趨勢之一為縮小該等半導體 裝置的尺寸。因此，構成該等半導體裝置之組件（如溝槽、 接點、互連線、插塞）的尺寸也相應地持續縮小。此係導致 構成該等半導體裝置的該等組件的密度增加。如今，I導 體裝置係採用具有次微米級尺寸的組件來製造，這使得次 微米級結構（如溝槽及通道）的常規製作成為必然。 由於半導體裝置之尺寸更小及構成半導體裝置之組件的 密度增加，故必不可少要對該等組件的關鍵尺寸（cnticai dimension ; CD)進行控制。一組件的CD為必須在設計容差 範圍内的一規定幾何尺寸。該CD可以表現為一圖案化線路 的寬度，或保持該半導體裝置之性能一致性所必需的二線 路間的距離。若未對該等組件之⑶進行控制，該等組件可 旎不會根據設計規格來執行（例如，因電阻率、電容或其它 電性規格之變化），導致該半導體裝置性能退化，甚至導致 該半導體裝置出現毀滅性故障。 為控制該等組件的CD，用於製造該等組件的程序應至少 成把制孩餘刻偏壓。餘刻偏壓為微影姓刻處理後所需的圖 衣化尺寸與餘刻後實際形成的該組件尺寸之間的差異。例 如右/冓槽的所需寬度為1 μιτι(微影蝕刻處理後的圖案） 86000 200408004 ’且若用於製造該溝槽的程序係蝕刻出一丨3〇 μηι溝槽，則 稱該程序具有一 +0.3 μπι的蝕刻偏壓。 由於該組件的CD可能難以保持而產生並不需要的無用 蝕刻偏壓，故可能導致該半導體裝置性能出現退化及/或故 障。 圖1 A至1C說明用於在一半導體裝置之—介電層中蝕刻 一溝槽的一先前技術程序。熟悉本發明一般技術人士應瞭 解’（例如）溝槽及通道等組件可以在銅互連之雙重鑲嵌整合 中使用，且該介電層使該等銅質互連線、通道、接點等絕 緣。如圖1A所示，一半導體裝置1〇〇包括一碳摻雜過之氧化 物（CDO)介電層110。該CD0介電層11〇為包括以〇2、c&h 的一化合物，且可以藉由多種方法（如，藉由在一晶圓上旋 塗該CDO之化學氣相沈積等）之任一種來沈積。一光阻層 120沈積於介電層110頂部。該光阻層具有一窗口 13〇，其寬 度等於該溝槽寬度的⑶。在-正光阻技術中’將光阻層12〇 曝光，並在一顯影溶液中顯影，以移除該光阻層之該等曝 光部分。因此，圖1A對移除掉光阻層之曝光部分後的該光 阻層! 2 0作了說明。熟悉本發明一般技術人士應瞭解，負光 阻技術亦可用於蝕刻（例如）溝槽、通道等組件。 圖1 B對CDO介電層已經過一電漿蝕刻程序的半導體裝置 1 〇〇做了說明。《電裝H刻程序包括將該半導體裝置】_暴 t万、反應备中的一電漿，該電漿包括一碳氟氣體（如c4f8 Czh或CF4)、氧或氮、以及氬。在…⑻至4〇⑽瓦特範圍 内的射頻（radio frequency ; RF)功率下撞擊該電漿。該電漿 86000 200408004 蚀刻程序為各向異性，且一溝槽1 3 5係在該半導體裝置1 ο 〇 在反應器中經過電漿一預定時間處理之後形成。由於與電 漿發生反應，且特別是該電漿中的氧氣與溝槽135之側壁上 有機含碳物種CH3等的反應，氣體（例如）二氧化碳及一氧化 碳便得到釋放。由於CDO介電層11〇之該等側壁上有機含碳 物種的損耗，導致產生一空乏區140。該空乏區ι4〇類似於 氧化碎，且容易為含試劑的氟離子所剝落，該等試劑係在 濕式清洗程序中使用。 圖1 c對纟至過濕式清洗程序後的的半導體裝置1⑼作了說 明。如圖1C所示，該灰化或濕式清洗程序將該光阻層i 2〇 移除。此外，該濕式清洗程序將空乏區140移除，並造成該 溝槽的寬度將大於該溝槽之CD (CD0爆裂）。實際上，溝槽 冤度並不需要大於溝槽之CD。若將該空乏區14〇保留於原 位置，且並不藉由該濕式清洗程序來移除，則該空乏區的 JΦ數「k」會增加。該介電常數增加會導致該介電層作 為一絕緣材料的效率降低，並導致在鄰近銅質線路之間出 現不需要的電容性串音。 【發明内容】 為克服先前技術之缺點，本發明之方法包括：執行一碳 =過^氧化物（⑽)移除程序，該⑶⑽除程序包括引入 -第-氣體’以在一CD0層中形成一溝槽；及執行—聚合 物沈％红序’孩聚合物沈積程序包括引入一第二氣體，以 便在該C D Ο層的該溝槽中沈積—聚合物。 【實施方式】 86000 200408004 本文說明用於控制以碳摻雜過之氧化物為基礎的介電薄 膜之姓刻偏壓的方法。在以下說明中，為便於完整理解本 發明'^一項或多項具體實施例，對諸如特殊材料、反與器 壓力、反應器功率等許多特定細節均做了闡釋。但是，令 悉本發明一般技術人士應清楚知道，在不運用這些特定細 節的情況下，仍然可實施本發明之一項或多項具體實施例 在其它情況下’為避免不必要地使本發明晦澀難懂，並 未對已為吾人所熟知的材料或方法做出說明。熟悉本發明 一般技術人士利用已包括的說明内容，無須過多試驗即能 夠實施適當功能。 在本說明中提及的「一項具體實施例」、「一個具體實 ==」、「一項示範性具體實施例」等等表示所說明的具 體實施例可包括一特定功能、結構或特徵，但是每—具髀 實施例不需要包括該特定功能、結構或特徵。另外l 此類的措辭不一定代表相同的具體實施例。另外，當配合 一項具體實施例來說明一特定功能、結構或特徵時，認= 其屬於熟悉技術人士知識範圍内，以配合無論是否已日二 說明的其它具體實施例來實現此類功能、結構或特徵。 万；控制以碳摻雜過之氧化物為基礎的介電薄膜之蝕 偏壓的方法的每一週期均包括二程序：一 J 币一往序，稱 CDO移除程序（見圖2B之說明）；及—第二程序，稱為取 物沈積程序（見圖2C之說明）。在該CD〇移除程序中，^ 第-氣體結合高反應器功率一起使用，以將cd〇從—溝 的底部移除。在本發明的一項具體實施例中，該第—氣 86000 200408004 為包含碳與氟原子之一分子的氣體，該等碳氟原子具有赛 原子與氟原子之一第一比率。在該聚合物沈積程序中，將 一第二氣體結合低反應器功率一起使用，以在該溝槽的該 等側壁上沈積一碳聚合物。在本發明的一項具體實施例中 ，該第二氣體具有包含碳原子與氟原子之一第二比率的一 分子，使得该第二氣體分子中的碳原子與氟原子之比率係 比該第一氣體分子中的碳原子與氟原子之比率大。在該聚 合物沈積程序中沈積的碳聚合物保護該等側壁，並防止在 隨後的姓刻程序中出現一正蝕刻偏壓。因此，在各週期中 ，該溝槽的側壁得到保護，而該溝槽的底部受到蝕刻，導 致CDO爆裂最少。 在形成一半導體裝置時，通常需要形成電路，以便將一 裝置與另一裝置電連接。形成一電連接的一種方法為：在 欲實施連接的該等裝置之上、之下、鄰近等位置的該基板 中形成溝槽或開口。隨後向此等開口中填入一導電材料（例 如銅），以形成一導電媒介。在本發明的一項具體實施例中 ’該等溝槽係在包括一 CDO介電層（其係使該等銅質線路絕 緣）的一多層結構中形成，該CDO介電層係生長於一基板之 上，且一光阻層沈積於該CDO介電層之上。熟悉本發明一 般技術人士應瞭解，可以使用其它結構及材料形成包括一 CDO介電層的一半導體裝置。 圖2 A至2 C說明依據本發明之一項具體實施例，用於在一 半導體裝置之一介電層中蝕刻一溝槽之程序的一週期。儘 管圖2 A至2C之該項具體實施例係說明蝕刻一溝槽，但熟悉 86000 -10- 200408004 技衬 應該理解，圖2A至2C中說明的程序可用於在cD〇 材料中蝕刻任何開口’例如通道等。儘管圖Μ至2。之該項 具骨豆"例係、代表該㈣程序的—個週期，但熟悉本發明 技術人士應瞭解，也可用多週期在該CDO介電層225中㈣ 溝奴例如，若需要一深度為X的溝槽，就一二週期程序 而言，該第一週期可以蝕刻出深度為XI的一溝槽，且一第 二週期可以蝕刻出一Χ2的深度，使得χ = χι + χ ”在本發明 的-項具體實施例中，用於#刻該溝槽的週期數取決於該 CD〇介電層225的厚度。 园A4月包括一 cd〇介電層225的一半導體裝置220。該 CDO介電層225包括在基板2〇5上形成的cd〇（例如：一包括 Si〇2、C與Η的化合物）。熟悉技術人士應該瞭解，該等cD〇 可以包括多孔薄膜與有機矽酸鹽玻璃，例如：藉由加利福 尼亞聖第安納的應用材料技術公司（AppUed Matena_

Technol〇gles 〗nc )製造的Biack Diam〇nd，或藉由新澤西莫 晨斯鎮的霍利韋爾公司（H〇neyweu⑧inc )製造的Nan〇g丨ass E。在本發明的一項具體實施例中，該CD〇介電層225的介 電常數「k」的值小於4。基板205可以為製作一積體電路過 私中產生的任何表面。基板2 〇 5可以包括（例如）在一石夕晶圓 (諸如電晶體、電容器、電阻器、擴散接面、閘極電極、局 邵互連等）上面形成的主動與被動裝置。基板2〇5也可以包 括將該等主動及被動裝置與其頂部形成之一導電層或多導 電層分開的絕緣材料。 一光阻層230沈積於該CD0介電層225頂部。將光阻層23〇 86000 -11- 200408004 圖案化’以界定將蝕刻進入該CD〇介電層22 5的一溝槽。在 本發明的一項具體實施例中，光阻層230中的該圖案化溝槽 的寬度等於該溝槽寬度之CD。在一正光阻技術中，採用傳 統微影蝕刻技術將光阻層230圖案化，例如遮罩該光阻層， 使孩被返罩層曝光，然後在一顯影溶液中顯影該等未曝露 P刀以私除光阻層的該等曝光部分，在該光阻層中形成 自口 240。圖2 A對移除掉光阻層之曝光部分後的該光阻層 作了 β明 4悉本發明一般技術人士應瞭解，負光阻技 術亦可用於蝕刻（例如）溝槽、通道等組件。 在形成W 口 240後，將該半導體裝置220放入一反應器（例 如一電漿反應器（蝕刻器））之中。在本發明的一項具體實施 例中’逐曝光及將曝光的光阻層移除的程序係在該電漿反 應器中執行。在本發明的—項具體實施例中，該反應器為 一磁場強化反應性離子蝕刻（magnetic enhanced reacHve _ etchmg ; MERIE)反應器。在本發明的替代具體實施例 中，可以使用-傳統的反應性離子蚀刻器。在本發明的— 項具體實施例中，該CD〇移除程序為各向異性。在本發明 的一項具體實施例中，該CDq移除程序包括—電㈣刻程 序。在MCDQ移除程序中，半導體裝置22()係曝露於一電裝 ’該電漿包括-第一氣體，其係包含碳原子與氟原子且具 有碳原子與氟原子之n率的—分子。在本發明的― 項具體實施例中，相對該氣體分子中其它原子，該第—氣 體中的氣原子百分車赫袁。大士 ' 乂问纟本發明的-項具體實施例中 ，該第一氣體為CF4。 H6000 -12- 200408004 、&月的一項具體實施例中，用於在該CD〇移除程序 中形成兒漿的該第一氣體中氟原子之百分率係高於用於在 該聚合物沈積程序中形成電漿的氣體中氟原子之百分率。 、在本毛明的一項具體實施例中，在反應器中引入cf4 用於該CD〇移降稆& · *、、、 糸私序，在孩反應器中引入用於該聚合 物沈積程序。 ，本1明的-項具體實施例中，該第—氣體可以包含碳 /、氟勺原子之外的其他原子。除該第一氣體外，其它氣體 (諸如虱或虱、及氬等）也可存於在該電漿中。在本發明的一 項具體貫施例Φ，与·贫 ^ 〜罘一氣目豆、氬、氧之比率為：1〇至2〇 份的第—氣體比1()()至2⑽份的氬比1G錢份的氧。在本發 明的-項具體實施例中，該第一氣體、氬、氧之比率為： I:10:1。在反應器中，對於一12英寸晶圓，在10〇〇至4〇〇〇 瓦特範圍内的RF功率下撞擊該電漿。在本發明的一項具體 貫施例中，在該CD〇移除程序中撞擊電漿的功率係高於在 該聚合物沈積程序中撞擊電漿的功率。任何商業上可行的 頻率（如13.56 MHz、27 MHz、微波頻率等）均可用於產生該 U永為悉本發明一般技術人士應瞭解，對於其它晶圓尺 寸可以在其它功率下來撞擊該電漿。在本發明的一項具體 實施例中，該反應器中的壓力係保持在數十至數百mT〇rr 之間。 圖2B說明溝槽250之蝕刻。該CDO移除程序為一各向豈性 触刻程序，其中，與溝槽250之該等侧壁的蝕刻相比，溝槽 250底部表面的蝕刻速度更快。由於該反應器係在高功率下 86000 -13 - 200408004 操作，反應器中的離子以比轟擊該等側壁更快的速度森擊 溝槽㈣的底部表面。該反應器中存在的該€ “及離μ 擊導致溝槽25G底部表面㈣速度將比㈣該等側壁更快 。由於溝槽25G可以在多週期中蚀刻，且其中，各週期飯刻 所需溝槽深度之-小部分，所以溝槽25〇的該等側壁係在各 週期中全部触刻時間之一小部分時間内經受該⑶⑽除程 序。因此，溝槽25G之該等侧壁處損耗的碳係減至最低。圖 2Β說明由於該⑶⑽除程序而形成的空乏區⑷。由於該 CDO介電層225係在各週期全部钱刻時間之一小部分時間 内曝露於該CDO移除程序，故與藉由圖丨八至⑴之該先前技 術蝕刻程序形成的空乏區140相比，藉由圖⑼中說明的該 CDO移除程序形成的該空乏區實質較小。特別是，與該先 前技術程序相比，從溝槽245之該等側壁處損耗碳的深度要 小得多。 如圖2C之說明，在該CD〇移除程序結束後，在該反應器 中執行一稱為聚合物沈積程序的第二程序。在本發明的一 項具體實施例中，在該CD0移除程序後，在此程序中使用 的該第一氣體的濃度在反應器中降低。在本發明的一項具 體實施例中，將具有碳原子與氟原子之一第一比率之一分 子的為第一氣體清除出該反應器。在從反應器中減少或清 除掉第一氣體後，將一第二氣體引入該反應器。在本發明 的一項具體實施例中，該第二氣體包含具有碳原子與氟原 子之一第二比率的一分子，使得該第二氣體分子中碳原子 與氟原子之比率係比該第一氣體分子中碳原子與氟原子之 86000 -14- 200408004

比率大。在本發明的一項具體實施例中，若反應器中第一 氣體的濃度大於反應器中第二氣體的濃度，則會發生CDO 移除。然而’若第一氣體的濃度小於第二氣體的濃度，則 會發生聚合物沈積。 該聚合物沈積程序在藉由該CD〇移除程序形成的溝槽 250中沈積一層聚合物255。該聚合物沈積程序包括以該第 二氣體撞擊該反應器中一電漿。在本發明的一項具體實施 例中，該第二氣體為C4F8。 在本發明的一項具體實施例中，用於在該聚合物沈積程 序中形成電漿的該第二氣體中碳原子的百分率係高於用於 在該CD〇移除程序中形成電漿的該第一氣體中碳原子的百 S率。因此，在本發明的一項具體實施例中，若為該聚合 物沈知程序在反應器中引入C4F8，則在該CDO移除程序過 程中’將C F 4引入該反應器。 除忒第二氣體外，其它氣體（諸如氬等）也可用於形成該電 漿。在本發明的一項具體實施例中，該第二氣體與氬之比 率為·· 10至20份的第二氣體比1〇〇至2〇〇份的氬。在本發明 的一項具體實施例中，該第二氣體與氬的比率為·· 1 1 〇。 在本發明的一項具體實施例中，在該聚合物沈積程序中， 反應器中沒有使用氧氣。藉由不在該反應器中使用氧氣， 可以使溝槽2 5 0的碳損耗最小化。 在本發明的一項具體實施例中，對於一 1 2英寸晶圓，在 大约500至1〇〇〇瓦特的RF功率下撞擊以該第二氣體形成的 該電漿。因而，與該CDO移除程序相比，用於在該聚合物 86000 15 200408004 沈知私序中撞擊該電漿的功率相對較低。該反應器運作的 功率較低減少了離子轟擊(較少噴賤)，致使-沈積更加各向 同丨生任何商業上可行的頻率（如13 % MHz、27 MHz、微 波頻率等)均可用於產生該電漿。由於該肝功率較低，故該 聚合物沈積程序為一各向同性程序，且有一層聚合物255: 積於溝槽250的該等側壁及底部表面上。沈積的該聚合物包 括氟化碳氫化合物及碳氫化合物，其係可以互相交又鏈結。 、在本發明的一項具體實施例中，為增加聚合物層的厚 度可以增加電漿中碳的數量。從而可以增加該第二氣體 的，辰度，或可以使用具有碳原子與氟原子之一較高比率之 一分子的一氣體。因此，藉由控制該溝槽表面沈積的聚合 物的數量，可以控制該溝槽的蝕刻偏壓。在本發明的一項 具體實施例中，該反應器中的壓力係保持在1〇〇至4〇〇 mTorr之間。因此，在本發明的一項具體實施例中，與該cD〇 移除程序相比，在該聚合物沈積程序期間，該反應器中保 持的壓力更咼。因此，在第一週期的該聚合物沈積程序結 束後，具有深度為xi的一聚合物内層的該溝槽25〇係已形成 ，其中χβχ。在該第一週期之後，該溝槽之寬度&CD係實 質與圖2 A中說明的溝槽之寬度的CD相同。 為在該CD0介電層225中蝕刻一溝槽，包括該cd〇移除程 序與V»玄永合物沈和私序的各週期可以重複進行多次，直至 獲得所需的溝槽深度。在本發明的一項具體實施例中，若 在該最後週期，該CDO移除程序將該CDO介電層22 5蝕刻至 所舄的溝槽深度’則SI合物沈積程序可以不必執行。然 86000 -16- 200408004 而’在本發明的一項具體實施例中，在該最後週期，可以 執行遠聚合物沈和私序，以確保在隨後的濕式清洗程序之 後，該溝槽之該等侧壁的斷面均勻。 圖3說明依據本發明的一項具體實施例，用於在一半導體 裝置之一介電層中蝕刻一溝槽程序的第二週期。在圖3說明 的程序中，在該第二週期的CD〇移除程序225之後達到了所 而的溝槽深度。該第二週期將蝕刻該溝槽的一第二部分。 特別疋，該第一週期將該溝槽的深度增加了 Χ2 ,使得在實 質上維持該溝槽之寬度的CD同時，該所需深度χ = xi + h。 在忒第二週期的该CDO移除程序期間，在該第一週期的聚 合物沈積程序過程中，溝槽250之底部上沈積的該聚合物得 以和除。在该第一週期的聚合物沈積程序期間沈積於該溝 槽 < 该等側壁上的該聚合物，在該第二週期的CD〇移除程 序期間保護溝槽250的該等側壁不發生CD〇爆裂。在本發明 的一項具體實施例中，當達到所需的溝槽深度後，讓半導 體裝置220經受參考圖4說明的一濕式清洗程序。在本發明 的一項具體實施例中，為在該濕式清洗程序後保持溝槽斷 面均勻，可以在該CDO移除程序後，對溝槽25〇執行該聚合 物沈積程序。 圖4說明依據本發明的一項具體實施例，在將該光阻層及 聚合物從該溝槽移除後的一半導體裝置。如圖4之說明，在 蝕刻溝槽250至所需深度後，採用一溶劑（例如：含氟化物 離子的落劑（如）甲基吡咯烷酮（N methyl 2 pyrr〇lldone; NMP))使半導體裝置22〇經受傳統的後蝕刻灰化及濕式清 86000 • 17 - 200408004 洗以便將聚合物從該溝槽表面移除，並移除光阻層230。 在為濕式m洗程序後，溝槽寬度的該cD實質上沒有變化。 從而，已揭示一種用於控制〇1)()薄膜蝕刻偏壓的方法。 ：本文對目雨被視為本發明之範例性具體實施例的部分 了闡釋Μ 4明，但熟悉技術人士應該瞭解，可以對本發 明進行各種其它修改，及替代相同的部分而不會脫離本發 明m與精神。此外，可完成許多修改以使特殊狀況適 應本i月的教導内$，而不會脫離本文所述的中心發明理 。Q此本發明丨限於所揭*的特定具體實施例，但是 本么月。括屬於隨附巾請專利範圍内的所有具體膏施例。 【圖式簡單說明】 此處說明的本於明> _ ^ ^ 不么月又或夕項具體實施例系藉由膏例且 並非附圖中之限制來說明。為使說明簡單及清楚，附圖中 說明的元件不—^按比例繪製。舉例而言，—些元件的尺 寸可為了清楚的緣故而相對於其它元件放大。料，所考 慮的通當參考編號在圖式中重複代表相對應或類似的元件。 圖1 A至1C說明用於在一 斯班、 一 千導岐取且又一介電層中蝕刻 一溝槽的一先前技術程序； 圖2A至㈣明依據本發明的—項具體實施例，用於在一 +導體裝置〈-介電層中__溝槽程序之—週期， · ^3說明依據本發明的—項具體實施例，用於在—半導體 Ί一介電層中蝕刻-溝槽的程序的第二週期； 圖4說明依據本發明％ — 聚合物從輯物繼光阻層及 86000 -18- 200408004 【圖式代表符號說明】 100 半導體裝置 110 介電層 120 光阻層 130 窗口 135 溝槽 140 空乏區 205 基板 220 半導體裝置 225 介電層 230 光阻層 240 窗口 245 空乏區 250 溝槽 255 聚合物 Xl，X2, X 深度 86000 -19 -

Claims (1)

1. 200408004 拾申清專利範園·· 1 一種方法，其包括： 執仃蛟摻雜過之氧化物（CDO)移除程序，該（：]3〇移 佘裎序包括引入一第一氣體，以在一 CD〇 一溝 槽；及 一2行—聚合物沈積程序，該聚合物沈積程序包括引入 第一氣體，以便在該CD〇層的該溝槽中沈積一聚合 物。 2. :申請專利範圍第1項之方法’其中：該第一氣體包括 “有反原子與氟原子之一第一比率的一第一分子，且該 $二氣體包括具有碳原子與氟原子之一第二比率的一 〃刀子使得故原子與氟原子之該第二比率係比碳原 子與氟原子之該第一比率大。 3. 如申請專利範圍第丨項之方法，其中··該第一氣體的氟 原子百分率比該第二氣體者高。 4. 如申請專利範圍第丨項之方法，其中：該第一氣體為 ，且該第二氣體為C4F8。 5. 如申請專利範圍第丨項之方法，其中：該CI)0移除程序 與該聚合物沈積程序係在一反應器中執行。 6. 如申請專利範圍第5項之方法，其中：該反應器包括— 磁場強化反應性離子蚀刻（MERIE)反應器與一傳統反 應性離子蝕刻反應器之任一個。 7. 如申請專利範圍第1項之方法，其中：對於一丨2英寸曰曰 圓’該弟一氣體在1 0 〇 〇至4 〇 〇 〇瓦特之間的射頻（r jp )功率 86000 200408004 下形成一電漿。 8. 如申請專利範圍第!，之方法，其中：一電漿係在用於 孩CDO移除程序的—功率下撞擊，該功率係高於在該聚 合物沈積程序中撞擊該電漿的功率。 9. 如申請專利範圍第8項之方法，其中：在該聚合物沈積 程序期間形成的該電蒙不含氧氣。 1〇.如申請專利範圍第8項之方法，其中：對於一 12英寸晶 圓，該電漿係在500至1〇〇〇瓦特之間的射頻（RF)功率下 撞擊。 1 1.如申請專利範圍第1項之方法，其中：該聚合物至少包 括氣化奴氫化合物與破氯化合物之一。 12·如申請專利範圍第1項之方法，其中：該CDO移除程序 為各向異性。 13. 如申請專利範圍第1項之方法，其中：該聚合物沈積程 序為各向同性。 14. 一種用於在一碳摻雜過之氧化物（CD〇）介電層中形成 一溝槽的方法，其包括： 在一光阻層中形成一窗口，該光阻層係沈積於一 CDO 層之頂部上； 執行一碳摻雜過之氧化物（CDO)移除程序，該CDO移 除序包括在^一反應器中引入^一弟一氣體，以在該CDO 層中形成一溝槽；及 執行一聚合物沈積程序，該聚合物沈積程序包括在該 反應器中引入一第二氣體，以在該CDO層之該溝槽中沈 86000 200408004 積一聚合物，其中該第一氣體包括具有碳原子與氟原予 之一第一比率的一第一分子’且該第二氣體包括具有碳 原子與氟原子之一第二比率的一第二分子，使得碳原子 與氟原子之該第二比率係比碳原子與氟原子之該第一 比率大。 15. 如申請專利範圍第14項之方法，其中：該第一氣體之每 分子中氟原子的百分率比'^弟—氣體者南。 16. 如申請專利範圍第14項之方法，其中：該第二氣體之每 分子中碳原子的百分率比該第一氣體者高。 1 7 ·如申請專利範圍第14項之方法，其中：該第一氣體在該 反應器中形成一電漿。 18. 如申請專利範圍第17項之方法，其中：該電漿係在一磁 場強化反應性離子蝕刻（MERIE)反應器與一傳統反應 性離子蝕刻反應器之任一個中形成。 19. 如申請專利範圍第17項之方法，其中：對於一 ι2英寸曰 圓，該電漿係在1000至4000瓦特之間的射頻（rf)功率^ 撞擊。 20. 如申請專利範圍第14項之方法，並中· — , ，、中·琢罘二氣體在該 反應為中形成一電聚。 21. 如申請專利範圍第20項之方法，复由.、、 尽 ” T ·孩電漿係不含氧 22.如申請專利範圍第20項之方法，其中·、 圓，涿電漿係在5〇〇至1〇〇〇瓦特 子、12英寸 撞擊。 特〈間的射頻(RF)功率 86000 200408004 Jt 2 3.如申請專利範圍第14項之方法，其中：該聚合物至少包 括氟化碳氫化合物與碳氫化合物之一。 24.如申請專利範圍第14項之方法，其中：該cd〇移除程序 為各向異性。 2 5.如申請專利範圍第14項之方法，其中：該聚合物沈積程 序為各向同性。 26. —種用於在一半導體裝置中形成溝槽的方法，其包括： 提供一基板； 在該基板上沈積一碳摻雜過之氧化物（CDO)層； 在該CDO層上沈積一光阻層； 圖案化該光阻層； 執行一碳摻雜過之氧化物（CD0)移除程序，該cd〇移 · 除程序包括在一反應器中引入一第一氣體，以在該cD〇 · 層中形成一溝槽； 減少该反應器中該第一氣體的濃度；及 執仃一聚合物沈積程序，該聚合物沈積程序包括在該 反應_中引入一第二氣體，以便在該CDO層的該溝槽中 沈知-聚合物，該聚合物沈積程序係在無氧氣的情況下 %成。 子與氟原子之該第一比率大。 27.如申請專利範圍第26項之方法，其中，該第_氣體包括 :咖子與氟原子之—第一比率的一第—分子，且該 體包括具有碳原予與氟原子之一第二比率的一 〜子j吏仔石灭原子與氟原予之該第二比率係比碳原 工也名広 7 ....... 86000 -4 - 28. 200408004 如t請專利範圍第26項之方法，其中：在該CD〇移除程 序中對於一 12英寸晶圓，一電漿係在1〇〇〇至4〇〇〇瓦特 之間的一射頻（RF)功率下撞擊。 29. 30. 如中請專利範圍第26项之方法，其中：該第二氣體之每 分子中碳原子的百分率比該第—氣體者高。 如申請專利範圍第26項之方、本甘& 、 、义万法，其中：在該聚合物沈積 序中，對於一 12英寸晶圓， U 4兒漿係在500至1000瓦 特之間的一射頻（RF)功率下撞擊。 86〇〇〇