[go: up one dir, main page]

TW200407977A - Method for improving a semiconductor substrate having SiGe film and semiconductor device manufactured by using this method - Google Patents

Method for improving a semiconductor substrate having SiGe film and semiconductor device manufactured by using this method Download PDF

Info

Publication number
TW200407977A
TW200407977A TW092122556A TW92122556A TW200407977A TW 200407977 A TW200407977 A TW 200407977A TW 092122556 A TW092122556 A TW 092122556A TW 92122556 A TW92122556 A TW 92122556A TW 200407977 A TW200407977 A TW 200407977A
Authority
TW
Taiwan
Prior art keywords
film
sige
ion implantation
hydrogen ion
hydrogen
Prior art date
Application number
TW092122556A
Other languages
English (en)
Other versions
TWI248118B (en
Inventor
Tomoya Baba
Akira Yoshida
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW200407977A publication Critical patent/TW200407977A/zh
Application granted granted Critical
Publication of TWI248118B publication Critical patent/TWI248118B/zh

Links

Classifications

    • H10P36/00
    • H10P30/204
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/751Insulated-gate field-effect transistors [IGFET] having composition variations in the channel regions
    • H10P30/208

Landscapes

  • Recrystallisation Techniques (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Description

200407977 (1) 玖、發明說明 【發明所屬之技術領域】 本發明與改良具有SiGe膜之半導體基板的方法有關 ’其中’ Si Ge膜品質的改良是關於表面狀況,結晶以及 半導體基板內晶格變形的鬆弛,其中,膜是成形在矽或 S 〇1基板上,此外,也與使用品質獲改良之半導體基板製 造半導體裝置有關。 【先前技術】 已知的方法是具有與矽之晶格常數不同且具有實際晶 格結構之變形的S i G e膜成形在矽基板上,此S i G e膜內因 砂與SiGe晶格常數間不匹配(mismatch)所造成的變形, 經由失配錯位(misfit dislocation)的引入得以鬆弛,之後 ’在S i G e膜上成形上層的矽膜做爲蓋層,以便增進電子 及電洞通過通道區的移率。 此上層的矽膜被晶格常數大於矽膜之SiGe膜拉扯, 因此,在上層矽膜內造成變形,並因此使得能帶結構改變 ’致使載子的遷移率提高。 使SiGe膜內變形鬆弛的方法是習知技術,其中,增 加SiGe膜的厚度,並因此使SiGe膜的彈性應變能量增加 ’以便鬆弛晶格。曾有報告指出,例如在Y. J. M i i等人 在 Appl· Phys. Lett. 59(13),161 1(1991)的報告中,經由 逐漸增加SiGe膜內的鍺濃度以形成濃度梯度大約】微米的 SiGe膜,即可使SiGe膜內的變形鬆弛。 (2) (2)200407977 此外,鬆弛成形在矽基板上SiGe膜內之變形的習知 方法是在SiGe薄膜上進行離子植入的處理,諸如植入氫 ,之後,在高溫下進行退火處理,以致使已形成於矽基板 之瑕疵層內的層狀瑕疵產生滑動,並因此在SiGe/Si介面 產生失配錯位。曾有報告指出,例如在H. Trinkaus等人 在 Appl. Phys. Lett. 76(24),3 5 5 2(2 000)的報告中,經由 植入氫離子可使變形鬆弛。 經由成形厚SiGe膜以增加SiGe膜之彈性應變能量以 獲致晶格鬆弛的方法,會使SiGe膜超過獲得完美結晶之 SiGe膜所需的臨界膜厚,並因此會在SiGe膜內生成極多 的瑕疵。 此外,在厚膜的例中,膜在生長的同時,變形也經由 其本身被鬆弛,因此使得SiGe膜的表面粗糙,即出現間 距數10微米的交叉平行線(cross hatching),致使該膜無法 做爲半導體基板使用,因此,平坦化處理,諸如CMP處 理成爲必要,且必須在經過平坦化處理的基板上再生長一 層SiGe膜。 另一方面,鬆弛薄SiGe膜內晶格變形的方法是進行 氫離子植入處理及高溫退火處理,以便在SiGe/Si的介面 產生失配錯位,如此即會使變形被充分鬆弛,且變形不會 鬆弛不足,但結晶仍差。此外,SiGe膜的表面狀況也更 爲惡化。因此,此方法並不必然是改良品質的有效方法。 易言之,問題是很難獲得充分的變形鬆弛率,同時保 有良好的表面狀況以及良好的結晶,這是因爲表面狀況、 (3) (3)200407977 結晶及變形鬆弛率視要進行處理之SiGe膜的膜狀況有很 大的變化,即使氫離子的植入條件,諸如離子植入能量及 離子‘'植入量(劑量)保持固定。 在此,變形鬆弛率是按下列方程式(1) P a//(x)-a//(Sj) ⑴ a,/(SiGe) - a,/(Si) R是SiGe膜內晶格變形的鬆弛率,a//(Si)及a//(SiGe) 分別是矽及SiGe在晶格完全鬆弛下的(001)晶格常數,a-//(X)是實際度量SiGe層的(001)晶格常數。如果3//卜)=^-//(SiGe),晶格即是在完全鬆弛的狀態,其鬆弛率是1〇〇% 。如果a/dxha/ASi),晶格則是在與矽基板完全匹配的狀 態,鬆驰率是〇 %。 【發明內容】 因此,本發明的目標是提供一種用以決定能在矽上或 SOI基板上得到具有充分變形鬆弛率,結晶良好且表面狀 況良好之SiGe薄膜之膜狀況與氫離子植入條件間之關係 的方法,使能決定能夠改良矽上或S 0 I結構上S i Ge膜之 品質的良好條件。 按照本發明,提供一種使用氫離子植入及退火以改良 矽或SOI基板上具有SiGe膜之半導體基板的方法,其中 ,氫離子的植入包含以下步驟: 以下列(〗)、(2)及(3)所組成的3個參數事先決定改良 (4) (4)200407977 條件的範圍, (1)彈性應變能量 UsiGe,視SiGe膜的鍺濃度及 SiGe膜的厚度而定, (2 )峰値深度R p,是s i G e /砂介面與氫離子濃度峰値 在矽或S Ο I基板內之位置間的距離,其視氫離子植入能量 及SiGe膜的厚度而定,以及 (3)要被植入之氫離子的量; 從改良條件的範圍中選擇所要的改良條件;以及 決定要被植入之氫離子的量以及氫離子植入能量。 此方法利用檢視成形在矽或SOI基板上之SiGe膜的 狀況與氫離子植入條件間之關係的結果,特別是所進行之 經驗檢視的結果,以決定S i Ge膜之狀況與氫離子植入條 件間何參數會影響表面狀況、結晶及變形鬆弛率。 在檢視上述解決問題之方法的處理中發現,使用3個 參數即可有效地表示可以適當改良表面狀況、結晶及變形 鬆弛率之品質之參數的範圍:彈性應變能量USiGe,可經 驗地計算自鍺濃度及SiGe膜的膜厚;峰値深度Rp,是 Si Ge/Si介面與矽中氫離子濃度之峰値位置間的距離,可 計算自氫離子植入能量及S i Ge膜的膜厚··以及氫離子的 植入量。 因此’以此3個參數表示適於改良品質之條件之範圍 的資料(例如見圖1到3 )須於事先決定,並在該範圍中選擇 所要的改良條件’並決定要植入的氫離子量及氫離子植入 能量。 -7- (5) 200407977 從以下的詳細描述中將更容易明瞭本發明的 它目的。不過,須瞭解,這些詳細描述及特定例 的較佳實施例’只是用於說明’熟悉此方面技術 可明瞭,各樣的變化及修改都在本發明的精神與 【實施方式】 如前所述,本發明經由在矽基板上或S ΟI基 有SiGe膜的半導體基板上實施氫離子植入及退 改良SiGe膜的表面狀況、結晶及變形晶格之鬆 〇 按照本發明,使用矽基板上或SOI基板 SiGe膜的半導體基板。 以砂基板爲例,雖然以單晶矽基板較佳,但 板,諸如複晶矽基板也可以使用,只要可供異質 長S i G e膜的基板就可使用。此外,若爲s 〇 I基 ,任何S 01基板都可使用,只要可利用磊晶法宅 板上的矽層上生長SiGe膜就可使用。
SiGe膜可在任何類型的製造單元內成形,多 膜是異質磊晶地生長在砂上,且S i G e膜具有所 度且具有所要的膜厚即可,例如可在低壓化學氣 元(LPCVD)中成形,使用矽甲烷氣體(SiH4)及鍺 (GeH4)做爲原料氣體。 植入氫離子是使用習知的離子植入單元進行 至少氫離子植入量(劑量)及植入氫離子所需的能 這些及其 是本發明 之人士將 範圍內。 板上成形 火,可以 弛的品質 上成形有 其它矽基 磊晶法生 板的情況 E SOI 基 R 要 SiGe 要的鍺濃 相沈積單 甲烷氣體 。此時, 量可適當 (6) 200407977 地改變,以做爲離子植入的參數。 在氫離子植入之後是退火.,在熱處理爐內進行,可將 氮氣、氫氣及氬氣引入其中做爲大氣氣體。退火的溫度以 大約7 0 0 □到大約9 0 0 □較佳,例如在大約8 0 0 □中進行退火 較佳。 此外,至於已按照本發明改良品質之SiGe膜之表面 狀況的決定,是使用Nomarski顯微鏡觀察表面,以便根 據局部剝落或交叉平行線決定品質。此外,結晶與變形鬆 弛率的品質也可經由進行X-射線繞射(XRD)分析決定。 接下來,使用彈性應變能量及峰値深度RP(SiGe/Si 介面與矽中氫離子濃度之峰値位置間的距離)來表示適合 改良品質之條件預先決定的範圍。
SiGe膜(鍺濃度;X,SiGe膜的厚度;h)在與矽基板 晶格完全匹配的狀況,其所具有的彈性應變能量/單位面 積(正常化彈性應變能量,如下文所述)如方程式(2)所示。
USiGe =2μ (1 + v) MH2 Γ E、 ε//-0.0417x,i = 一 V) l 1 + iJ (2) 在上式中,UsiGe是SiGe膜之單位面積的彈性應變能 量,v是SiGe的Poisson比,E是楊氏模數,ε/ /是SiGe 在(〇〇1)方向之晶格的變形量。 爲便於下文的描述,在此,將膜厚100奈米,由100% 之鍺製成且晶格與矽基板在完全匹配之狀態下之鍺膜的彈 性應變能量假設爲1,且假設SiGe膜之正常化的彈性應變 (7) (7)200407977 能量是正常化的彈性應變能量U s i G e。 此外,峰値深度R p (其定義爲植入之氫離子的峰値濃 度位置與SiGe/矽介面間的距離)是均勻的,由SiGe膜的 膜厚及離子植入能量決定。植入時使用2 5 K e V的能量植入 離子,則氫離子的峰値位置是在基板表面下2 5 0奈米的位 置,且如果從SiGe/Si介面開始的峰値深度Rp是50奈米 ,則SiGe的膜厚是200奈米。 當使用正常化的彈性應變能量UsiGe、峰値深度RP及 氫離子植入量等3個參數表示適於品質改良條件的範圍時 ,該範圍可以X-Y座標系統表示,其中,3個參數中的2 個沿著X及Y座標軸表示,而剩下的一個參數用做爲子 參數,其固定於複數個適當値其中任一。例如,正常化的 彈性應變能量UsiGe與峰値深度RP沿著X及Y座標軸表 示,以及,離子植入量固定於任何適當的値,做爲子參數 〇 此外,品質改良條件的適當範圍也可以使用3維座標 系統表示,其中的3個參數爲:正常化的彈性應變能量 USiGe、峰値深度RP、及離子植入量,分別做爲X-Y-Z座 標軸。 以下描述情況之一,其中,品質改良條件的適當範圍 是以2維X-Y座標表示,其中,正常化的彈性應變能量 UsiGe是由Y座標指示,峰値深度RP是由X座標指示。 在此例中,彈性應變能量USiGe與峰値深度RP的數値 對(Rp,USiGe)成爲品質改良條件選擇參數,而離子植入量 -10- (8) (8)200407977 成爲子參數。接著,以經驗爲每一個氫離子植入量尋找適 當之品質改良條件選擇參數的範圍(例如2χ丨〇i6H + /cm2, 3xl(^6:H + /em2,俾備妥以“及 Usa 爲座 標軸的RP-USiGe曲線,並藉以決定適當品質改良條件的 (Rp,UsiGe)範圍。 每一個氫離子植入量之適當的品質改良條件範圍(Rp, US iGe)可按照以下方法以經驗尋得。 植入具有鍺濃度及膜厚之SiGe膜的氫離子量(劑量) 例如設定在3xl0I6H + /cm2,其中,正常化的彈性應變能量 u s i G e的範圍例如在不小於〇 · 〇 9到不大於0 ·;[之間,而氫離 子植入能量可變,俾進行複數個具有不同峰値深度Rp的 離子植入,並分析各 S i G e膜的變形鬆驰率、結晶及表面 狀況,藉以獲得與適合範圍相關的資料,峰値深度RP應 設定在該處,以便得到足夠的鬆弛率、適當的結晶及適當 的表面狀況。因此,可以瞭解,峰値深度RP的範圍例如 在3 3奈米到7 5奈米之間的狀況下,可實現足夠的鬆弛率、 適當的結晶及適當的表面狀況。 以下的資料是按上述方法得到,該方法關於改變正常 化的彈性應變能量UsiGe及關於改變氫離子植入量,以便 使用正常化的彈性應變能量U S i G e、峰値深度R P、及氫離 子植入量做爲參數,決定適當改良品質之條件的範圍,以 及,經由沿著USiGe及RP座標軸表示所獲得之USiGe、Rp 與氫離子植入量間的關係’以便繪製每一個氫離子植入羹 之適當品質改良條件的範圍曲線圖。因此’氫離子植入纛 200407977 Ο) 條件的範圍被確認,其中,可實現足夠的鬆弛率、適當的 結晶及適當的表面狀況。 圖1到3是R p - U s i G e曲線’顯不ί女照上述方法定義之適 當品質改良條件的範圍。圖1顯示做爲子參數的氫離子植 入量爲3xlOI0H + /cm2的狀況,圖2顯示氫離子植入量爲 2 X 1 0 1 6 H + / c m 2的狀況,圖3顯示氫離子植入量爲 4xl016H + /cm2的狀況。 顯示爲“最佳條件區”之區域內的(Rp,USlGe)提供具有 絕佳表面狀況、結晶及變形鬆驰率的S i G e膜,顯示爲“表 面粗糙區”之區域內的(Rp,U s i G e ) ’所提供的膜雖然具有絕 佳的變形鬆弛率,但表面狀況粗糙’顯示爲“低鬆弛區”之 區域內的(Rp,UsiGe),所提供的膜具有絕佳的表面狀況及 絕佳的結晶,但變形鬆驰率低。 在這些圖中,“□”、“·”及“△”指示使用鍺濃度大約 3 0 %、大約2 5 %及大約2 0 %之S i G e膜所得到的資料,圖中 的“。/〇値”指示各資料點的變形鬆弛率。這些資料點中的某 些點將是以下描述之實施例中用到的資料。 在此,如果正常化的彈性應變能量大於0.2 6 6,爲得 到完全結晶的SiGe膜’膜厚會超過臨界膜厚,因此,在 Si Ge膜中會出現很多瑕疵,且結晶性會變差。此外, SiGe膜在生長的同時也鬆弛其本身的變形,因此,膜表 面上的粗糙以間距數十微米的交叉平行線呈現。因此,在 所有條件下,正常化彈性應變能量的範圍超過0.266者一 槪排除。因此,在本發明中,極佳之品質改良條件的彈性 -12- (10) (10)200407977 應變能量UsiGe範圍不大於0.266。 “表面粗糙區”與“最佳條件區”間的介面以及“最佳條 件區”與“低鬆弛區”間的介面分別都是平滑的曲線。 特別是圖1的情況,其中,氫離子植入量是 3xlOI6H + /cm2,“表面粗糙區”與“最佳條件區”間之介面所 形成的曲線通過(25奈米,0.0 8 5 )、(43奈米,0.120)及(62 奈米,0.200),“最佳條件區”與“低鬆弛區”間之介面所形 成的曲線通過(25奈米,0.050)、(50奈米,0.063)及(75奈 米,0.095) 〇 此外,圖2的情況是氫離子植入量爲2xl016H + /cm2,“ 表面粗糙區”與“最佳條件區”間之介面所形成的曲線通過 (25 奈米,0.117)、(50 奈米,0.170)及(60 奈米,0.240),“ 最佳條件區”與“低鬆弛區”間之介面所形成的曲線通過(2 5 奈米,0.082)、(50 奈米,0.107)及(75 奈米,0.170)。 此外,圖3的情況是氫離子植入量爲4x1 016H + /Cm2,“ 表面粗糙區”與“最佳條件區”間之介面所形成的曲線通過 (25 奈米,0.046)、(50 奈米,0.097)及(75奈米,0.190),“ 最佳條件區”與“低鬆弛區”間之介面所形成的曲線通過(25 奈米,0.0 8 2)、(50 奈米,0.03 7)及(75 奈米,0.067)。 除了以上描述的資料外,氫離子植入量(子參數)改變 成其它値,也可獲得同樣的RP-USiGe曲線圖,並藉以設定 可能的條件,同時可擴展品質改良條件之選擇的自由度。 接下來將描述當要在新的半導體基板上進行品質改良 之時,使用RP-UsiGe曲線圖決定氫離子植入條件。 - 13- (11) 200407977 當要尋找氫離子植入條件時,首先,根拍 要經由氫離子植入進行品質改良之SiGe膜的 厚計算正常化的彈性應變能量Us iGe。 接著,設定植入氫離子所用的能量及氫離 即暫時的離子植入條件組。根據此暫時設定的 能量及SiGe膜的膜厚計算峰値深度RP,俾能 的UsiGe及RP決定品質改良條件選擇參數(RP, 接下來,這些品質改良條件選擇參數(RP, 時設定之氫離子植入量所對應之R P - U s i G e曲線 品質改良條件(R P,U s i G e )範圍比較,以便決定 件選擇參數(Rp,UsiGe)是否在極佳的品質改良 圍內。 根據此決定,如果其中的參數是在極佳的 件範圍內,這些氫離子植入條件即被決定爲極 良條件,因此,即可將暫時設定的氫離子植入 子植入量決定成植入離子的條件。 如果其中的參數不在極佳的品質改良條件 需再設定另一暫時的氫離子植入能量及氫離子 按照上述相同的程序決定,此步驟不斷重複, 子植入條件。 如前所述’由氫離子植入能量及氫離子植 品質改良條件的適當範圍可由關於s i G e膜的 膜之鍺濃度及膜厚所構成的條件決定。 以下將參考附圖詳細描述本發明。 I方程式2從 鍺濃度與膜 子植入量, 氫離子植入 從所計算出 UsiGe)。 USiGe)與暫 圖中極佳的 品質改良條 條件選擇範 品質改良條 佳的品質改 能量及氫離 範圍內,則 植入量’並 以便設定離 入量所構成 條件,s i G e -14- (12) (12)200407977 實施例1 圖4(a)到(C)以槪圖顯示按照本發明之實施例」改良半 導體基板之方法的步驟。 首先,準備矽基板1。進行硫酸沸煮及SC-2淸洗等預 處理’並使用稀釋的氟酸(5%)去除基板表面上的天然氧化 物膜。接著,使用低壓化學氣相單元(L P C V D )在矽基板1 上成形 SiGe膜2以準備半導體基板(圖4(a)),其中,SiGe 膜的品質要被改良。此SiGe膜2的鍺濃度及膜厚按照已知 的膜成形條件決定。此SiGe膜2的鍺濃度與膜厚用來計算 Rp 及 UsiGe。 接著,進行氫離子3的離子植入。此時,參考事先經 由經驗得到的RP-UsiGe曲線圖(見圖1到3)爲每一個氫離子 植入量決定植入條件。 易言之,首先,在這些離子植入條件中暫時設定氫離 子植入量(例如暫時設定在3 X 1 0 16 H + / c m 2 ),並在爲每一個 氫離子植入量準備的複數個RP-UsiGe曲線圖中參考對應於 氫離子植入量的RP - U s i G e曲線圖(本例爲圖1的曲線圖,氫 離子植入量暫時設定在3 X 1 0 1 6 H + / c m 2 )。 按照方程式(2)從要被改良品質之SiGe膜的鍺濃度及 膜厚計算正常化的彈性應變能量UsiGe,從RP-USiGe曲線 圖中在對應於上述USiGe値之適當的品質改良條件範圍內 擷取品質改良條件選擇參數(Rp,UsiGe),以便從此RP値及 從S i G e膜的膜厚逆向計算植入離子所用的能量値。 在此’當想要改變離子植入能量時,氫離子植入量的 (13) (13)200407977 暫時設定値改變成另一個値,並改變參考的Rp-UsiGe曲線 圖,並按照上述相同程序逆向計算植入氫離子所用能量的 値。 按上述設定的氫離子植入量及植入氫離子所用的能量 是被決定的離子植入條件,並按照此植入條件進行離子植 入(圖 4(b))。 經過離子植入的半導體基板在熱處理爐內的氮氣大氣 中進行800 □的退火10分鐘,俾使在RP的附近(見圖8)微觀 的孔洞,稱爲微洞9。這些微觀的孔洞所產生的層狀瑕疵 致使的滑動導致SiGe/矽介面的失配錯位,並因此獲得晶 格的鬆弛(圖4(c)) 以下將參考實驗資料描述使用圖1至3所示的RP-UsiGe 曲線圖選擇適當的品質改良條件。 首先硏究彈性應變能量與表面粗糙度間的關係。 (比較例1) 經過硫酸沸煮及SC-2淸洗等預處理,且使用稀氟酸 (5%)去除表面上天然氧化物膜的p型矽(1〇〇)基板在低壓 化學氣相單元(LPCVD)中,使用鍺甲烷(GeH4)與矽甲烷 (SiH4)做爲材料氣體,在5 00 □的溫度下磊晶生長鍺濃度爲 24.1%,具有實質晶格結構的第一層SiGe膜,以得到304 奈米的膜厚。此S i G e膜的正常化彈性應變能量爲〇 . 1 7 7, 其等於或小於臨界膜厚(易言之,正常化的彈性應變能量 爲0 · 2 6 6或更小),且生長後的S i G e膜表面非常乾淨,如 -16- (14) (14)200407977 圖9所示,並未見到所謂交叉平行線的表面粗糙。 (比較例2) 經過與比較例1相同條件的預處理,在5 〇〇 □的溫度下 磊晶生長鍺濃度爲29.8 %具有實質晶格結構的第一層Si Ge 膜,以得到321奈米的膜厚。此SiGe膜的正常化彈性應變 能量爲0.2 8 5,其超過臨界膜厚。在此例中,生長後的 S i Ge膜表面可觀察到稱爲交叉平行線的明顯表面粗糙, 如圖1 0所示。 在上述觀察到表面粗糙的例中,其正常化的能量大於 0.266 〇 接下來,分別硏究關於圖1中之“表面粗糙區”、“ 最佳條件區”、及“低鬆弛區”中的品質改良條件,此圖 的Rp-USiGe曲線圖是氫離子植入量爲3xl0】6H + /cm2的情況 (比較例3 ) 使用32KeV的植入能量,在siGe/Si基板(鍺濃度 24」%,,膜厚3 04奈米,且具有變形)上,從7。的傾斜角進 行氫離子植入量(劑量)爲3xl〇i6H + /cm2的氫離子植入,其 基板是按照比較例1的條件成形,易言之,其狀況是SiGe 膜的表面不粗糙。 須瞭解’ M〇nte Carlo模擬(見圖11)是對應於SIMS結 果的積分’此時的離子植入條件允許氫離子的峰値深度 -17- (15) (15)200407977 RP到基板表面下3 5 6奈米的位置,易言之,其位置(從356 奈米到3 04奈米)在矽基板內,距離SiGe/Si介面52奈米(見 圖 12)。 已植入氫離子的基板在8 00 □氮氣大氣的熱處理爐中 退火1 〇分鐘,以便在R p附近產生微洞9,如圖8所示,因 此,所產生層狀瑕疵導致滑動,俾在SiGe/Si介面發生失 配錯位,並使晶格得以鬆弛。 此時’(Rp,UsiGe)在圖1之 Rp-UsiGe曲線圖內的點是 (52奈米,0.177),是在“表面粗糙區”內,較圖1之“最 佳條件區”靠近SiGe/Si介面。 當使用Nomarski顯微鏡觀察變形已被鬆弛的SiGe膜 表面時,可明顯看到SiGe膜從矽基板局部剝落所致使的 表面粗縫,如圖1 3所示。 在此條件下觀察到表面粗糙的原因是SiGe/Si介面內 生長了大量的微洞9所致(見圖1 9)。按照上述條件,S i G e 膜的變形被鬆弛,雖然S i G e膜被充分地鬆弛,使變形鬆 弛率到達82.6%,如圖16所示,但根據X-射線繞射(XRD) 分析S i G e膜的(2 2 4 )面,S i G e的峰値模糊,顯示結晶非常 差。 (例1) 經過與比較例1到3相同預處理的p型矽(丨〇 〇)基板在 低壓化學氣相單元(L P C V D)中,使用鍺甲烷(g e Η 4)與矽甲 烷(SiHO做爲材料氣體,在5 00 □的溫度下磊晶生長鍺濃度 (16) (16)200407977 爲2 8.8 %,具有實質晶格結.構的桌一層S i G e膜’以得到 1 5 8奈米的膜厚。 此時,SiGe膜的正常化彈性應變能量爲0.131,其等 於或小於臨界膜厚(易固之’正常化的彈性應變能量爲 0.266或更小)。使用1 8KeV的植入能量,從7°的傾斜角將 3xlOI6H + /cm2的氫離子量植入此變形的SiGe/Si基板。 按照上述的Monte Carlo模擬,在此植入條件下,氫 離子的峰値深度Rp位於矽基板內距SiGe/Si介面72奈米 的位置(見圖1 2)。將已植入氫離子的基板置入氮氣大氣的 熱處理爐中,以8 0 0 □的溫度退火1 〇分鐘。 此時,(R P,U s i G e )在圖1的R P - U s i G e曲線圖中是點(7 2 奈米,0 . 1 3 1 ),其位置是在“最佳條件區”內。 如圖14所示,當使用Nomarski顯微鏡觀察其中變形 已被鬆弛的S i G e膜表面時,在s i G e膜的表面上沒有觀察 到表面粗糙,證實表面非常光滑。 圖2 0顯示此時的S i G e / S i介面。在此植入條件之下, SiGe/Si介面內並未生長大量的微洞。根據變形已按上述 植入條件鬆驰的SiGe膜(224)面的XRD分析發現,SiGe 膜已被充分地鬆弛,鬆弛率爲8 〇 ·丨%且結晶良好,如圖j 7 所示。 (比較例4) 經過與比較例1到3相同預處理的p型矽(1〇〇)基板在 低壓化學氣相單元(LPCVD)中,使用鍺甲烷(GeHd與矽甲 (17) (17)200407977 火兀(S i Η4)做爲材料氣體,在5 0 0 □的溫度下晶晶生長鍺濃度 爲2 3.6 %,具有實質晶格結構的桌一層S i G e膜,以得到 1 4 3奈米的膜厚。 此時,Si Ge膜的正常化彈性應變能量爲〇〇79,其等 於或小於臨界膜厚(易言之,正常化的彈性應變能量爲 0.2 6 6或更小)。 使用21 KeV的植入能量,從7。的傾斜角將 3 X 1 0 1 6 H + / c m 2的氫離子量植入此變形的s i G e / S i基板。 按照上述的Μ ο n t e C a r 1 〇模擬,在此植入條件下,氫 離子的峰値深度R ρ位於矽基板內距S i G e / S i介面1 1 4奈米 的位置(見圖12)。將已植入氫離子的基板置入氮氣大氣的 熱處理爐中,以8 0 0 □的溫度退火1 〇分鐘。 此時,(Rp,USK5e)在圖1的RP-USiGe曲線圖中是點(114 奈米,0.0 7 9),其位置是在“低鬆弛區”內。 如圖15所示,當使用 Nomarski顯微鏡觀察其中變形 已被鬆弛的SiGe膜表面時,在SiGe膜的表面上沒有觀察 到表面粗糙,證實表面非常光滑。 根據變形已鬆驰之SiGe膜(2.24)面的XRD分析發現 ,SiGe膜的鬆弛率僅8.7%,如圖18所示。
Rp-USiGe曲線圖(圖1)之“表面粗糙區”、“最佳條件 區”、“低鬆弛區”等各區域與晶格變形之鬆弛率、結晶 及表面光滑度間的相互關係已加以證實,其中’如前所述 ,本例的氫離子植入量爲3 X 1 0 16 H + / c m2。 接下來要硏究圖2之R ρ - U s i G e曲線圖中“表面粗糙區” -20- (18) (18)200407977 、“最佳條件區’,、“低鬆弛區,,等各區域的品質改良條件, 本例的離子植入量爲2xl〇16H + /Cm2。 (比較例5 ) 經過硫酸沸煮及SC-2淸洗等預處理,且使用稀氟酸 (5 /〇)去除表面上天然氧化物膜的p型矽(丨〇 〇)基板在低壓 化學氣相單兀(LPCVD)中’使用鍺甲院(GeH4)與砂甲院 (SiH4)做爲材料氣體,在5〇0□的溫度下磊晶生長鍺濃度爲 2 8 . 8 % ’具有實質晶格結構的第一層s i G e膜,以得到2 4 8 奈米的膜厚。 此SiGe膜的正常化彈性應變能量爲〇·2〇6,其等於或 小於臨界膜厚(易言之,正常化的彈性應變能量爲〇 .266或 更小)。 接下來,在此變形的SiGe/Si基板上進行氫離子植入 ,其植入條件爲以25 KeV的植入能量,從7。的傾斜角植入 2χ 1 016H + /cm2的劑量。 按照上述的Μ ο n t e C a r 1 〇模擬,氫離子的峰値深度R p 位於矽基板內距SiGe/Si介面43奈米的位置(見圖12)。 將已植入氫離子的基板置入氮氣大氣的熱處理爐中, 以8 00 □的溫度退火10分鐘。 此時,(RP,USiGe)在圖2之Rp-UsiGe曲線圖內的點是 (43奈米,0.206),其位置是在“表面粗糙區”內,較“最 佳條件區”靠近SiGe/Si介面。 當使用Nomarski顯微鏡觀察變形已被鬆驰的SiGe膜 -21 - (19) (19)200407977 表面時’可明顯看到SiGe膜從矽基板局部剝落所致使的 表面粗糙。 根據按上述條件鬆弛之SiGe膜(224)面的XRD分析 ’ SiGe膜的鬆弛率達8 5 5 %,顯示已被充分地鬆弛,然而 結晶卻非常差。 (例2) 在經過與比較例5相词預處理的p型矽(100)基板上, 在5 0 0 □的溫度下磊晶生長鍺濃度爲2 8.8 %且具有實質晶格 結構的第一層SiGe膜,得到248奈米的膜厚。 接著在此變形的SiGe/Si基板上進行氫離子植入,其 植入條件爲以27KeV的植入能量,從7。的傾斜角植入 2xlO]6H + /cm2的氫離子植入量(劑量)。 按照上述的Monte Carlo模擬,氫離子的峰値深度Ri 位於砂基板內距SiGe/Si介面65奈米的位置(見圖12)。 接下來,將已植入氫離子的基板置入氮氣大氣的熱處 理爐中,以8 00 □的溫度退火1〇分鐘。 此時,(RP, UsiGe)在圖2之RP-UsiGe曲線圖內的點是 (65奈米5 0.2 0 6 ),其位置是在“最佳條件區”內。 當使用 Nomarski顯微鏡觀察其中變形已被鬆弛的 SiGe膜表面時,在SiGe膜的表面上沒有觀察到表面粗糙 ,證實表面非常光滑。 根據按上述條件鬆弛之SiGe膜(224)面的XRD分析 ,SiGe膜的鬆弛率爲76.8%,顯示已被充分鬆弛,且結晶 -22- (20) (20)200407977 極佳。 (比較例6 ) 接下來,在基板上磊晶生長與比較例5及例2相同的 SiGe膜,以成形變形的SiGe/Si基板,其中,基板經過與 比較例5及例2相同的預處理,並以30KeV之離子植入能量 及7°的傾斜角在此變形的 SiGe/Si 基板上植入 2xlOI6H + /cm2的氫離子量(劑量)。 按照Monte Carlo模擬,在此植入條件下之氫離子的 峰値深度RP位於矽基板內距SiGe/Si介面93奈米的位置( 見圖1 2 )。 接下來,將已植入氫離子的基板置入氮氣大氣的熱處 理爐中,以8 0 0 □的溫度退火1 〇分鐘。 此時,(RP, USiGe)在圖2之RP-USiGe曲線圖內的點是 (9 3奈米,〇 · 2 0 6 ),其位置是在“低鬆驰區”內。 當使用 Nomarski顯微鏡觀察其中變形已被鬆弛的 S i G e膜表面時,在S〗g e膜的表面上沒有觀察到表面.粗糙 ,確認表面非常光滑。 根據按上述條件鬆弛之SiGe膜(224)面的XRD分析 ,鬆弛率僅5 2.1 %,顯示s i G e膜的鬆弛並不充分。 如前所述,RP-USiGe曲線圖(圖2)之表面粗糙區、最佳 條件區、低鬆弛區等各區域與晶格變形之鬆弛率、結晶及 表面光滑度間的相互關係已加以證實,其中,本例的氫離 子植入量爲2xl016H + /cm2。 -23- (21) (21)200407977 接下來要硏究圖3之RP-Us iGe曲線圖中“表面粗糙區” 、“最佳條件區”、“低鬆弛區,,等各區域的品質改良條件, 本例的離子植入量爲4xl〇16H + /cm2。 (比較例7) 經過硫酸沸煮及S C - 2淸洗等預處理,且使用稀氟酸 (5%)去除表面上天然氧化物膜的p型矽(loo)基板在低壓 化學氣相單元(LPCVD)中,使用鍺甲烷(GeH4)與矽甲烷 (SiHU)做爲材料氣體,在5 00 □的溫度下磊晶生長鍺濃度爲 19.4% ’具有實質晶格結構的第一層SiGe膜,以得到248 奈米的膜厚。 此SiGe膜的正常化彈性應變能量爲0· 1 1 3,其等於或 小於臨界膜厚(易言之,正常化的彈性應變能量爲0.2 66或 更小)。 接下來,在此變形的SiGe/Si基板上進行氫離子植入 ,其植入條件爲以28KeV的植入能量,從7°的傾斜角植入 4 X 1 0 ] 6 H + / c m 2 的劑量。 按照上述的Monte Carlo模擬,氫離子的峰値深度RP 位於矽基板內距SiGe/Si介面27奈米的位置(見圖12)。 接下來,將已植入氫離子的基板置入氮氣大氣的熱處 理爐中,以8 0 0 □的溫度退火1 〇分鐘。 此時,(Rp,UsiGe)在圖3之RP-USiGe曲線圖內的點是 (2 7奈米,0.1 1 3 ),其位置是在“表面粗糙區”內,較“最佳 條件區”靠近SiGe/Si介面。 當使用Nomarski顯微鏡觀察變形已被鬆弛的SiGe膜 -24- (22) (22)200407977 表面時,可明顯看到SiGe膜從矽基板局部剝落所致使的 表面粗糙。 根據按上述條件鬆弛之SiGe膜(224)面的xrd分析 ,S i Ge膜的鬆弛率達8 5.3 %,顯示已被充分地鬆弛,然而 結晶卻非常差。 (例3) 接下來,在基板上嘉晶生長與比較例7相同的S i G e膜 ,以成形變形的SiGe/Si基板,其中,基板經過與比較例 7相同的預處理,並以3 3 KeV之離子植入能量及7。的傾斜 角在此變形的 SiGe/Si基板上植入4xlOI0H + /cm2的氫離子 量(劑量)。 按照Monte Carlo模擬,在此植入條件下之氫離子的 峰値深度RP位於矽基板內距SiGe/Si介面71奈米的位置( 見圖12)。 接下來,將已植入氫離子的基板置入氮氣大氣的熱處 理爐中,以8 0 0 □的溫度退火1 0分鐘。 此時,(RP,USiGe)在圖3之Rp-UsiGe曲線圖內的點是 (71奈米,0.1 13),其位置是在“最佳條件區”內。 當使用 Nomarski顯微鏡觀察其中變形已被鬆弛的 SiGe膜表面時,在SiGe膜的表面上沒有觀察到表面粗糙 ,證實表面非常光滑。 根據按上述條件鬆弛之SiGe膜(224)面的XRD分析 ,鬆弛率爲81.3%,顯示SiGe膜已充分鬆弛,且結晶極佳 -25- (23) (23)200407977 (比較例8 ) 接下來,在基板上磊晶生長與比較例7及例3相同的 SiGe膜,以成形變形的SiGe/Si基板,其中,基板經過與 比較例7及例3相同的預處理,並以3 7KeV之離子植入能量 及7°的傾斜角在此變形的 SiGe/Si基板上植入 4xl〇]6H + /cm2的氫離子量(劑量)。 按照Monte Carlo模擬,在此植入條件下之氫離子的 峰値深度Rp位於矽基板內距SiGe/Si介面98奈米的位置( 見圖1 2)。 接下來,將已植入氫離子的基板置入氮氣大氣的熱處 理爐中,以8 0 0 □的溫度退火1 0分鐘。 此時,(RP5 UsiGe)在圖3之RP-USiGe曲線圖內的點是 (98奈米,0.1 13),其位置是在“低鬆弛區”內。 當使用 Nomarski顯微鏡觀察其中變形已被鬆弛的 SiGe膜表面時,在SiGe膜的表面上沒有觀察到表面粗糙 ,證實表面非常光滑。根據按上述條件鬆弛之 SiGe膜 (22 4)面的XRD分析,鬆弛率僅66.5%,顯示SiGe膜的鬆 弛並不充分。 ’ 如前所述,R P - u s i G e曲線圖(圖3 )之表面粗糙區、最佳 條件區、低鬆弛區等各區域與晶格變形之鬆弛率、結晶及 表面光滑度間的相互關係已加以證實,其中,本例的氫離 子植入量爲4xl016H + /cm2。 上述實例及比較例是使用砂基板上成形有S i G e膜的 基板,然而,也可以使用表面層爲單晶矽膜的S Ο I基板取 -26- (24) (24)200407977 代矽基板。在此,表面層之矽膜的厚度需大於RP(位於矽 基板內)與S i G e / S i介面間的距離,且特別是,矽膜的厚度 大約是氫離子之峰値深度RP的;2倍更佳。 實施例2 圖5(a)到(〇以槪圖顯示按照本發明之實施例2改良半 導體基板之方法的步驟。在此硏究表面保護膜的效果。 首先,在5 0 0 □的溫度下,在矽基板1上磊晶生長鍺濃 度24.6%、膜厚143奈米具有實際晶格結構的第一 SiGe膜2 ,以便成形變形的SiGe/Si基板(圖5(a))。 在此第一 SiGe膜上生長氧化物膜6,並使其具有20奈 米的厚度,之後,在17KeV之植入能量、3xl016H + /cm2的 氫離子量(劑量)及7 °的傾斜角等條件下,進行氫灕子3的 植入(圖5(b))。此時,氫離子的峰値深度RP位於矽基板內 距離SiGe/Si介面57奈米的位置。 在植入氫離子之後,以氫氟酸(HF)處理或類似處理去 除氧化物膜6,接著將此已植入氫離子的基板置入氮氣大 氣的熱處理爐中,以800 □的溫度退火10分鐘(圖5 (〇>。 此時,(RP,USiGe)是在圖1的“最佳條件區”的範圍 內。根據按上述條件鬆驰之SiGe膜(-2-2 4)面的XRD分析 ,鬆驰率爲77.4%,顯示SiGe膜已充分鬆弛,且結晶極佳 〇 因此,在植入離子時成形氧化物膜可改良s i G e膜的 品質,此外,可防止不純物在氫離子植入期間混入S 1 G e 膜內。 -27- (25) 200407977 在此,保護膜並不限於氧化物膜,使用氮化物膜 氧化物膜也能獲得相同效果。 實施例3 接下來,將硏究大氣氣體對本發明之品質改良法 火處理的效果。 在實施例1及實施例2中,氫離子植入後之退火處 使用的大氣氣體是氮氣,然而,在實施例3中,品質 的方法相同,但使用氬氣及氫氣取代氮氣。視所使用 體類型而定,並未發現Si Ge膜內的鬆弛率或表面狀 任何差異。易言之,退火處理的大氣氣體可以使用氮 氬氣及氫氣。 / 例如,在5 〇 〇 □的溫度下,磊晶生長鍺濃度1 9.7 % 厚2 5 0奈米,具有實際晶格結構的第一 SiGe膜,以成 形的SiGe/Si基板。在RP-UsiGe曲線圖的“最佳條件B 圍內對此變形的SiGe/Si基板進行氫離子植入(正常化 性應變能量爲0.097),接著,此變形的SiGe/Si基 800□的氬氣大氣中退火10分鐘。. 當使用Nomarski顯微鏡觀察其中變形已被鬆 S i G e |]吴表面時’在S i G e膜的表面上沒有觀察到表面 ,且表面非常光滑(如圖2 2所示)。 此外,吾人發現,根據此SiGe膜(-2 _2 4)面的 分析,S i G e膜的鬆弛率爲8 1 . 2 %,顯示變形已被充分 ,且結晶極佳(如圖24所示)。 或氮 中退 理所 改良 的氣 況有 氣、 ,膜 形變 ί,,範 的彈 板在 弛的 粗糙 XRD 鬆弛 -28- (26) (26)200407977 按上述相同的方法’在5 0 0 □的溫度下,磊晶生長鍺 濃度24.1。/。’膜厚3 04奈米,具有實際晶格結構的第一 SiGe膜’以成形變形的SiGe/Si基板。在Rp_uSiGe曲線圖 的最佳條件區範圍內對此變形的S i G e/ S i基板進行氫離子 植入(正常化的彈性應變能量爲〇 · 1 7 7 ),接著,此變形的 SiGe/Si基板在800□的氫氣大氣中退火1〇分鐘。當使用 Nomarski顯微鏡觀察其中變形已按上述方法鬆弛的siGe 膜表面時,在S i G e膜的表面上沒有觀察到表面粗糙(如圖 23所示)且表面非常光滑。 此外,吾人發現,根據此S i G e膜(-2 - 2 4 )面的X R D 分析,SiGe膜的鬆弛率爲77.9%,顯示變形已被充分鬆驰 ,且結晶極佳(如圖2 5所示)。 實施例4 圖6(a)到(d)以槪圖顯示按照本發明之實施例4改良半 導體基板之方法的步驟。在此硏究在SiGe膜上成形另一 半導體膜的效果。 首先,在5 00 °C的溫度下,磊晶生長鍺濃度28.8%、膜 厚158奈米具有實際晶格結構的第一 SiGe膜,以便成形變 形的 SiGe/Si基板(圖6(a))。在此第一 SiGe膜上,在 18KeV之植入能量、3xl〇]6H + /cm2的氫離子量(劑量)及7〇 的傾斜角等條件下,進行氫離子3的植入(圖6(b))。在此植 入條件下,氫離子的峰値深度 Rp位於矽基板內距離 SiGe/Si介面72奈米的位置。 -29- (27) (27)200407977 接著,此已植入氫離子的基板在熱處理爐內8 00 °C的 氮氣大氣中退火10分鐘(圖6(C))。此時,(Rp,UsiGe)的値 是在圖1的“最佳條件”範圍內。吾人發現,根據此變形 已按上述條件鬆弛之 SiGe膜(-2 -2 4)面的XRD分析, Si Ge膜的鬆弛率爲80.1%,顯示變形已被充分鬆弛,如圖 17所示,且結晶極佳。 接下來,在5 0 0 °C的溫度下,在S i G e膜上磊晶生長鍺 濃度30%、膜厚3 00奈米具有實際晶格結構的第二SiGe膜 ,其中,變形已被鬆弛(圖6(d))。因此,第一及第二 SiGe 膜的總厚度爲4 5 8奈米。 第二SiGe膜是疊置於其內變形已按上述方法鬆弛的 SiGe膜上,因此,藉以使CMOS元件例如能有高的源極 電壓,耗盡層區域可擴散到達第一 SiGe膜與矽基板的介 面,其中存在失配錯位,因此,可防止接面漏電。 實施例5 圖7(a)到(d)以槪圖顯示按照本發明之實施例5改良半 導體基板之方法的步驟。在此硏究在SiGe膜上成形一矽 膜的效果。 在5 0 0 °C的溫度下,磊晶生長鍺濃度28.8%、膜厚158 奈米具有實際晶格結構的第一 SiGe膜,以便成形變形的 SiGe/Si基板(圖7(a))。在此變形的SiGe/Si基板上,在 18KeV之植入能量、3xlO]6H + /cm2的氫離子量(劑量)及7。 之傾斜角的條件下,進行氫離子3的植入(圖7(b))。在此植 -30- (28) (28)200407977 入條件下,氫離子的峰値深度 Rp位於矽基板內距離 SiGe/Si介面72奈米的位置。 接著,此已:植入氫離子的基板在熱處理爐內8 0 0 的 氮氣大氣中退火10分鐘(圖7(c))。此時,(RP,USlGe)的値 是在圖1的“最佳條件”範圍內。吾人發現,根據此變形 已按上述條件鬆弛之SiGe膜(-2 -2 4)面的XRD分析, SiGe膜的鬆弛率爲8〇.1%,顯示變形已被充分鬆弛且結晶 極佳,如圖1 7所示。 接下來,在5 00 °C的溫度下,在SiGe膜上磊晶生長錯 濃度30%、膜厚3 00奈米具有實際晶格結構的第二SiGe _ ,其內的變形已被鬆弛,之後,生長厚度2 0奈米具有實祭 晶格結構的另一矽膜(圖7(d))。此矽薄膜是成形在第二 SiGe膜上,具有實際的晶格結構,因此,晶格被變形$ 鬆弛且晶格常數大於矽膜的第二S i G e膜拉扯,因此,# 薄膜中電子及電洞的遷移率增加。 實施例ό 接下來,在矽薄膜上成形與實施例5相同的MOS裝 5以便檢視該裝置的功能性。 首先,在5 00 °C的溫度下,磊晶生長鍺濃度28.8%、膜 厚1 5 8奈米具有實際晶格結構的第一 s i G e膜,以便成形變 形的 SiGe/Si基板,並在此變形的siGe/Si基板上,在 1 8 K e V之植入能量、3 X 1 0】6 H + / c m2的氫離子量(劑量)及7。 之傾斜角的條件下,進行氫離子的植入。 (29) (29)200407977 在此植入條件下,氫離子的峰値深度Rp位於矽基板 內距離SiGe/Si介面72奈米的位置。 接著,此已植入氫離子的基板在熱處理爐內8 〇 〇 °C的 氮氣大氣中退火1 〇分鐘。此時,(R P,U s i G e )的値是在圖1 的“最佳條件”範圍內。在 S i G e膜上磊晶生長鍺濃度 3 0%、膜厚3 00奈米的第二SiGe膜,再在頂面生長膜厚20 奈米,具有實際晶格結構的矽,因此,變形的Si/SiGe/基 板被成形。 接下來,在變形的Si/SiGe/基板上成形圖26所示結構 的Ρ Μ Ο S。圖中所示的砂基板1、S i G e膜2及砂膜8按照上 述程序成形。在此基板上製作圖案以成形閘氧化物膜11及 閘電極1 0,並使用閘氧化物膜1 1及閘電極10做爲遮罩以自 我對準的方式進行硼離子植入,之後進行熱擴散,並因此 成形源極13及汲極14,此外,另再成形側壁1.2,PMOS於 是成形。 變形的 Si/SiGe/基板具有成形在SiGe膜上的上層矽 薄膜,S i Ge膜的變形已按“最佳條件”鬆弛,因此,在 上層的矽薄膜中會發生拉扯變形。此外,變形的SiGe/Si 介面會平滑且平坦。因此,如圖2 7所示,與傳統矽基板中 的PMOS相較,Id-Vd特性曲線中的汲電流呈現增加,另 如圖2 8所示,G m · V g特性曲線中的G m最大値也較大。因 此,載子遷移率(在此爲電洞)的增加也獲證實。 如前文所述可發現,按照本發明,品質改良之適當條 件的既定範圍可以使用3個參數表示:彈性應變能量UsiGe -32- (30) (30)200407977 、峰値深度RP、及氫離子植入量,因此,視諸如鍺濃度 及S i G e膜之厚度等條件而定,可以使用這些參數決定最 佳的氫離;子植入條件,俾能成形表面狀況極佳,結晶極佳 且具有充分鬆驰.率之變形鬆弛的SiGe膜。 因此,在變形鬆弛的S i Ge膜上成形矽薄膜之矽基板 所提供的載子遷移率大於傳統矽基板,並使製造極佳半導 體裝置的目的得以實現。 圖式簡單說明 圖1是R P - U s i G e的曲線圖,顯不按照本發明改良半導 體基板之方法所定義之適當品質改良條件的範圍,其中, 要被植入的氫離子量是子參數,數値爲3xl016H + /cm2 圖2是RP-USiGe的曲線圖,顯示按照本發明改良半導 體基板之方法所定義之適當品質改良條件的範圍,其中, 所植入的氫離子量是2 X 1 0 16 H + / c m 2 ; 圖3是R P - u s i G e的曲線圖’顯不按照本發明改良半導 體基板之方法所定義之適當品質改良條件的範圍,其中, 所植入的氫離子量是4xl016H + /cm2 ; 圖4(a)到(c)以槪圖顯示按照本發明之實施例1改良半 導體基板的方法步驟; 圖5(a)到(c)以槪圖顯示按照本發明之實施例2改良半 導體基板的方法步驟; 圖6(a)到(d)以槪圖顯示按照本發明之實施例4改良半 導體基板的方法步驟;
-33- (31) 200407977 圖7(a)到(d)以槪圖顯示按照本發明之養 導體基板的方法步驟; 圖8是按照本發明之實施例1的TEM照 在Rp附近的微凹洞; 圖9是進行離子植入前之SiGe膜之 Nomarski顯微照片,正常化後之彈性應變; 0.2 66或更小,此爲本發明的比較例1 ; 圖是進行離子植入前之 SiGe膜2 Nomarski顯微照片,正常化後之彈性應變能 0.266,此爲本發明的比較例2 ; Η 1 1 S SIMS資料與離子植入剖面】 Carlo模擬結果間比較資料的圖形,用以決 値深度Rp,此爲本發明的比較例3 ; 圖1 2是氫離子之峰値深度RP與離子植 的平面視圖,用以決定氫離子的峰値深度] 明的比較例:S ; 圖13是·在進行離子植入後 SiGe膜之 Nomarski顯微照片平面視圖,其鬆弛比式 SiGe表面粗糙,此爲本發明的比較例3 ; 圖1 4是在進行離子植入後 S i G e膜之 N 〇 m a r s k i顯微照片平面視圖,其鬆弛比充分 光滑,此爲本發明的例1 ; 圖15是在進行離子植入後SiGe膜之 N 〇 m a r s k i顯微照片平面視圖,其鬆弛比不充 『施例5改良半 片,顯示產生 :表面狀況的 能量 USi(3e 是 :表面狀況的 量usi<3e大於 Ϊ料之 Monte 定氫離子的峰 入能量間關係 Rp,此爲本發 :表面狀況的 5分的,然而 :表面狀況的 且S i G e表面 :表面狀況的 分但S i G e表 -34- (32) (32)200407977 面光滑,此爲本發明的比較例4 ; 圖16是在進行離子植入後SiGe膜之表面狀況的X-射 線繞射(XRD)分析結果,其鬆弛比充分然而表面粗糙,此 爲本發明的比較例3 ; 圖17是在進行離子植入後SiGe膜之表面狀況的X-射 線繞射(XRD)分析結果,其鬆弛比充分且表面光滑,此爲 本發明的例1 ; 圖18是在進行離子植入後SiGe膜之表面狀況的X-射 線繞射(XRD)分析結果,其鬆驰比不充分但表面光滑,此 爲本發明的比較例4 ; 圖19是在進行離子植入後SiGe膜之橫斷面的SEM照 片,其鬆弛比充分但表面粗糙Λ:此爲本發明的比較例3 ; 圖20是在進行離子植入後SiGe膜之橫斷面的SEM照 片,其鬆弛比充分且表面光滑,此爲本發明的例1 ; 圖21是在進行氧化物膜生長並接著離子植入後SiGe 膜之表面狀況的X-射線繞射(XRD)分析結果,其鬆弛比充 分且表面光滑,此爲本發明的實施例2 ; 圖2 2是在進行灕子植入並接著在氬大氣中退火後 S i G e膜之表面狀況的N 〇 m a r s k i顯微照片,其鬆驰比充分 且表面光滑,此爲本發明的實施例3 ; 圖23是在進行離子植入並接著在氫大氣中退火後 SiGe膜之表面狀況的Nomarski顯微照片,其鬆弛比充分 且表面光滑,此爲本發明的實施例3 ; 圖24是在進行離子植入並接著在氬大氣中退火後 -35- (33) (33)200407977
SiGe Μ之表面狀況的χ_射線繞射(xrd)分析結果,其鬆 弛比充分且表面光滑,此爲本發明的實施例3 ; 圖2 5是在進行離子植入並接著在氫大氣中退火後 SiGe腠之表面狀況的乂_射線繞射(XRD)分析結果,其鬆 弛比充分且表面光滑,此爲本發明的實施例3 ; 圖2 6以槪圖顯示按照本發明第6實施例成形在 S i / S i G e / S i半導體基板之上層的ρ μ 〇 s結構; 圖27的曲線顯示圖26之PM0S電晶體及成形在傳統矽 基板上之PMOS電晶體的id-Vd特性;以及 圖28的曲線顯示圖26之PMOS電晶體及成形在傳統矽 基板上之ΡΜ Ο S電晶體的Gm-V g特性。 [圖號說明]. 1 矽基板 2 SiGe 膜 3 植入的氫離子 9 微洞 6 氧化物膜 8 矽膜 11 閘氧化物膜 1 0 閛電極 13 源極 14 汲極 12 側壁 -36-

Claims (1)

  1. 200407977 Π) 拾、申請專利範圍 I〜種使用氫離子植入及退火以改良矽或s〇I基板上 具有s i G e腠之半導體基板的方法,其中,氫離子的植入 , 包含以下步驟: 以下列(1 )、( 2 )及(3 )所組成的3個參數事先決定改良 條件的範圍, (1 )彈性應變能量U s i G e,視s i G e膜的鍺濃度及s i G e 膜的厚度而定, · (2) 峰値涂度RP ’是SiGe/Si介面與在矽或s〇I基板 內之氫離子濃度峰値位置間的距離,其視氫離子植入能量 及SiGe膜的厚度而定,以及 (3) 要被植入之氫離子的量; ..: 從改良條件的範圍中選擇所要的改良條件; 以及 決定要被植入之氫離子的量以及氫離子植入能量。 2 ·如申請專利範圍第1項的方法,其中,選擇彈性應· 變能量U S i G e及峰値深度R p做爲參數,並選擇氫離子植入 : 量做爲子參數,以及,氫離子植入進一步包含步驟: 從鍺濃度及SiGe膜的厚度,計算彈性應變能量UsiGe 暫時設定所要植入的氫離子量以及氫離子植入能量; 從S i G e膜的厚度及暫時設定的氫離子植入能量,計 算峰値深度Rp ; 針對先前設定的每一個氫離子植入量,決定所計算的 -37- (2) (2)200407977 彈性應變能量UsiGe、所計算的峰値深度RP、以及暫時設 定的氫離子植入量是否在預先決定之改良條件的範圍內; 以及 如果所計算的氫離子植入能量、所計算的峰値深度 Rp、以及暫時設定的氫離子植入量在改良條件的範圍內, 則分別決定氫植入能量及氫離子植入量爲離子植入條件。 3 .如申請專利範圍第1項的方法,其中,彈性應變能 量U s i g e不大於〇 . 2 6 6的正常化値。 4 ·如申δϊί專利軔圍弟1項的方法,其中,所要植入的 氫離子厘是在到4xlO】6H + /cm2的範圍內。 5 ·如申請專利範圍第2項的方法,當先前設定的氫離 子植入量爲 hloWf /cm?、3χ1〇]6Η + /(^2、+ 時’改良條件的範圍是由彈性應變能量USiGe的參數及峰 値深度參數Rp的參數決定。 6 ·如申請專利範圍第!項的方法,其中,矽氧化物膜 、矽氣化物膜或矽氮氧化物膜是成形在s丨〇 e膜上的保護 膜。 7 ·如申請專利範圍第1項的方法,其中,退火處理是 在氮氣、氣或;氫氣氣氛中進行。 8 · —種半導體裝置,包含: 半導體基板,具有按申請專利範圍第1項之方法改良 的SiGe膜,以及 上層半導體膜’至少包括—層,上層半導體膜是成形 在半導體基板的SiGe膜上。 •38- 200407977 (3) 9·如申請專利範圍第8項.的裝置,進—步包含矽 構成的頂層半導體膜。 10.如申請專利範圍第9項的裝置,進一步包含一 電晶體,具有一閘氧化層及〜閘電極形成在該頂層半 膜上’且具有成形在低於矽膜之位置處的源極與汲極 膜所 MOS 導體
TW092122556A 2002-08-21 2003-08-15 Method for improving a semiconductor substrate having SiGe film and semiconductor device manufactured by using this method TWI248118B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002241010A JP2004079912A (ja) 2002-08-21 2002-08-21 半導体基板改質方法およびこの方法を用いた半導体装置

Publications (2)

Publication Number Publication Date
TW200407977A true TW200407977A (en) 2004-05-16
TWI248118B TWI248118B (en) 2006-01-21

Family

ID=31185201

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092122556A TWI248118B (en) 2002-08-21 2003-08-15 Method for improving a semiconductor substrate having SiGe film and semiconductor device manufactured by using this method

Country Status (5)

Country Link
US (1) US7348186B2 (zh)
EP (1) EP1391937A3 (zh)
JP (1) JP2004079912A (zh)
KR (1) KR100519202B1 (zh)
TW (1) TWI248118B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6855649B2 (en) * 2001-06-12 2005-02-15 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
DE10310740A1 (de) * 2003-03-10 2004-09-30 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer spannungsrelaxierten Schichtstruktur auf einem nicht gitterangepassten Substrat, sowie Verwendung eines solchen Schichtsystems in elektronischen und/oder optoelektronischen Bauelementen
US7273818B2 (en) * 2003-10-20 2007-09-25 Tokyo Electron Limited Film formation method and apparatus for semiconductor process
DE102004031710B4 (de) * 2004-06-30 2007-12-27 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Herstellen unterschiedlich verformter Halbleitergebiete und Transistorpaar in unterschiedlich verformten Halbleitergebieten
DE102004048096A1 (de) * 2004-09-30 2006-04-27 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
US7273800B2 (en) * 2004-11-01 2007-09-25 International Business Machines Corporation Hetero-integrated strained silicon n- and p-MOSFETs
JP5141029B2 (ja) * 2007-02-07 2013-02-13 富士通セミコンダクター株式会社 半導体装置とその製造方法
JP5465830B2 (ja) * 2007-11-27 2014-04-09 信越化学工業株式会社 貼り合わせ基板の製造方法
KR100908653B1 (ko) 2007-12-21 2009-07-21 한국지질자원연구원 기울임 이온주입에 의한 원자의 깊이방향 균일 분포 방법
KR101259000B1 (ko) * 2011-07-08 2013-04-29 단국대학교 산학협력단 박막의 물성을 변화시키는 방법
US8859348B2 (en) 2012-07-09 2014-10-14 International Business Machines Corporation Strained silicon and strained silicon germanium on insulator
JP6539959B2 (ja) * 2014-08-28 2019-07-10 株式会社Sumco エピタキシャルシリコンウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法
US10833175B2 (en) * 2015-06-04 2020-11-10 International Business Machines Corporation Formation of dislocation-free SiGe finFET using porous silicon
US9570298B1 (en) 2015-12-09 2017-02-14 International Business Machines Corporation Localized elastic strain relaxed buffer
JP6787268B2 (ja) * 2017-07-20 2020-11-18 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法、ならびに固体撮像素子の製造方法
JP7195241B2 (ja) * 2019-01-09 2022-12-23 東京エレクトロン株式会社 窒化膜の成膜方法、および窒化膜の成膜装置
CN113109415B (zh) * 2021-03-26 2024-06-14 南昌大学 一种适用于二次离子质谱分析的多层膜界面位置表征方法
CN119804060A (zh) * 2024-12-27 2025-04-11 四川大学 基于能量调节器离子注入氢同位素均匀化标准试样制备工艺

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5706164A (en) * 1996-07-17 1998-01-06 Vangaurd International Semiconductor Corporation Method of fabricating high density integrated circuits, containing stacked capacitor DRAM devices, using elevated trench isolation and isolation spacers
US6593625B2 (en) * 2001-06-12 2003-07-15 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
US6583000B1 (en) * 2002-02-07 2003-06-24 Sharp Laboratories Of America, Inc. Process integration of Si1-xGex CMOS with Si1-xGex relaxation after STI formation
US6562703B1 (en) * 2002-03-13 2003-05-13 Sharp Laboratories Of America, Inc. Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content
US6841457B2 (en) * 2002-07-16 2005-01-11 International Business Machines Corporation Use of hydrogen implantation to improve material properties of silicon-germanium-on-insulator material made by thermal diffusion

Also Published As

Publication number Publication date
EP1391937A3 (en) 2006-06-14
KR20040018166A (ko) 2004-03-02
KR100519202B1 (ko) 2005-10-06
TWI248118B (en) 2006-01-21
US20040058482A1 (en) 2004-03-25
EP1391937A2 (en) 2004-02-25
JP2004079912A (ja) 2004-03-11
US7348186B2 (en) 2008-03-25

Similar Documents

Publication Publication Date Title
CN100583445C (zh) 衬底材料和异质结构
US6709903B2 (en) Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
JP4386333B2 (ja) 半導体基板の製造方法
CN100370586C (zh) 通过离子注入和热退火获得的在Si或绝缘体上硅衬底上的弛豫SiGe层
US6562703B1 (en) Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content
US7358166B2 (en) Relaxed, low-defect SGOI for strained Si CMOS applications
US6982208B2 (en) Method for producing high throughput strained-Si channel MOSFETS
TW200407977A (en) Method for improving a semiconductor substrate having SiGe film and semiconductor device manufactured by using this method
US6703293B2 (en) Implantation at elevated temperatures for amorphization re-crystallization of Si1-xGex films on silicon substrates
US6699764B1 (en) Method for amorphization re-crystallization of Si1-xGex films on silicon substrates
JP2004014856A (ja) 半導体基板の製造方法及び半導体装置の製造方法
US6989058B2 (en) Use of thin SOI to inhibit relaxation of SiGe layers
US20050181592A1 (en) Low temperature anneal to reduce defects in hydrogen-implanted, relaxed SiGe layer
JP2008519428A (ja) 歪み層を成長させる方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees