[go: up one dir, main page]

TW200406886A - Semiconductor constructions - Google Patents

Semiconductor constructions Download PDF

Info

Publication number
TW200406886A
TW200406886A TW092123474A TW92123474A TW200406886A TW 200406886 A TW200406886 A TW 200406886A TW 092123474 A TW092123474 A TW 092123474A TW 92123474 A TW92123474 A TW 92123474A TW 200406886 A TW200406886 A TW 200406886A
Authority
TW
Taiwan
Prior art keywords
region
doped
dopant
gate
source
Prior art date
Application number
TW092123474A
Other languages
English (en)
Other versions
TWI232548B (en
Inventor
Luan C Tran
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW200406886A publication Critical patent/TW200406886A/zh
Application granted granted Critical
Publication of TWI232548B publication Critical patent/TWI232548B/zh

Links

Classifications

    • H10P10/00—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0217—Manufacture or treatment of FETs having insulated gates [IGFET] forming self-aligned punch-through stoppers or threshold implants under gate regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0225—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate using an initial gate mask complementary to the prospective gate location, e.g. using dummy source and drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/299—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations
    • H10D64/01308—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/018—Spacers formed inside holes at the prospective gate locations, e.g. holes left by removing dummy gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0128—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H10D84/0133—Manufacturing common source or drain regions between multiple IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/919—Compensation doping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

玖、發明說明： 【發明所屬之技術領域】 本發明係關於半導體結構及形成半導體結構之方法。特 足a之，本發明係關於形成DRAM結構之方法。 【先前技術】 電氣絕緣通常用於半導體結構中減少或防止電氣裝置 之間的漏電。例如，在動態隨機存取記憶體(d—mic random access memory ; DRAM)的製作中，經常希望避免 存取裝置（如存取電晶體結構）之間的亞閾漏電。可能有若 干万面影響場效電晶體裝置之間的漏電，包括（例如），源 極/汲極區域的接面漏電；因間極長度短引起的汲極謗發位 障降低（drain-induced barrier lowering ; mBL);因閘極覆 盍區域的咼電場引起的閘極誘發汲極漏電 drainleakage; GIDL);窄寬幅效應；以及因隔離區靠近裝 置引起的應力謗發漏電（stress_induced leakage a打; SILC) 〇 Ι〇η(驅動電流）比I〇ff(亞閾漏電）之比率可用作決定存取 裝置是否充分運作之靈敏值。現已發現，減少存取裝置之 閘極氧化物的厚度可改善裝置的亞閾表現，同時增加驅動 電流。但是，裝置的臨界電壓會隨著閘極氧化物厚度的減 少而降低。增加裝置通道中的掺雜物量可將臨界電壓增加 至一可接受的位準，並補償閘極氧化物厚度之減少，伸是 可能增加源極/汲極區域的接面漏電。此外，裝置通道中拎 加的摻雜物量可能不利地使接面電容上升，引起通道行動
87656.DOC 200406886 性下降，因而減少裝置之驅動電流。 理想之對策係開發新方法減少裝置之亞閾漏電。若該等 新方法可避免增加存取裝置通道區之摻雜物濃度則更理想 。此外，若該等新方法可用於形成適合於積體電路結構之 電性絕緣的結構，則也是理想的。 【發明内容】 本發明之一方面包括在半導體基板中具有一對通道區 域的半導體結構。各該通道區域具有一由錮或重原子受主 原子如Ga或T1接雜的分區。通道也包括由刪包圍之分區。 一對電晶體結構係置於半導體基板上，各電晶體結構係置 於通道區域之一上。該對電晶體結構由一使其相互隔離的 一隔離區域分隔。各電晶體結構具有一電晶體閘極’其實 質上橫向居中於對應通道區域之上。各該閘極寬於下方之 錮摻雜分區。 本發明之一方面包括在其半導體基板材料上具有一第 一及一第二電晶體結構的半導體結構。各該第一及第二電 晶體結構具有相對之側壁及沿該等側壁之一對絕緣隔離層 。該第一電晶體結構係置於基板内的一第一與一第二源極/ 汲極區域之間。在該第一電晶體結構之一第一側，該第一 源極/汲極區域之一第一端延伸至該隔離層之下，在該第一 電晶體結構之一^目對弟二側’該第二源極/、;及極區域延伸至 該隔離層之下。該第二電晶體結構係置於基板内的一第三 與一第四源極/汲極區域之間。在該第二電晶體結構之一第 一側，該第四源極/沒極區域之一第一侧延伸至該隔離層之 87656.DOC -6- 200406886 下。在該第二電晶體結構之一相對第二側，該第三源極/ 汲極區域延伸至該隔離層之下。該第一、第二、第三及第 四源極/沒極區域通常係以一第一類型之摻雜物摻雜―。以： 源極/汲極區域之一第二側沒有源極/汲極延伸部分，該第 一源極/汲極區域也沒有源極/汲極延伸部分。 第二類型摻雜物掺雜之源極/沒極延伸部分係關聯於該第 -源極/汲極區域之該第一側，並將該第一源極/汲極區域 之該第一侧進一步延伸至該第一電晶體結構之下。該第一 本發明還包括形成半導體裝置之方法 【實施方式】 ^說明由本發明之特定方面所包括之半導體結構1〇。 結構10包括基板12。為有助^下文中請專利範圍之說明， 術語ASemiconductive 及八隨⑻咖咖 substrate®係指包括半導體材料之任何結構，包括但不限 於散裝半導體材料如半導體晶圓(單一之材料&包括其他 材料之組合體）及半導體材料層（單一之層或包括其他材料 的組合體）。術語任何支撐結構，包括但不 限於上述半導體基板。 在特定方面，結構10可能對應於DRAM陣列。結構1〇包 括由基板12支撐之一對場效電晶體裝置14及16，還包括臨 界電壓不同於裝置14及16的裝置38。如下所述，裝置38可 用於將裝置14及16相互電性隔離。 裝置14及16各包括一電晶體閘極堆疊22，其包括一絕緣 材料24、一導電摻雜半導體材料26(也稱為閘極層）、一導
87656.DOC 200406886 電塊體28及一絕緣蓋層3〇。 絕緣材料'24可包括（例如）氮 之一或多個。絕緣材料24—般包括Γ μ氧氮切 氧化物。 括—虱化矽，可稱為閘極 導電摻雜材料26可包括（例如 s, 0 ’子兒得娘石夕。孩種石夕一和 為非晶性與/或多晶形。摻雜物可勺狂1 7叙 .^ ^ 物了包括η型摻雜物（如磷或砷） ’或可包括ρ型摻雜物（如硼）。 Χ
導電塊體28-般包括—㈣化物’係直接形成於石夕材料 《上表面；4一層金屬’直接形成於(如實體相靠)一 WNx 或德位障層之上，後者則形成於珍材料％上。 X 絕緣蓋30可包括（例如）氮化石夕及二氧化石夕之一或二者都 包括。 、閘極堆璺包括側壁，電性絕緣隔離層“係沿該等側壁形 成。隔離層32可包括（例如）氮化矽，並可藉由在基板。及 閘極堆璺22上沈積一材料再隨後各向異性蝕刻該材料而形 成。 複數個源極/汲極區34具有基板12，並位於閘極堆疊22 之間。閘極堆疊22可視為直接位於基板12區段之上，而源 極/汲極區域34可視為相互間隔至少該等區段之部分。在圖 示之結構中，源極/汲極區34在隔離層32下延伸至整個隔離 層寬度。 源極/汲極區域34係延伸至基板12的導電摻雜擴散區。 一般而言，電晶體結構14及16將為NMOS電晶體，因此， 源極/沒極區域34將為η型掺雜擴散區。換言之，擴散區34
87656.DOC 200406886 内的王要摻雜物將為11型摻雜物。術語「主要摻雜物」指區 域内最豐富的摻雜物。因&，若區域内既有p型摻雜物也有 η型摻雜物，則最普遍的摻雜物將為主要摻雜物。因此，應 ’主w若彳疋供足夠的臨界電壓，堆疊22之間的堆疊36(下文 將詳細說明）可結合至Nmos電晶體。 在所π結構中，源極/汲極區域34在隔離層32下延伸。 但疋，應明白，也可形成源極/汲極區域不在隔離層下延伸 的其他結構，或甚至至少取消某些隔離層的結構。此外， 源極/汲極區域34在隔離層32下之延伸可不及整個隔離層 寬度，也可延伸至整個隔離層寬度，或可延伸至隔離層之 外直到對應堆疊（未顯示）之下。 各種源極/汲極區域係連接至電容器結構42或數位線44 ，以足義DRAM記憶體陣列之各種記憶體單元。 隔離區38在電晶體結構14與16之間延伸，可用於使該等 電晶體相互電性絕緣。隔離區38包括與閘極結構“與“之 堆® 22類似的堆疊36。堆疊36包括絕緣材料24、導電塊體 28及用於閘極堆疊22的絕緣蓋34。但 例中，堆疊36可不㈣閘極堆㈣而具有大量摻雜=Γ〇 ，孩種材料與堆疊22之材料26的摻雜方式不同。 在特定方面，材料40可包括掺雜有相當濃度之相反類型 摻雜物的矽，如在源極區域34主要使用的一樣。例如，若 源極/汲極區域34主要包括η型摻雜物，則材料4〇可主要包 括Ρ型摻雜物。在摻雜閘極層4〇内使用ρ型摻雜物為主要摻 雜物，同時使η型摻雜物為源極/汲極區域34的主要摻雜物
87656.DOC 200406886 =使堆疊4G相對鄰近裝置具有較高臨界電壓。這可使堆 登王要作為用於驅動鄰近裝置之特定臨界電壓的隔離區 =不是作為電晶體結構。在本發明之某些方面，材料4〇 相當濃度的P型及_掺雜物，可（例如）包括濃度從 1广丄咖—至㈣〜。ms/em、p型及㈣摻雜物。一 般而言，摻雜物的濃度可為約lxl〇2〇at〇ms/cin3。 在本發明之特定具體實施财，材料懈包括本質上同 一類型的摻雜物（即，材料4G中至少99%㈣雜物為p型） ，或材料40可有效地包括兩種類型的摻雜物（換言之，材料 中：/方、99/。的摻雜物為p型）。或者，材料可主要為〇 型掺雜物’並㉝合至—適合之電偏壓，使絕緣裝置％可合 適地作為接地閘極。 若堆疊36係用作隔離區，其可描述為具有在一對鄰近源 極/汲極區域34之間延伸之材料塊體4〇的隔離區。而且，如 圖所示，在與堆疊36關聯之隔離層32之下，源極/汲極區域 可延伸整個隔離層寬度。或者，在隔離層32之下，鄰近源 極/汲極區域32可延伸部分隔離層寬度，或可在閘極電極下 延伸（即，在塊體40下延伸）。 堆璺36顯示具有導電層28與其他電路48接觸。在堆疊36 用作隔離區的具體實施例中，其他電路48可為與結構丨〇關 聯的電性接地，或當裝置36未開啟基礎通道時，可為相對 接地之稍微正極或負極電性。 因層40(相對於閘極堆疊22的層26)内摻雜物的變化，堆 疊36内閘極氧化物24的表面或有效厚度可相對於堆疊22的 87656.DOC -10- 200406886 閘極氧化物厚度變化。換言之，即使堆疊22與36内的閘極 乳化物24具有相同之實體厚度，堆疊36内之鬧極氧化物的 有效電性厚度相對於堆疊22將增加。 在本發明之特定方面，相關於閘極氧化物24及矽層4〇之 間的介面有一有效的摻雜物空泛區。特定言之，與矽層 6相比，矽層4〇的11型摻雜物有效濃度較低。藉由先使層 有人層26同樣的n型摻雜物濃度，再向層4〇增加足夠的p 型摻雜物以改變層40的電性特性可實現上述狀況τ型摻雜 物的濃度可足以蓋過11型摻雜物的濃度（即在層4〇中將口型 摻雜物开y成為主要摻雜物），或者，可足以對包括堆疊3 6 的電晶體結構的工作功能產生可測量之影響。 在絕緣結構38下之半導體材料基板12中可具有一摻雜 袖珍區46。摻雜袖珍區46可用重型？型原子如銦摻雜。或者 摻雜區46還可用至少一種其他p型摻雜物如硼。在絕緣結 構3盯的袖珍區46内摻雜銦或其他重型p接雜物如以或以 以提高隔離閘極36的臨界電壓是有利的。而且，袖珍區扑 内的錮可提高居中於絕緣裝置38下方的摻雜物的保留率。 錮較低的擴散性可使摻雜物對儲存節點接面的擴散最小， 藉此使接面漏電最小。當與其他p型摻雜物如硼結合使用時 ，對於一般用於使已接地閘極裝置38之各節點之間的電荷 洩露最小的濃度，可使用低劑量的其他？型摻雜物。 袖珍區46内的銦的濃度可自約J χ至約 IxlO^atoms/cm3。若袖珍區46内額外掺雜了硼，則硼的濃 度可自約 lxl012atoms/Cm3 至約 SxloUatoms/cy。
87656.DOC 200406886 植入銦的啟動可包括在約9〇〇°C溫度時熱處理約！分鐘 至約6分鐘的啟動，最好為約1分鐘至約2分鐘。在硼磷酸鹽 玻璃（borophosphosilicate glass; BPSG)的回流或一獨立步 驟中，可產生該種啟動。 摻雜區46最好具有小於閘極堆疊36之寬度的橫向寬度。 最好為，袖珍區46在裝置38下實質上居中，並具有小於或 等於裝置38之總寬度的橫向寬度，裝置38之總寬度為與閘 極堆疊36關聯之該對侧壁隔離層32之外邊緣之間的最大距 離。在一較佳組態中，摻雜區46内的重型p型原子摻雜物係 藉由一間隙與各鄰近之源極/汲極區域34相隔離。 應注意，在硼植入摻雜袖珍區46的具體實施例中，在啟 動或其他熱處理過程中，至少某些最初植入的硼可自區46 向外擴散。但是，在較佳具體實施例中，重型p型摻雜物實 質上保留於袖珍區46内，藉此避免儲存節點接面或其附近 之南濃度p型摻雜物。因此，摻雜袖珍區可稱為摻雜區之分 區。 雖然圖1顯示與摻雜通道區46結合使用之閘極堆疊36的 重型摻雜材料40，但是，本發明還包括其他具體實施例， 其中，材料40可由替代導電摻雜半導體材料如用於閘極堆 疊22之層26的材料所代替。 除圖1顯示的特性外，結構10還可包括在堆疊22(未顯示） 下的基板12區内的摻雜通道區。在特定具體實施例中，電 晶體裝置下的摻雜通道區可用非重型p型摻雜物如硼。該等 硼摻雜通道區可沒有額外增加的重型p型摻雜物，所植入硼 87656.DOC -12- 200406886 的濃度可為自約 5 xl012atoms/cm3至約 9xl〇12atoms/cm3。 在顯示的結構10中，材料40實體靠著絕緣塊體24，導電 塊體28實體靠著材料40。而且，導電塊體28可包括直接形 成於（貫體靠著）層40上的一碎化物層，並可進一步包括形 成於該矽化物層之上並與之實體靠著的一金屬層、金屬化 合物層及/或金屬合金層。 堆® 36可視為位於一 DRAM陣列内，該陣列可為（例如） 一 6 F2或8 F2陣列。 形成圖1之結構的一方法係參考圖2至13說明。在說明圖 2至13時，同樣的編號將與以上說明圖1時同樣使用。 先參考圖2 ’其顯示晶圓結構1〇之預處理階段。結構 包括基板12、絕緣層24及形成於絕緣層24上的遮罩材料1〇2 遮罩材料102可包括（例如）正或負光阻，在特定具體實施 例中可包括日本JSRtm公司的Μ1〇8γΤΜ。現參考圖3，光阻 102係以极影蝕刻方法圖案化為一對鄰近且間隔的區塊1 及1〇6。區塊1〇4具有側壁邊緣105及頂部邊緣1〇7。應明白 ，本文所用的術語「區塊」一般指任何圖案化形狀，包括 (例如）矩形、方形或曲邊形。 在顯π的具體實施例中，區塊1〇4及1〇6係形成為與絕緣 材料24只體接觸。應明白，本發明包括其他具體實施例 (未_ π )’其中遮罩材料丨〇2係直接形成於半導體材料基板 12上而沒有絕緣層24,以使區塊實體靠著基板丨2。 間隙110在圖案化區塊104及1〇6之間延伸，在顯示的具 體實施例中，絕緣材料24的一上表面112係在間隙ιι〇内曝
87656.DOC -13- 200406886 露。圖案化區塊104及106可視為覆蓋絕緣層24的一第一部 刀，留出層24的一第二部分不覆蓋。在沒有層24(未顯示） 而形成材料102的具體實施例中，圖案化區塊1〇4及1〇6可 覆蓋基板12的一第一部分，而留出基板材料之一第二部分 不覆蓋。 現參考圖4，一塗層114係形成於圖案化光阻區塊1〇4及 1〇6之上，及間隙110之内。塗層114覆蓋在區塊1〇4及1〇6 之間已曝露之絕緣材料24的至少某些部分，在某些具體實 施例中，其覆蓋絕緣材料24之所有曝露部分。塗層114係非 光阻材料，在特定應用中，其對應於Clariant國際公司稱為 AZ R200TM的材料。塗層U4實體靠著光阻區塊1〇4及1〇6， 對應於可選擇性地自絕緣材料24之曝露部分i 12上移除的 材料，同時保持附著於光阻區塊1〇4及1〇6。 在本發明之一方面，塗層114對應於稱為azr2〇〇tm的材 料，並塗佈於半導體晶圓的整體，隨後旋轉甩乾。應注意 ，AZ R200TM為水基材料，關聯Az R2〇〇tm的程序最好在與 曝露及顯影光阻程序不同的單獨室内進行，因為水可能干 擾標準的光阻處理。因此，本發明之較佳程序包括形成光 阻塊體102及在與形成塗層114不同的單獨「碗」或室内微 影蝕刻該塊體。 在形成塗層114後，半導體結構1〇係於約1〇(Γ(：至約12〇 t的溫度烘乾。該烘乾係用於將光阻1〇2的酸擴散至 R200 ，並在光阻區塊1〇4及106上交連層AZ R2〇〇tm。交 連可將塗層焊接之區塊104及106及/或形成將塗層形成2
87656.DOC -14 - 200406886 緊密附著區塊104及106的殼形。稱為AZ 材料僅 係本發明之方法可使用的材料之一。可選擇性地焊接或附 著於光阻區塊104及106的其他材料也可替代az R200tm 材料。 現參考圖5，塗層114之曝露條件為在區塊1〇4及1〇6之間 選擇性地移除塗層，同時保留塗層之一層附著於區塊1 〇4 及106。在塗層包括AZ 11200頂的應用中，可藉由將半導體 結構10曝露一包括表面活性劑的水溶液中而實現該等移除 。该溶液可選擇性地移除塗層114的非交連部分。一合適之 表面活性劑水溶液係Clariant國際公司以「SOLUTION CTM」 品名推銷的材料。在使用AZ R200TM的應用中，在移除非 交連材料後，結構10可在約130°C至約14CTC的溫度下接受 所謂的硬烘。該硬烘可完全烘乾該結構並進一步交連塗層 114保留於區塊1〇4及106周圍的部分。 保留於光阻區塊周圍的塗層114可視為界定一第二區塊 ，其橫向向外延伸至該光阻區塊的邊緣以外。特定言之， 光阻區塊104上的塗層114界定橫向邊緣116，其橫向向外 延伸至區塊104的橫向邊緣105以外，還界定頂部邊緣115 ’其在區塊104的頂部邊緣107上正向延伸。同樣，區塊^ % 周圍的塗層114包括橫向邊緣119 ’其橫向向外延伸至區塊 106的橫向邊緣1 〇9以外，並進一步包括頂部邊緣丨丨7，其在 區塊106的頂部邊緣111上正向延伸。 光阻區塊104及圍繞該光阻區塊的塗層114共同界定— 增大的遮罩區塊，其橫向寬於光阻區塊104。而且，光阻區 87656.DOC -15- 200406886 塊106及圍繞該光阻區塊的塗層114共同界定一增大的遮罩 區塊12〇，其橫向寬於光阻區塊106。在遮罩區塊118及120 (也稱為增大的區塊）之間具有較光阻區塊104及106之間窄 的間隙。換言之，塗層114使間隙11〇變窄以減少該間隙的 尺寸。 見參考圖6，結構1 〇植入一摻雜物丨22。遮罩區塊丨丨8及 120防止摻雉物植入結構丨〇的阻塞區域。未阻塞的區域對應 於最終將形成堆疊3_υ的一表面區域内的一區域。如圖 7所，植入摻雜物丨22形成摻雜袖珍區。摻雜袖珍區μ 的寬度對應於間隙110變窄後的寬度。 再參考圖6，摻雜物122可包括單一重型1)型摻雜物，如 銦，或可包括重型ρ型掺雜物及額外{)型摻雜物，如硼。雖 然圖6及7描述了使用單一摻雜步驟形成摻雜袖珍區46，但 應明白，本發明包括替代具體實施例（未顯示），其中使用 兩個或多個植入步驟向區46植入摻雜物。例如，在於光阻 區塊m及1()6上形成塗層114之間啡重型ρ型摻雜物如棚 (例如）可植入曝露區域112(圖3)。或者，在形成增大區塊ιΐ8 及120後，但在用重型ρ型摻雜物摻雜之前或之後的一獨立 步驟中，可植入一第二摻雜物。 在溫度為約90(TC時，使用熱處理處理約i分鐘至約6分 鐘可啟動摻雜物122，最好處理約丨分鐘至約2分鐘。在 BPSG回流或一獨立步騾中可啟動摻雜物1 ^。 參考圖8，材料1〇2及114(圖5)從基板12上移除。 本發明可有利地形成寬度較單獨使用微影㈣處理形
87656.DOC -16- 200406886 成的捧雜區窄的摻雜袖珍區。特定言之，若藉由特定微影 蝕刻圖案化程序，光阻區塊1〇4及1〇6(圖3)係視為盡可能相 互靠近，則本發明之處理具有有效界定之新遮罩區塊ιΐ8 及120(圖5)，其較單獨由微影餘刻處理形成的狀況相互更 近。換言之，若最初形成之間隙11〇具有可由微影蝕刻處理 達致的最小形體尺寸，則塗層114的形成可有效地將間隙 no的形體尺寸減到該可達成的最小形體尺寸以下。在特定 具體實施例中，區塊118及120之間的間隙11〇之減小寬度可 能小於或等於在形成塗層！ 14之前區塊1〇4及1〇6之間的間 隙11 〇的寬度的約一半。 在沒有絕緣材料24(未顯示）而於基板12上形成層1 〇2的 具體實施例中，可在移除材料1〇2及114但在後續處理前形 成該絕緣層。 在閘極堆疊22(圖1)下具有摻雜通道區（未顯示）的本發 明之具體實施例中（其中通道區僅用非重型p型摻雜物摻雜） ’可藉由在移除材料102及Π 4後向基板之合適區域植入摻 雜物而形成該等通道區。或者，可在形成層1〇2之前形成該 等通道區。該等通道區之形成可包括植入硼至濃度約 5xl012atoms/cm3S 約今父:^^⑺聰/謹3。 參考圖9，塊體124係形成於絕緣層24之上。塊體124可 不掺雜，如最初沈積時一樣，或可就地摻雜。在顯示的應 用中，塊體124未摻雜，因此，沒有塊體26(圖1)或塊體40 (圖1)的特性。 一圖案化遮罩材料126係形成於塊體124之上，因而阻塞 87656.DOC -17- 200406886 塊體124的部分。遮罩材料126可包括(例如)光阻，可許由 (例如）微影Μ處理形成為所_示的圖案。遮罩材料^覆 蓋結構Η)之最終將形成堆疊36之部分，同時保留結構财 其他部分不覆蓋。 參考圖10，摻雜物127植入結構1〇，特定言之，係植入 遮罩126未覆蓋之材料124(圖9)之_分。從而將才才料124轉 變成材料26。摻雜物127可包括（例如^型摻雜物（如鱗或神） 。摻雜物丨27可具有至少丨χ丨〇2%t〇ms/cm3的濃度，一般而言 ，具有約 lxl02Gat〇mS/cm3 至約 5xl02lat〇ms/cm3 的濃度。 參考圖11，遮罩材料126被移除，並為另一圖案化遮罩 材料128所代替。遮罩材料128可包括（例如）光阻，可藉由 (例如）微影蝕刻處理形成為所顯示的圖案。遮罩材料128覆 盍結構110之某些部分，同時保留將最終形成堆疊36之一部 分不覆蓋。 掺雜物129植入結構10，特定言之，係植入遮罩128未覆 蓋之材料124(圖9)之部分。從而將該材料轉變成材料4〇。 摻雜物129可具有與掺雜物127相反的導電類型。而且，摻 ♦隹物129可植入至大於1 x 1 〇2〇at〇ms/cm3的濃度。 在特定應用中，可消除遮罩126(圖9)，而掺雜物127則植 入整個材料124(圖9)。隨後，可形成遮罩128，摻雜物129 可植入至高於摻雜物127之濃度的濃度。然後，在結構10 的曝露（未阻塞）區域，摻雜物129可有效地覆蓋摻雜物127 ’以形成摻雜材料4〇及26。 參考圖12，遮罩材料128(圖11)已移除。層28及30形成於
87656.DOC -18- 200406886 結構10之上。如上所述，層28可包括矽化合物、金屬、金 屬化合物及/·或金屬合金；及層30可包括絕緣材料，如二氧 化石夕及/或氮化石夕。 參考圖13，從圖12的層24、26、28、3〇及4〇圖案化堆疊 22及36。可藉由（例如）在各層上形成圖案化光阻遮罩（未顯 π)’隨後利用合適的蝕刻溶液將圖案從遮罩傳送至各層而 實現該等圖案化。 藉由在基板12内形成源極/汲極區34(圖1顯示），並形成 側壁隔離層32(圖1所示），可將堆疊22及36組合入圖i之結 構。源極/汲極區34的形成最好在對應電晶體裝置14及16 或絕緣裝置38的侧壁隔離層32之下延伸，而不在對應堆疊 22或36下延伸。 本發明之另一應用係參考圖14至20說明。說明圖14至2〇 所用的編號與上述說明圖丨至13所用的編號相同。 圖14顯示的結構10可包括圖丨顯示之所有特性，在電晶 體閘極堆疊22下的通道區内還可包括一或兩個通道袖珍植 入物45及47。通道袖珍區45及47可包括重型p型原子植入物 如銦。在特定具體實施例中，摻雜袖珍區45及47及對應之 周圍通道區可使用一第二P型摻雜物如硼額外摻雜。在電晶 體裝置的硼摻雜通道區内使用銦袖珍摻雜物以減少通道區 所用硼的濃度係有利的。例如，在通道袖珍區45及47植入 濃度為約lxl〇12at_/Cm3至約lxl〇13at〇ms/cm3的銦的本發 明之具體實施例巾’相對於在沒有本發明之通道袖珍區Μ 及47時通道區所使用的典型硼劑量約5 χ丨〇 12at〇ms/cm3至約 87656.DOC -19- 200406886 1 χ 10 3atoms/cm3 ’通道區内所用的硼劑量可為約 1 xl〇12atoms/cml 約 2xl〇12atoms/cm3。 形成圖14之結構的一方法係參考圖15至2〇說明。一般而 T ’用於形成圖14之結構的方法可參考形成圖1之結構的上 述說明，並結合以下的替代處理步驟。先參考圖丨5，其顯 示晶圓結構10在圖2後的替代處理階段。可使用合適的微影 触刻私序形成隔離區塊2〇3、204、206及208而圖案化遮罩 材料102(圖2)。間隙210在圖案化區塊2〇3與2〇4之間、圖案 化區塊204與206之間及圖案化區塊2〇6與208之間延伸。在 顯示的具體貫施例中’絕緣層24的上表面212係曝露於間隙 210内。或者’可在沒有層24(未顯示）時形成圖案化區塊2〇3 、204、206與208，上表面212可包括基板12之半導體材料。 現參考圖16 ’塗層114係形成於圖案化光阻區塊203、 204、206及208之上，及間隙21〇之内。如上所述，藉由形 成如圖17所示的窄化間隙210，可從圖案化光阻區塊之間 選擇性地移除塗層114。在特定具體實施例中，窄化間隙 2 10的覓度可小於或等於形成塗層114之前的間隙寬度的約 一半。如圖17額外所示，選擇性地移除塗層U4可形成增大 的區塊218、219、220及221。 參考圖18，摻雜物122植入結構10，特定言之，係植入 遮罩區塊218、219、220及221未覆蓋之基板12之部分。 參考圖1 9 ’植入掺雜物122(圖1 8)以形成通道袖珍區45 及47 ’及袖珍區46。該等袖珍區的寬度對應於窄化間隙21 〇 的寬度。如上所述，掺雜物12 2可包括銦，在特定具體實施 87656.DOC -20- 200406886 例中，可頟外包括額外？型摻雜物，如硼。因此，在沒有額 外摻雜物時可用銦植入袖珍區45、46及47，或可同時植二 銦及（例如）硼。摻雜袖珍區46對應於最終將位於絕緣裝置 3 8(圖14)之下一基板區域。摻雜通道袖珍區45在最終將與 電晶體裝置14(圖14)關聯之一通道區内實質上居中。同樣 ，通迢袖珍區47對應於最終將位於電晶體裝置16(圖14)之 下的一通道區域内的一實質上居中分區。 應〉王意，在獨立於植入摻雜物122的一獨立掺雜步驟中 ，硼及/或其他摻雜物可植入將位於裝置14或16下的至少一 個通道區，或絕緣裝置3 8下的對應區。該獨立步驟可在形 成光阻區塊203、204、206與208(圖15)之前發生，或在形 成圖案化光阻區塊之後但在形成增大區堍218、219、22〇 與221(圖17)之前發生。或者，獨立摻雜可在形成增大遮罩 區塊218、219、220與221之後在銦植入物122之前或之後的 一獨立步驟中發生。 啟動錮可包括上述加熱處理。從袖珍區到周圍基板的錮 擴散最小化最好。在額外植入硼的具體實施例中，錮摻雜 袖珍區45及47可為硼擴散形成的較大通道區的分區。在較 佳具體實施例中，摻雜袖珍區45、46及47保持窄於覆蓋堆 璺的寬度。在特定具體實施例中，該等袖珍區的寬度將保 持約為宥化間隙的寬度。 參考圖20，遮罩區塊218、219、220與221從基板112上 移除。如圖20所示，然後可按上述說明（圖1〇至13及相關的 文字部分）處理半導體結構10，以形成圖丨4的結構。有利的 87656.DOC -21 - 200406886 做法為在與電晶體裝置關聯的通道袖珍區内掺雜錮使較 低痕度的蝴或其他p型摻雜物可用於該通道區，藉此減少可 向儲存節點接面擴散的摻雜物量。儲存節點接面上或其周 圍的咼濃度p型摻雜物可能增加漏電。因此，減少通道區内 使用的南擴政性摻雜物如硼的使用量有助於減少漏電。 圖21顯不可用本發明之方法形成的一替代半導體結構 10。圖21顯示的結構可能與圖14的結構一樣，不同之處為 /又有位於纟巴緣裝置38下的袖珍植入區。雖然圖21說明了完 全沒有絕緣裝置下之袖珍植入區的情況，但是本發明包括 具有輕微摻雜銦（即，少於約lxl〇12at〇ms/cm3,未顯示）的 袖％區的結構。在於絕緣裝置38下具有輕微摻雜錮的袖珍 區或沒有摻雜袖珍區的本發明之結構中，該絕緣裝置可包 括主要為p土的摻雜層(如上所述）。如熟悉技術者將明白 的可使用參考上述圖15至20說明的方法結合遮罩材料 1〇2(圖2)〈替代微影㈣圖案化可形成圖21之結構。該 替代圖案化可將對應於電晶體裝置i 4及i 6之最終位置的基 板區域曝露，同時覆蓋住基板的其他區域，包括最終將位 於絕緣裝置3 8下的區域。 圖2 2說明由本發明之另—方面所包括之半導體結構1 〇。 如圖22所示，除參考形成圖14之結構說明的步驟外，可使 用可選的處理步驟形成結構1G。如圖22所示，結構1〇中的 至少某些源極/沒極區34可包括延伸區5()、52，其可將關聯 的源極/汲極區進—步延伸至關聯的閘極裝置14、16之下。 延伸區50、52可延伸關聯的源極/汲極區34，使源汲極區延
87656.DOC -22- 200406886 伸至覆蓋之隔離層32的全部寬度。或者，延伸區可延伸源 極/沒極區至小於對應裝置下之全部隔離層寬度，或可部分 延伸源極/汲極區至閘極堆疊22之下。 在特定具體實施例中，源極/汲極區34可主要摻雜n型摻 雜物，延伸區50及52可主要掺雜p型摻雜物。在較佳具體會 施例中，延伸區5〇及52可包括重型p型摻雜物，如銦。延伸 區内的合適錮濃度為約1 x 10i2at〇ms/cm2至約 3x10 atorxis/cin2 〇 如圖22所示’包括源極/汲極延伸區5〇、52的半導體結 構10之形成可使該等延伸區僅位於與一特定堆疊22關聯之 對側壁又一之下。換言之，可在對應電晶體裝置14、16 的一單一側提供延伸植入區5〇、52。如圖22所示，最好為 ，僅在閘極14及26的位元接觸側提供延伸區5〇與52，在該 等閘極的相㈣纟節點側則沒有源、極/沒極自。有利的做法 為，利用與電晶ff裝置14及16之位元接觸側關聯之源極/ 汲極區的銦植人延伸區使通道袖珍植人區似㈣用的鋼 量減少:若具有延伸區5〇及52，袖珍通道區45及47可具有 的銦濃度約為axiou—y至約5χΐ〇1、刪，咖2，並可 額外具有有關，之半導體結構的上述濃度的硼。 形成圖22之結構的一方法係參考圖23·說明。參 23 ’其說明在連接至任何電容器結構或數位線之前， 14之顯示相同的進—步結構處理―遮罩材料m形成於社 構1〇之上，並經W案化崎露將成為電晶體裝置14及16之° 今㈣元線㈣側的基板部分。遮罩材料174可包括（例
87656.DOC -23- 200406886 光阻，可使用合適的微影蝕刻程序圖案化。 相關於結構1〇植入摻雜物176，並形成圖24顯示的延伸 E50及52。可使用—般用於形成相關於閘極的光晕植入區 的斜角植入技術植入摻雜物176。植入區5〇與52不同於 的光暈植入區，但是，在植入區5〇與52不形成環形結構，又 因為摻雜物僅在對應閘極的一侧植入，該閑極的相對側已 由遮罩材料m阻塞。摻雜物176可包括p型接雜物， 括重型P型摻雜物如銦。 ^ 可進-步處理圖24顯示的半導體結構以移除光 Π4 ’並形成圖22顯示的結構。 圖25說明本發明之另-方面包括之半導體結構1〇，將使 用與圖1至2 4所用相同的編號說明。圖2 5顯示的結構⑺類似
與圖22說明的結構，不同之處為淺溝渠絕緣區54替代了、r 緣裝置38(圖14)。 S 如熟悉技術者將明㈣，可制形成料淺溝渠絕緣區 結合本發明《上述各種方法形成圖25顯示的結㈣。在带 成可圖案化材料102(圖2)之前，在開始的處理步驟可形成 淺溝渠區54。然後，可使用上述方法圖案化材料⑽，以曝 露該等基板區同時保留覆蓋其他區域。可形成並處理塗戶 材料m以曝露最終將位於堆疊22之中心部分之下的區域曰， 同時保留遮罩其他區域’包括淺溝渠絕緣區。然後可如上 所述形成通道袖珍區45及47，之後再形成圖25顯示的額 特性。 雖然圖22及25顯示植入延伸區⑽與切系結合通道袖珍 87656.DOC -24- 200406886 區45與47使用，但是，虛日日a 丄 &月白，本發明包括有關具體實施 例，其中延伸區5〇盥 ” 5係用於沒有上述袖珍區45與47的半 導體結構。 。除上述具體實施例外，本發明包括形成閘極結構之金屬 鑲叙私序使用金屬鑲嵌程序形成結構的—範例方法係參 考圖26至29說明。 多考圖26，第一步可包括在絕緣材料24上沈積一層介電 材料202 &者’在沒有絕緣層時，介電層逝可沈積於基 板12上，在金屬鑲嵌程序之後可生長絕緣材料24。如圖％ 所示，在沈積介電層202之前，可具有源極汲極區34，或可 在閘極形成過程中或之後形成源極汲極區34。 可使用傳統方法（如微影蝕刻）圖案化介電材料2〇2，以形 成圖案化區塊203與205，該等區塊具有由一間隙分隔之側 壁204與206。可沿側壁204與206形成可移除隔離層2〇8。可 藉由（例如）沈積一層犧牲材料並各向異性蝕刻該犧牲材料 而形成可移除隔離層208。隔離層208具有橫向邊緣2〇9及 2Π，其由較側壁204與206之間的距離窄的一間隙分隔。如 圖27所示，相對於結構1〇植入摻雜物122(如上所述）以形成 摻雜袖珍區212。掺雜袖珍區212的寬度對應於橫向邊緣2〇9 與211之間的寬度。 參考圖27,隔離層208已移除’ 一多晶碎層214沿側壁204 與206保形沈積於結構10上。如圖28所示，一閘電極材料216 如WN/W或包括金屬及/或金屬氮化物的其他化合物可沈積 於该多晶珍層上。 87656.DOC -25- 200406886 >乡考圖29，如圖所不，實施用於（例如）化學機械研磨的 平整化步驟.以具有金屬閘電極細的平整化閘極結構。該 間極結構之寬度對應於側壁綱與裏之間的距離。因此， 摻庫袖珍區212的寬度可能小於該間極結構的寬度，在特 定具體實施例袖珍區112的寬度可能小於 結構寬度一半。 如上所述，在金屬鑲嵌閘極結構及周園柚珍區下的通道 區（如圖29所示）可相對於閘極堆疊結構如％額外包括蝴 。源極汲極延伸部分(未顯示)可與閘極—起使 述方法形成。 上 、本發明已使用或多或少僅關於結構性方法特性的語言 說明。但是，應'明白，本發明不限於所示及所說明的特：
特性，因為本文披露的構件包㈣施本發明之較佳形式。 因此，本發明主張在所附申請專 / J 式或其變更的權利。 …圍内的所有形 【圖式簡單說明】 本發明之較佳具體實施例係參考以下附圖說明。 圖1係可於本發明之特定具體實施例中形成的半導體 圓結構的一片段的概略斷面圖。 ^ 圖2係可用於形成圖夏之結構的製造預備階段的半導 晶圓結構之一片段的概略斷面圖。 寸 圖3係圖2晶圓片段在圖2後之處理階段的圖。 圖4係圖2之片段在圖3後之處理階段的圖。 圖5係圖2之片段在圖4後之處理階段的圖。
87656.DOC -26 - 200406886 圖6係圖2之片段在圖5後之處理階段的圖。 圖7係圖2之片段在圖6後之處理階段的圖。 圖8係圖2之片段在圖7後之處理階段的圖。 圖9係圖2之片段在圖8後之處理階段的圖。 圖10係圖2之片段在圖9後之處理階段的圖。 圖11係圖2之片段在圖1〇後之處理階段的圖。 圖12係圖2之片段在圖11後之處理階段的圖。 圖13係圖2之片段在圖12後之處理階段的圖。 圖14係可於本發明之第二項具體實施例中形成的半導 體晶圓結構的一片段的概略斷面圖。 圖15係圖2之晶圓片段在圖2後之替代處理階段的圖。 圖16係圖2之片段在圖15後之處理階段的圖。 圖17係圖2之片段在圖16後之處理階段的圖。 圖1 8係圖2之片段在圖17後之處理階段的圖。 圖19係圖2之片段在圖is後之處理步驟的圖。 圖20係圖2之片段在圖19後之處理階段的圖。 圖21係可於本發明之第三項具體實施例中形成的半導 體晶圓結構的一片段的概略斷面圖。 圖22係可於本發明之第四項具體實施例中形成的半導 體晶圓結構的一片段的概略斷面圖。 圖23係圖2之片段在與圖14之結構類似的一結構的—替 代處理階段的圖。 圖24係圖2之片段在圖23後之處理步驟的圖。 圖25係可於本發明之第五項具體實施例中形成的半導 87656.DOC -27- 200406886 體晶圓結構的一片段的概略斷面厨。 圖26係根據本發明之一項替代具體實施例之處於製造 預備階段的半導體晶圓結構之一片段的概略斷面圖。 圖27係圖26之晶圓片段在圖26後之處理階段的圖。 圖28係圖26之片段在圖27後之處理階段的圖。 圖29係圖26之片段在圖28後之處理階段的圖。 【圖式代表符號說明】 10 半導體結構 12 基板 14 裝置 16 裝置 22 遠日曰體閑極堆疊 24 絕緣材料 26 導電摻雜半導體材料 28 導電塊體 30 絕緣蓋 32 絕緣隔離層 34 源極/汲極區 36 堆疊 38 絕緣裝置 40 重摻雜材料 42 電容器結構 44 數位線 45 通遒柚珍植入區
87656.DOC -28- 200406886 46 摻雜袖珍區 47 通道袖珍植入區 48 電路 50 延伸區 52 延伸區 54 淺溝渠絕綠區 102 可圖案化材料 104 隔離區塊 105 側壁邊緣 106 隔離區塊 107 頂部邊緣 109 橫向邊緣 110 間隙 111 頂部邊緣 112 曝露區 114 塗層 115 頂部邊緣 116 橫向邊緣 117 頂邵邊緣 118 遮罩區塊 119 橫向邊緣 120 遮罩區塊 122 摻雜物 124 塊體 87656.DOC -29- 200406886 126 圖案化遮罩材料 127 摻雜物 128 圖案化遮罩材料 129 摻雜物 174 遮罩材料 176 摻雜物 202 介電質材料 203 圖案化區塊 204 側壁 205 圖案化區塊 206 侧壁 208 可移除隔離層 209 橫向邊緣 210 間隙 211 橫向邊緣 212 上表面 214 多晶梦層 216 閘電極材料 218 增大的區塊 219 增大的區塊 220 增大的區塊 221 增大的區塊 87656.DOC -30-

Claims (1)

  1. 200406886 拾、申請專利範園： 1 _ 一種半導體結構，包含： 一對由一半導體材料支撐的閘極結構；以及 一位於該對閘極結構之間的隔離區，該隔離區包括： 一在孩半導體材料内的錮摻雜袖珍區，該袖珍區包 括一第一寬度；以及 一位於該袖珍區上之第三閘極結構，該第三閘極結 構包括一閘極堆疊，其橫向寬度大於該第一寬度。 2.如申請專利範圍第丨項之半導體結構，其中該袖珍區具 有一鋼濃度自約 lxl〇l2at〇ms/cm3 至約 ixl〇13at〇ms/cm3 〇 3·如申請專利範圍第1項之半導體結構，其進一步包括部 分在該第三閘極結構下延伸之一對源極/汲極區，該源 極/汲極區主要摻雜一 11型摻雜物，其中該第三閘極結構 的該閘極堆疊包括主要摻雜—p型摻雜物的一層導電 掺雜材料。
    5·如申請專利範圍第丨項之半導體結構，其中該對閑極結 構包括具有電晶體堆疊的一集 堆疊具有一電晶體堆疊寬度， 毛為半導體材料内界定的一超 一對電晶體，各該等電晶體 度’其中各該電晶體係沈積 一通道區上，各通道區包括 寬度。 雜通道袖珍區，其袖珍寬度小於該電晶體堆疊 87656.DOC 申叩專利範園第5項之半導體結構，其中該等通道區 系額外接雜濃度自約丨X H^atoms/cm3至約 2xl〇12atoms/cm3的硼。 申明專利範圍第i項之半導體結構，其中各該對閘極 結構包括： 一多晶石夕層；以及 —位於該多晶矽層上的金屬材料，該金屬材料具有 —平整化上表面。 8· —種半導體結構，包括： 對由一半導體材料支撐的閘極結構；以及 、：位於該對閘極結構之間的隔離區，該隔離區包括 位於藏半導體材料内的一錮掺雜袖珍區。 9. 如申请專利範圍第8項之半導體結構，其中各該對間極 結構包括一含鎢層。 10. —種半導體結構，包括： 一對位於一半導體材料内的通道區，各該通道區的 至少一部分為銦摻雜分區，各錮摻雜分區具有一第一 寬度；以及 一對由一隔離區分隔的電晶體結構，該隔離區使該 等電晶體結構相互絕緣，各電晶體結構係沈積於有該 對通運區組成的一通道區上，各該電晶體結構包括具 有大於孩第一寬度的一第二寬度的_電晶體閘極，各 該閘極係在該對應通道區上實質上横向居中。 11·如申請專利範圍第10項之半導體結構，其中該隔離區 87656.DOC 200406886 包括一淺溝渠絕緣區。 12.如申請專利範圍第10項之半導體結構，其中該隔離區 包括—隔離閘極，其具有一第一導電摻雜材料由-居 間絕緣材料隔離於-第二導電掺雜材料；該第一導電 摻雜材料包括—p型主要摻雜物，並進—步在該隔= 極下包括銦摻雜袖珍區。 13·如申請專利範圍第1G項之半導體結構，其中該隔離區 包括一隔離閘極，並進一步包括一掺雜袖珍區沈積於 位於該隔離閘極下之該基板上，並相對於該隔離閘梅 實質上橫向居中。 14.:申請專利範圍第13項之半導體結構，其中該掺雜袖 珍區係輕度摻雜錮，其中該隔離閘極包括一第一導電 摻雜材料由-居間絕緣材料隔離於一第二導電接雜^ 料’其中β第-導電摻雜材料的_主要摻雜物為p型。 Μ·如申請專利範圍第13項之半導體結構，其中至少該摻 雜袖珍區之部分為錮摻雜。 16· —種半導體結構，包含·· 一場效電晶體，其具有一存取側及一相對之位元線 側； 7 一對與該場效電晶體關聯之源極/汲極區，該等源極/ 汲極區 < 一係該場效電晶體裝置之該存取側，而該另一 源極/汲極區為該場效電晶體裝置之該位元線側；以及 一僅與該對源極/汲極區之一關聯的銦植入區。 17·如申叫專利範圍第16項之半導體結構，其中該銦植入 87656.DOC 200406886 區係在該場效電晶體之該位元線側與該源極/沒極區關 聯。 18. —種半導體結構，包含： 一半導體基板； 一對位於該半導體材料基板内的導電摻雜擴散區， 該等導電摻雜擴散區包括一第一類型掺雜物； '一位於該基板上的電晶體結構’該電晶體結構包括· 一置於該對擴散區之間的閘極，其具有一對相對 立之侧壁； 沿該等對立之側壁的隔離層，該等導電摻雜擴散 區係於該等隔離層下延伸；以及 一在該電晶體結構之一第一側具有而該電晶體結構 之一相對第二側沒有的擴散區延伸部分，該擴散區延 伸部分包括一第二類型摻雜物，並且，在該電晶體結 構下，在該電晶體結構之該第一側的該擴散區較該電 晶體結構之該第二側的該擴散區延伸得更遠。 19. 如申請專利範圍第18項之半導體結構，其中該第一類 型摻雜物係一 η型，該第二類型摻雜物係一 p型。 20. 如申請專利範圍第18項之半導體結構，其中該第二類 型掺雜物係錮。 21. 如申請專利範圍第18項之半導體結構，其中包括該擴 散區延伸部分之該擴散區係與一位元線接點關聯。 22. —種半導體結構，包含： 一半導體材料基板； 87656.DOC 200406886 一位於該半導體基板材料上之第一及第二電晶體結 構，各該第一及第二電晶體結構具有相對立之側壁及 沿該等側壁之一對絕緣隔離層； 一位於該基板内的第一及第二源極/沒極區，該第一 電晶體結構係位於該第一及第二源極/汲極區之間，該 第一源極/汲極區之一第一端係於該第一電晶體結構之 一第一側在該隔離層下延伸，該第二源極/汲極區係在 該第一電晶體結構之一相對第二側在該隔離層下延伸； 一位於該基板内的第三及第四源極/汲極區，該第二 電晶體結構係位於該第二及第四源極/沒極區之間’該 第四源極/汲極區之一第一側係於該第二電晶體結構之 一第一側在該隔離層下延伸，該第三源極/汲極區係在 該第二電晶體結構之一相對第二側在該隔離層下延伸 ;該第一、第二、第三及第四源極/汲極區係共同摻雜 一第一類型摻雜物； 一與第一源極/汲極區之該第一側關聯之源極/汲極 延伸部分，該源極/汲極延伸部分係摻雜一第二類型摻 雜物，並在該第一電晶體結構下將該第一源極/汲極區 之該第一侧延伸得更遠；該第一源極/汲極區之一第二 側沒有延伸部分，該第二源極/汲極區也沒有延伸部分。 23. 如申請專利範圍第22項之半導體結構，其進一步包括 在各該第一及第二電晶體結構之下於該基板内界定的 通道區，該等通道區的至少一部分係摻雜錮。 24. 如申請專利範圍第22項之半導體結構，其進一步包括 87656.DOC 200406886 與該第四源極/汲極區之該第一側關聯之一源極/汲極 延伸部分，該源極/汲極延伸部分係掺雜一第二類型掺 雖物’並在該第二電晶體結構下將該第四源極/汲極區 之该第一側延伸得更遠；該第四源極/汲極區之一第二 側/又有延伸邵分，該第三源極/波極區也沒有延伸部分。 25.如申請專利範圍第22項之半導體結構，其進一步包括 位於該第一及第二電晶體結構之間的一絕緣結構。 26·如申請專利範圍第25項之半導體結構，其進一步包括 —摻雜袖珍區位於該半導體材料内之該絕緣結構之下 ’該袖珍區之至少一部分係摻雜銦。 27. 如中請專利範圍第抑之半㈣結構，其巾該絕緣結 構，包括-第-導電摻雜材料由一居間絕緣材料隔離於 T第二導電掺雜材料；該第—導電掺雜材料係接雜至 少1 X 1018at〇ms/cm3的n型摻雜物及至少 lxl〇18atoms/cm3 的 ρ型摻雜物。 28. 如申請專利範園第27項之半導體結構，其㈣第一導 電摻雜材料之一主要摻雜物係p型。 29·如申請專利範圍第28 干等結構，其在該絕緣結 構下沒有任何銦植入區。 3〇=申請專利範圍第28項之半導體結構，其在該絕㊆ 構下具有一輕度摻雜銦植入區。 31.t申料利範園第22項之半導體結構，其進-步包料 万旧弟一及第二電晶體結構之間的—淺溝渠絕緣區。 32· —種DRAM結構，包括 87656.DOC -6- 200406886 一第一與一第二閘極結構； 四個節點，該四個節點包括一第一節點、一第二節 點、一第三節點及一第四節點，該第一節點係透過該 第一閘極結構與該第二節點閘極電性連接，該第三節 之位置點係透過該第二閘極結構與該第四節點位置閘 極電性連接；四個節點各具有與之關聯之一擴散區， 與該第一及第二節點關聯之該等擴散區各在該第一閘 極結構下延伸，與該第三及第四節點關聯之該等擴散 區各在該第二閘極結構下延伸； 一位於該第二及第三節點之間的隔離區，該隔離區 使該第一及第二閘極結構相互電性絕緣； 一與該第一節點電性連接之位元線接點； 一與該第二節點電性連接之電容器結構，該電容器 結構包括一儲存節點； 一與該第一節點關聯之該擴散區内的錮植入區，該 銦植入區係位於靠近該第一節點的該第一閘極結構之 下；以及 沒有與該第二節點關聯之該擴散區内一錮植入區。 33·如申請專利範圍第32項之DRAM結構，其中該錮植入區 係一第一銦植入區，其進一步包括： 一第二銦植入區，該第二錮植入區係位於與該第四 節點關聯且在該第二閘極之下的該擴散區，其中該第 四節點與有一位元線接點電性連接；以及 沒有與該第三節點關聯之該擴散區關聯的一銦植入 87656.DOC -7- 200406886 區。 34·如申請專利範圍第32項之DRAM結構，其中該隔離區包 括具有一總寬度之一絕緣結構，並進一步包括一捧雜 袖珍區位於該絕緣結構之下，該摻雜袖珍區之寬度小 於或等於該絕緣結構之一總寬度的約—半。 3 5.如申請專利範圍第3 2項之D R A M結構，其中各該閘極結 構包括相對之閘極側壁與一對絕緣隔離層，其具有沿 著及面對該等閘極侧壁之内表面與遠離該等側壁之外 表面，各該閘極結構包括一總寬度，其對應於與該對 應閘極關聯之該對絕緣隔離層之該等外表面之間的最 大距離，其中孩DRAM結構進一步包括各該等閘極結構 下之導電摻雜通道區，該等通道區之至少一部分係摻 雜銦，該部分之寬度小於或等於該閑極結構之該總寬 度的約一半。 36. 種在半導體基板中形 < 一接雜區的方法，包括·· 在一半導體基板之半導體材料上形成一對區塊，該 對區塊係由一具有一第一距離之間隙相互隔開； 窄化該間隙；以及 透過該窜化之間隙向該半導體材料植人摻雜物，以 在該半導體材料中形成一摻雜區。 37. 如申請專利範圍第36項之方法，其中該等區塊包括圖 案化之光阻，並具有相對之側壁，其中f化該間隙包 括： 在該圖案化光阻及該間隙内之該基板上形成一塗層 87656.DOC 200406886 ;以及 從該間隙内之該基板之至少一部分上選擇性地移除 該塗層，同時保留該光阻區塊上之該塗層，該塗層材 料形成面對該等相對之側壁的側壁延伸部分。 3 8.如申請專利範圍第36項之方法，其中透過該窄化間隙 植入摻雜物包括植入銦至一濃度約為lxl〇12atoms/cm3 至約 1 X1013atoms/cm3。 39·如申請專利範圍第36項之方法，其中透過該窄化間隙 植入摻雜物包括植入硼至一濃度約為1 xl012atoms/cm3 至約2 X l〇12atoms/cm3，及植入銦至〆濃度約為 1 xl〇12at〇ms/cml 約 i xl0uat〇ms/cm3。 40·如申請專利範圍第36項之方法，其中透過該窄化間隙 植入摻雜物包括植入一第二摻雜物，該方法進一步包 括在植入該第二摻雜物之前，向該半導體材料植入一 第一掺雜物。 41·如申請專利範圍第40項之方法，其中該第一摻雜物包 括删，該第二摻雜物包括錮。 42·如申凊專利範圍第4〇項之方法，其中植入該第一摻雜 物係發生於延伸該等區塊之前。 43 ·如申4專利範圍第4〇項之方法，其中植入該第一摻雜 物係發生於窄化該間隙之時。 44.如申請專利範圍第36項之方法，其進一步包括在約9⑻ Qc的溫度啟動該摻雜物約丨分鐘至約6分鐘。 45· —種形成一半導體結構的方法，包括·· 87656.DOC -9- 200406886 在一半導體基板材料上形成一可圖案化材料層； 圖案化該可圖案化材料層，以形成至少兩個圖案化 區塊’其為由一第一間隙分隔之一對鄰近區塊； 在該對鄰近區塊上及該對鄰近區塊之間的該第一間 隙上形成一塗層； 從該第一間隙選擇性地移除該塗層，同時保留該對 鄰近區塊上的該塗層；該對鄰近區塊與該塗層一起界 疋由一第二間隙分隔之一對增大之區塊；該第二間隙 窄於該第一間隙； 在該等增大之區塊保留於該半導體基板材料上之時 ，在該第二間隙内之該半導體材料内植入至少一摻雜 物，以形成一摻雜區；以及 從該半導體基板材料上移除該等增大之區塊。 46·如申叫專利範圍第45項之方法，其中該可圖案化材料 包括光阻，其中該塗層包括當曝露於該光阻之酸時交 聯的一材料。 如申w專利範圍第45項之方法，其中該塗層對應於 Clariant國際公司稱為az R200TM的一材料。 48_如申請專利範圍第45項之方法，其中該等圖案化區塊 係使用一微影蝕刻程序形成；其中該微影蝕刻程序係 限毛居彳政影I虫刻程序可達致之最小形體尺寸，該第一 間隙對應於約該最小形體尺寸；且其中由植入形成之 邊半導體材料之該摻雜區具有其寬度小於該最小形體 尺寸之一區。 87656.DOC •10- 200406886 49. 50. 51. 52. 53. 如申凊專利範圍第48項之方法，其中該區域寬度小於 或等於該最小形體尺寸之約50%。 如申請專利範圍第45項之方法，其進一步包括： 在該半導體基板材料内形成一第一源極/汲極區與一 第二源極/汲極區，該第一源極/汲極區係橫向間隔於該 摻雜區之一第一邊緣，該第二源極/汲極區係橫向間隔 於該摻雜區之一第二相對邊緣；以及 在該摻雜區上形成一絕緣塊體，該第一與第二源極/ 及極區邵分在該絕緣塊體下延伸。 如申請專利範圍第5 0項之方法，其中該絕緣塊體包括 一閘極堆疊，該閘極堆疊包括一導電摻雜材料由一絕 緣材料層隔離於該掺雜區，該導電摻雜材料層係主要 摻雜一 p型摻雜物，且其中該等源極/汲極區係主要掺雜 一 η型摻雜物。 如申請專利範圍第50項之方法，其進一步包括在該半 導體基板上形成一對電晶體裝置，該等電晶體裝置係 由該絕緣塊體相互電性絕緣。 一種DRAM形成方法，包括： 在一基板上形成一第一字元線與一第二字元線，各 字元線包括一對相對之側壁； 界定靠近該等字元線的四個節點，該四個節點包括 一弟一卽點、弟一郎點、第三節點及第四節點，該第 一卽點係透過遠弟一字元線與該弟一節點閘極電性連 接，及該第四節點係透過該第二字元線與該第三節點 87656.DOC -11 - 200406886 閘極電性連接； 界定一第一、第二、第三及第四擴散區，該第一擴 散區係與該第一節點關聯，該第二擴散區係與該第二 節點關聯，該第三擴散區係與該第三節點關聯，該第 四擴散區係與該第四節點關聯； 在該第一字元線與該第二字元線之界定一隔離區， 該隔離區使該第一與第二字元線相互電性絕緣； 沿各字元線之相對側壁形成一對隔離層，該第一及 第二擴散區在該第一字元線下延伸一初始距離，該第 三及第四擴散區在該第二字元線下延伸一初始距離； 以及 在該第一字元線下將該第一擴散區延伸較該初始距 離更遠的距離，而不延伸該第二擴散區。 54·如申請專利範圍第53項之方法，其進一步包括在該第 二字元線下將該第四擴散區延伸較該初始距離更遠的 距離，而不延伸該第三擴散區。 5 5 ·如申請專利範圍第5 3項之方法，其中該等隔離層具有一 離層覓度，且其中該初始距離小於該隔離層寬度。 56·如申請專利範圍第53項之方法，其中各該擴散區係導 電摻雜一第一類型摻雜物，其中該延伸包括光暈植入 一第二類型摻雜物。 57·如申請專利範圍第53項之方法，其中該等擴散區係主 要接雜η型摻雜物，且其中該延伸包括形成主要摻雜p 型摻雜物的延伸區。 87656.DOC -12· 200406886 58. 如申請專利範圍第53項之方法，其中該隔離區包括一 淺溝渠絕緣區。 59. 如申請專利範圍第53項之方法，其進一步包括： 形成一第一與第二電容器結構；該第一電容器結構 係與該第二節點電性連接，該第二電容器結構係與該 第三節點電性連接；以及 形成一第一位元線接點與該第一節點電性連接及一 第二位元線接點與該第三節點電性連接。 60. 如申請專利範圍第53項之方法，其中界定一隔離區包 括： 在該半導體基板内形成一摻雜袖珍區，該掺雜袖珍 區包括一袖珍寬度；以及 在該基板及該袖珍區上形成一絕緣塊體，該絕緣塊 體具有大於該袖珍區寬度之一總塊體寬度。 61. 如申請專利範圍第60項之方法，其中該絕緣塊體包括： 一位於該基板上之閘極堆疊，該閘極堆疊具有相對 之側壁； 一對沿該等相對側壁之絕緣隔離層，該總塊體寬度 係在該基板之一表面測量時之該對絕緣隔離層之外邊 緣之間的距離；以及 其中該總塊體寬度係至少約為該袖珍區寬度的兩倍。 62. —種形成一半導體結構的方法，包括： 在一半導體基板材料上形成一介電材料層； 圖案化該介電材料層以形成至少兩個圖案化區塊， 87656.DOC -13- 200406886 即由一第一間隙分隔之一對鄰近區塊，各區塊在該第 一間隙内具有一側壁； 在該第一間隙内沿該等側壁形成一對隔離層，該等 隔離層具有由一間隙隔離之橫向邊緣，該第二間隙窄 於該第一間隙； 當該等隔離層保留於該等侧壁時，在該第二間隙内 向該半導體材料植入至少一摻雜物，以形成一摻雜區 ;以及 沿該等側壁移除該等隔離層。 63. 如申請專利範圍第62項之方法，其進一步包括在移除 該等隔離層後，在該間隙内沿該等側壁在該半導體材 料上形成一多晶石夕層。 64. 如申請專利範圍第63項之方法，其進一步包括： 在該多晶石夕層上沈積包括至少一種金屬與一種金屬 氮化物之一的一材料；以及 平整化該材料。 87656.DOC -14-
TW092123474A 2002-08-26 2003-08-26 Semiconductor constructions and methods of forming thereof TWI232548B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/229,336 US6756619B2 (en) 2002-08-26 2002-08-26 Semiconductor constructions

Publications (2)

Publication Number Publication Date
TW200406886A true TW200406886A (en) 2004-05-01
TWI232548B TWI232548B (en) 2005-05-11

Family

ID=31887653

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092123474A TWI232548B (en) 2002-08-26 2003-08-26 Semiconductor constructions and methods of forming thereof

Country Status (9)

Country Link
US (11) US6756619B2 (zh)
EP (1) EP1532678A2 (zh)
JP (1) JP2005536893A (zh)
KR (1) KR100642404B1 (zh)
CN (2) CN100419992C (zh)
AU (1) AU2003270029A1 (zh)
SG (1) SG149698A1 (zh)
TW (1) TWI232548B (zh)
WO (1) WO2004019384A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI630703B (zh) * 2013-02-26 2018-07-21 賽普拉斯半導體公司 基於嵌入式矽氧氮氧半導體的記憶體單元
TWI832738B (zh) * 2022-04-11 2024-02-11 力旺電子股份有限公司 可編程可抹除的非揮發性記憶胞

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100937650B1 (ko) * 2002-12-30 2010-01-19 동부일렉트로닉스 주식회사 반도체 장치의 트랜지스터 제조 방법
US6936518B2 (en) * 2004-01-21 2005-08-30 Intel Corporation Creating shallow junction transistors
US8996722B2 (en) * 2004-11-01 2015-03-31 Alcatel Lucent Softrouter feature server
US20060134917A1 (en) * 2004-12-16 2006-06-22 Lam Research Corporation Reduction of etch mask feature critical dimensions
KR20060076011A (ko) * 2004-12-29 2006-07-04 삼성전자주식회사 반도체 소자 및 그 형성 방법
US20070015847A1 (en) * 2005-07-15 2007-01-18 Applied Materials, Inc. Red printing ink for color filter applications
US20070176016A1 (en) * 2006-02-01 2007-08-02 Green Kenneth I Sprinkler station expander
US8852851B2 (en) 2006-07-10 2014-10-07 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US8106519B2 (en) * 2008-04-22 2012-01-31 Macronix International Co., Ltd. Methods for pitch reduction
US7989307B2 (en) 2008-05-05 2011-08-02 Micron Technology, Inc. Methods of forming isolated active areas, trenches, and conductive lines in semiconductor structures and semiconductor structures including the same
US10151981B2 (en) 2008-05-22 2018-12-11 Micron Technology, Inc. Methods of forming structures supported by semiconductor substrates
US8409457B2 (en) * 2008-08-29 2013-04-02 Micron Technology, Inc. Methods of forming a photoresist-comprising pattern on a substrate
US8039399B2 (en) * 2008-10-09 2011-10-18 Micron Technology, Inc. Methods of forming patterns utilizing lithography and spacers
US8796155B2 (en) 2008-12-04 2014-08-05 Micron Technology, Inc. Methods of fabricating substrates
US8247302B2 (en) 2008-12-04 2012-08-21 Micron Technology, Inc. Methods of fabricating substrates
US8273634B2 (en) 2008-12-04 2012-09-25 Micron Technology, Inc. Methods of fabricating substrates
US8268543B2 (en) * 2009-03-23 2012-09-18 Micron Technology, Inc. Methods of forming patterns on substrates
US9330934B2 (en) 2009-05-18 2016-05-03 Micron Technology, Inc. Methods of forming patterns on substrates
US20110129991A1 (en) * 2009-12-02 2011-06-02 Kyle Armstrong Methods Of Patterning Materials, And Methods Of Forming Memory Cells
US8518788B2 (en) 2010-08-11 2013-08-27 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8455341B2 (en) 2010-09-02 2013-06-04 Micron Technology, Inc. Methods of forming features of integrated circuitry
JP2012256012A (ja) * 2010-09-15 2012-12-27 Semiconductor Energy Lab Co Ltd 表示装置
US8575032B2 (en) 2011-05-05 2013-11-05 Micron Technology, Inc. Methods of forming a pattern on a substrate
US9076680B2 (en) 2011-10-18 2015-07-07 Micron Technology, Inc. Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array
US8669620B2 (en) * 2011-12-20 2014-03-11 Mika Nishisaka Semiconductor device and method of manufacturing the same
US9177794B2 (en) 2012-01-13 2015-11-03 Micron Technology, Inc. Methods of patterning substrates
US8629048B1 (en) 2012-07-06 2014-01-14 Micron Technology, Inc. Methods of forming a pattern on a substrate
US9337190B2 (en) * 2013-03-12 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including dummy isolation gate structure and method of fabricating thereof
US9997617B2 (en) 2013-03-13 2018-06-12 Qualcomm Incorporated Metal oxide semiconductor (MOS) isolation schemes with continuous active areas separated by dummy gates and related methods
US11430895B2 (en) * 2020-06-03 2022-08-30 Micron Technology, Inc. Transistors including oxide semiconductive materials, and related microelectronic devices, memory devices, electronic systems, and methods
KR102881356B1 (ko) * 2020-10-15 2025-11-04 삼성전기주식회사 인쇄회로기판
CN115701211B (zh) * 2021-07-16 2025-09-26 长鑫存储技术有限公司 半导体结构及其制作方法

Family Cites Families (152)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US386003A (en) * 1888-07-10 Window
US986A (en) * 1838-10-19 Close stove for heating apabtments
US590614A (en) * 1897-09-28 Combined hay and stock rack
US164846A (en) * 1875-06-22 Improvement in nut-locks
US539709A (en) * 1895-05-21 Harness-pad
US612166A (en) * 1898-10-11 Safety attachment for windows
US182829A (en) * 1876-10-03 Improvement in wheel-plows
US627524A (en) * 1898-07-07 1899-06-27 Emil B Petersen Heat or cold indicator.
US628579A (en) * 1898-09-12 1899-07-11 Jessie D Ennis Metal ceiling and side-wall plate.
US640002A (en) * 1899-06-20 1899-12-26 George Kracker Garment-supporter.
US644548A (en) * 1899-08-03 1900-02-27 Smith Ferris Nut-lock.
US2856326A (en) * 1956-03-19 1958-10-14 Nat Dairy Prod Corp Lactate composition for treatment of bovine ketosis
US3225784A (en) * 1963-02-25 1965-12-28 George R Call Low pressure warning device
US3397909A (en) * 1966-10-18 1968-08-20 Jesse E. Gossman Camper unit structure
JPS4843590A (zh) * 1971-10-04 1973-06-23
US4553098A (en) * 1978-04-05 1985-11-12 Hitachi, Ltd. Battery checker
US4366338A (en) * 1981-01-09 1982-12-28 Massachusetts Institute Of Technology Compensating semiconductor materials
US4570331A (en) 1984-01-26 1986-02-18 Inmos Corporation Thick oxide field-shield CMOS process
US4686000A (en) 1985-04-02 1987-08-11 Heath Barbara A Self-aligned contact process
JPS6272144A (ja) * 1985-09-25 1987-04-02 Toshiba Corp 半導体装置
US4826756A (en) * 1987-07-01 1989-05-02 Texas Instruments Incorporated Low temperature deep ultraviolet resist hardening process using zenon chloride laser
US4838991A (en) * 1987-10-30 1989-06-13 International Business Machines Corporation Process for defining organic sidewall structures
US4937756A (en) 1988-01-15 1990-06-26 Industrial Technology Research Institute Gated isolated structure
US5225704A (en) * 1988-07-08 1993-07-06 Mitsubishi Denki Kabushiki Kaisha Field shield isolation structure for semiconductor memory device and method for manufacturing the same
JP2507557B2 (ja) 1988-09-29 1996-06-12 三菱電機株式会社 半導体装置の製造方法
JPH0713877B2 (ja) 1988-10-19 1995-02-15 株式会社東芝 半導体メモリ
US5097300A (en) 1989-03-28 1992-03-17 Seiko Epson Corporation Semiconductor device and manufacturing method thereof
US4985740A (en) * 1989-06-01 1991-01-15 General Electric Company Power field effect devices having low gate sheet resistance and low ohmic contact resistance
USH986H (en) 1989-06-09 1991-11-05 International Business Machines Corporation Field effect-transistor with asymmetrical structure
US5027171A (en) * 1989-08-28 1991-06-25 The United States Of America As Represented By The Secretary Of The Navy Dual polarity floating gate MOS analog memory device
JP2571136B2 (ja) * 1989-11-17 1997-01-16 日本ゼオン株式会社 ポジ型レジスト組成物
US5164806A (en) 1990-05-23 1992-11-17 Mitsubishi Denki Kabushiki Kaisha Element isolating structure of semiconductor device suitable for high density integration
JPH04105328A (ja) 1990-08-24 1992-04-07 Mitsubishi Electric Corp 半導体装置の製造方法
JP2547663B2 (ja) * 1990-10-03 1996-10-23 三菱電機株式会社 半導体装置
US5168072A (en) * 1990-10-12 1992-12-01 Texas Instruments Incorporated Method of fabricating an high-performance insulated-gate field-effect transistor
US5251128A (en) 1990-11-19 1993-10-05 General Electric Company Motion artifact reduction in projection imaging
US5255112A (en) * 1990-12-20 1993-10-19 Hitachi, Ltd. Optical scanning apparatus and system
US5369295A (en) * 1992-01-28 1994-11-29 Thunderbird Technologies, Inc. Fermi threshold field effect transistor with reduced gate and diffusion capacitance
KR920022553A (ko) * 1991-05-15 1992-12-19 문정환 Ldd 소자의 구조 및 제조방법
US5289026A (en) 1991-08-14 1994-02-22 Intel Corporation Asymmetric floating gate overlap for improved device characteristics in buried bit-line devices
JP2988597B2 (ja) * 1991-08-27 1999-12-13 株式会社エスジー 回転位置検出装置
US5353012A (en) 1992-05-14 1994-10-04 Bartronix, Inc. Bed position and activity sensing apparatus
US5338960A (en) 1992-08-05 1994-08-16 Harris Corporation Formation of dual polarity source/drain extensions in lateral complementary channel MOS architectures
JP3247801B2 (ja) * 1993-07-27 2002-01-21 三菱電機株式会社 Ｓｏｉ構造を有する半導体装置およびその製造方法
US5498898A (en) * 1993-12-28 1996-03-12 Nippon Steel Corporation Semiconductor device using element isolation by field shield
EP0694211B1 (en) 1994-02-17 2001-06-20 National Semiconductor Corporation A method for reducing the spacing between the horizontally-adjacent floating gates of a flash eprom array
US5661053A (en) * 1994-05-25 1997-08-26 Sandisk Corporation Method of making dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers
JP3802942B2 (ja) * 1994-09-01 2006-08-02 株式会社ルネサステクノロジ 半導体装置、半導体記憶装置および半導体記憶装置の製造方法
JPH08130295A (ja) 1994-09-08 1996-05-21 Mitsubishi Electric Corp 半導体記憶装置および半導体装置
US5429956A (en) 1994-09-30 1995-07-04 United Microelectronics Corporation Method for fabricating a field effect transistor with a self-aligned anti-punchthrough implant channel
US6331458B1 (en) * 1994-10-11 2001-12-18 Advanced Micro Devices, Inc. Active region implant methodology using indium to enhance short channel performance of a surface channel PMOS device
JP3322492B2 (ja) 1994-11-28 2002-09-09 三菱電機株式会社 半導体装置およびその製造方法
TW304301B (zh) * 1994-12-01 1997-05-01 At & T Corp
DE69531282T2 (de) 1994-12-20 2004-05-27 STMicroelectronics, Inc., Carrollton Isolierung durch aktive Transistoren mit geerdeten Torelektroden
US6380598B1 (en) 1994-12-20 2002-04-30 Stmicroelectronics, Inc. Radiation hardened semiconductor memory
US5814875A (en) 1995-01-31 1998-09-29 Nippon Steel Corporation Semiconductor device and method of manufacturing the same apparatus and method for providing semiconductor devices having a field shield element between devices
JPH08222710A (ja) 1995-02-17 1996-08-30 Mitsubishi Electric Corp 半導体装置
JPH08288379A (ja) * 1995-02-17 1996-11-01 Nippon Steel Corp 半導体装置及びその製造方法
US5672524A (en) 1995-08-01 1997-09-30 Advanced Micro Devices, Inc. Three-dimensional complementary field effect transistor process
EP0785570B1 (en) 1996-01-22 2002-12-04 STMicroelectronics S.r.l. Fabrication of natural transistors in a nonvolatile memory process
JPH09270466A (ja) * 1996-04-01 1997-10-14 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5946568A (en) * 1996-05-17 1999-08-31 Mosel Vitelic, Inc. Self aligned method of fabricating a DRAM with improved capacitance
JP3274072B2 (ja) * 1996-08-05 2002-04-15 株式会社ミツバ 電動モータにおける給電部構造
US6832997B2 (en) * 2001-06-06 2004-12-21 Oratec Interventions, Inc. Electromagnetic energy delivery intervertebral disc treatment devices
US5677224A (en) 1996-09-03 1997-10-14 Advanced Micro Devices, Inc. Method of making asymmetrical N-channel and P-channel devices
US5858847A (en) 1997-03-28 1999-01-12 Chartered Semiconductor Manufacturing, Ltd. Method for a lightly doped drain structure
KR100249170B1 (ko) * 1997-04-10 2000-03-15 김영환 반도체 소자의 배선 형성방법
JP3058119B2 (ja) 1997-04-25 2000-07-04 日本電気株式会社 半導体装置の製造方法
US5866934A (en) 1997-06-20 1999-02-02 Advanced Micro Devices, Inc. Parallel and series-coupled transistors having gate conductors formed on sidewall surfaces of a sacrificial structure
JP3594779B2 (ja) 1997-06-24 2004-12-02 株式会社ルネサステクノロジ 半導体装置の製造方法
US6121666A (en) 1997-06-27 2000-09-19 Sun Microsystems, Inc. Split gate oxide asymmetric MOS devices
US6093951A (en) 1997-06-30 2000-07-25 Sun Microsystems, Inc. MOS devices with retrograde pocket regions
US6277720B1 (en) 1997-06-30 2001-08-21 Texas Instruments Incorporated Silicon nitride dopant diffusion barrier in integrated circuits
US5985727A (en) * 1997-06-30 1999-11-16 Sun Microsystems, Inc. Method for forming MOS devices with retrograde pocket regions and counter dopant regions buried in the substrate surface
US5866448A (en) 1997-07-30 1999-02-02 Chartered Semiconductor Manufacturing Ltd. Procedure for forming a lightly-doped-drain structure using polymer layer
JPH11126899A (ja) 1997-10-22 1999-05-11 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6025232A (en) * 1997-11-12 2000-02-15 Micron Technology, Inc. Methods of forming field effect transistors and related field effect transistor constructions
US6306712B1 (en) 1997-12-05 2001-10-23 Texas Instruments Incorporated Sidewall process and method of implantation for improved CMOS with benefit of low CGD, improved doping profiles, and insensitivity to chemical processing
US6146934A (en) 1997-12-19 2000-11-14 Advanced Micro Devices, Inc. Semiconductor device with asymmetric PMOS source/drain implant and method of manufacture thereof
US5856226A (en) * 1997-12-19 1999-01-05 Texas Instruments-Acer Incorporated Method of making ultra-short channel MOSFET with self-aligned silicided contact and extended S/D junction
US5877056A (en) * 1998-01-08 1999-03-02 Texas Instruments-Acer Incorporated Ultra-short channel recessed gate MOSFET with a buried contact
CN1219328C (zh) * 1998-02-19 2005-09-14 国际商业机器公司 具有改善了注入剂的场效应晶体管及其制造方法
US6492694B2 (en) 1998-02-27 2002-12-10 Micron Technology, Inc. Highly conductive composite polysilicon gate for CMOS integrated circuits
US6289235B1 (en) 1998-03-05 2001-09-11 Wake Forest University Method and system for creating three-dimensional images using tomosynthetic computed tomography
US6160405A (en) 1998-03-30 2000-12-12 Jovial Test Equipment, Inc. Method and apparatus for remotely changing signal characteristics of a signal generator
JP3955148B2 (ja) * 1998-04-13 2007-08-08 富士通株式会社 レジスト組成物およびパターン形成方法
DE19817476B4 (de) * 1998-04-20 2004-03-25 Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH Leuchtstofflampe mit Abstandshaltern und lokal verdünnter Leuchtstoffschichtdicke
US5970352A (en) * 1998-04-23 1999-10-19 Kabushiki Kaisha Toshiba Field effect transistor having elevated source and drain regions and methods for manufacturing the same
US6351034B1 (en) * 1998-06-01 2002-02-26 Micron Technology, Inc. Clip chip carrier
US6653686B2 (en) * 1998-07-13 2003-11-25 International Business Machines Corporation Structure and method of controlling short-channel effect of very short channel MOSFET
US6312997B1 (en) * 1998-08-12 2001-11-06 Micron Technology, Inc. Low voltage high performance semiconductor devices and methods
US6271590B1 (en) * 1998-08-21 2001-08-07 Micron Technology, Inc. Graded layer for use in semiconductor circuits and method for making same
US6180468B1 (en) * 1998-10-23 2001-01-30 Advanced Micro Devices Inc. Very low thermal budget channel implant process for semiconductors
JP2000133725A (ja) * 1998-10-26 2000-05-12 Mitsubishi Electric Corp 半導体記憶装置
US6033952A (en) 1998-11-30 2000-03-07 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device
TW406350B (en) * 1998-12-07 2000-09-21 United Microelectronics Corp Method for manufacturing the shallow trench isolation area
TW396549B (en) 1998-12-19 2000-07-01 United Microelectronics Corp The flash memory's manufacturing methods
US6207510B1 (en) * 1999-01-12 2001-03-27 Lucent Technologies Inc. Method for making an integrated circuit including high and low voltage transistors
FR2788629B1 (fr) * 1999-01-15 2003-06-20 Commissariat Energie Atomique Transistor mis et procede de fabrication d'un tel transistor sur un substrat semiconducteur
US6242329B1 (en) * 1999-02-03 2001-06-05 Advanced Micro Devices, Inc. Method for manufacturing asymmetric channel transistor
US6444548B2 (en) 1999-02-25 2002-09-03 International Business Machines Corporation Bitline diffusion with halo for improved array threshold voltage control
US6291282B1 (en) * 1999-02-26 2001-09-18 Texas Instruments Incorporated Method of forming dual metal gate structures or CMOS devices
US6060364A (en) 1999-03-02 2000-05-09 Advanced Micro Devices, Inc. Fast Mosfet with low-doped source/drain
US6743679B2 (en) 1999-03-03 2004-06-01 Koninklijke Philips Electronics N.V. Integrated circuit devices with high and low voltage components and processes for manufacturing these devices
FR2791173B1 (fr) * 1999-03-19 2001-06-29 Electronique Controle Mesure Dispositif de detection d'appui et de passage de roue de vehicule sur une chaussee utilisant un caoutchouc conducteur et son procede de pose
US6436747B1 (en) 1999-04-21 2002-08-20 Matsushita Electtric Industrial Co., Ltd. Method of fabricating semiconductor device
US6333217B1 (en) 1999-05-14 2001-12-25 Matsushita Electric Industrial Co., Ltd. Method of forming MOSFET with channel, extension and pocket implants
US6187624B1 (en) * 1999-06-04 2001-02-13 Taiwan Semiconductor Manufacturing Company Method for making closely spaced capacitors with reduced parasitic capacitance on a dynamic random access memory (DRAM) device
KR100332107B1 (ko) 1999-06-29 2002-04-10 박종섭 반도체 소자의 트랜지스터 제조 방법
US6251744B1 (en) * 1999-07-19 2001-06-26 Taiwan Semiconductor Manufacturing Company Implant method to improve characteristics of high voltage isolation and high voltage breakdown
US6573565B2 (en) * 1999-07-28 2003-06-03 International Business Machines Corporation Method and structure for providing improved thermal conduction for silicon semiconductor devices
US6228731B1 (en) 1999-08-16 2001-05-08 Taiwan Semiconductor Manufacturing Company Re-etched spacer process for a self-aligned structure
US6297082B1 (en) * 1999-08-25 2001-10-02 United Microelectronics Corp. Method of fabricating a MOS transistor with local channel ion implantation regions
US6091630A (en) 1999-09-10 2000-07-18 Stmicroelectronics, Inc. Radiation hardened semiconductor memory
US6232160B1 (en) * 1999-09-15 2001-05-15 Taiwan Semiconductor Manufacturing Company Method of delta-channel in deep sub-micron process
US7091093B1 (en) 1999-09-17 2006-08-15 Matsushita Electric Industrial Co., Ltd. Method for fabricating a semiconductor device having a pocket dopant diffused layer
US6432802B1 (en) 1999-09-17 2002-08-13 Matsushita Electronics Corporation Method for fabricating semiconductor device
JP2001102580A (ja) 1999-09-30 2001-04-13 Nec Corp 半導体装置及びその製造方法
US6284579B1 (en) * 1999-10-14 2001-09-04 Taiwan Semiconductor Manufacturing Company Drain leakage reduction by indium transient enchanced diffusion (TED) for low power applications
US6429491B1 (en) * 1999-10-20 2002-08-06 Transmeta Corporation Electrostatic discharge protection for MOSFETs
US6362057B1 (en) 1999-10-26 2002-03-26 Motorola, Inc. Method for forming a semiconductor device
US6362034B1 (en) 1999-12-20 2002-03-26 Intel Corporation Method of forming MOSFET gate electrodes having reduced depletion region growth sensitivity to applied electric field
US6297132B1 (en) * 2000-02-07 2001-10-02 Chartered Semiconductor Manufacturing Ltd. Process to control the lateral doping profile of an implanted channel region
US20010053204A1 (en) 2000-02-10 2001-12-20 Nassir Navab Method and apparatus for relative calibration of a mobile X-ray C-arm and an external pose tracking system
JP3581073B2 (ja) * 2000-03-07 2004-10-27 シャープ株式会社 イメージセンサおよびその製造方法
US6458666B2 (en) 2000-06-09 2002-10-01 Texas Instruments Incorporated Spot-implant method for MOS transistor applications
US6420749B1 (en) * 2000-06-23 2002-07-16 International Business Machines Corporation Trench field shield in trench isolation
JP2002033477A (ja) * 2000-07-13 2002-01-31 Nec Corp 半導体装置およびその製造方法
KR100379510B1 (ko) 2000-07-29 2003-04-10 주식회사 하이닉스반도체 반도체 소자 제조방법
JP3386043B2 (ja) 2000-08-09 2003-03-10 株式会社村田製作所 弾性表面波デバイス
US6512269B1 (en) * 2000-09-07 2003-01-28 International Business Machines Corporation High-voltage high-speed SOI MOSFET
US7064399B2 (en) 2000-09-15 2006-06-20 Texas Instruments Incorporated Advanced CMOS using super steep retrograde wells
JP4057770B2 (ja) * 2000-10-11 2008-03-05 株式会社ルネサステクノロジ 半導体集積回路装置
US6552401B1 (en) 2000-11-27 2003-04-22 Micron Technology Use of gate electrode workfunction to improve DRAM refresh
US6468865B1 (en) 2000-11-28 2002-10-22 Advanced Micro Devices, Inc. Method of simultaneous formation of bitline isolation and periphery oxide
JP2002198500A (ja) 2000-12-27 2002-07-12 Mitsubishi Electric Corp 半導体集積回路装置およびその製造方法
US6518113B1 (en) * 2001-02-06 2003-02-11 Advanced Micro Devices, Inc. Doping of thin amorphous silicon work function control layers of MOS gate electrodes
JP3940565B2 (ja) * 2001-03-29 2007-07-04 株式会社東芝 半導体装置及びその製造方法
US6451704B1 (en) 2001-05-07 2002-09-17 Chartered Semiconductor Manufacturing Ltd. Method for forming PLDD structure with minimized lateral dopant diffusion
US20020182829A1 (en) * 2001-05-31 2002-12-05 Chia-Hsing Chen Method for forming nitride read only memory with indium pocket region
US6627524B2 (en) 2001-06-06 2003-09-30 Micron Technology, Inc. Methods of forming transistor gates; and methods of forming programmable read-only memory constructions
FR2826178B1 (fr) 2001-06-13 2004-11-05 St Microelectronics Sa Procede de dopage d'un element actif de circuit integre a auto-alignement et circuit integre
JP4665141B2 (ja) * 2001-06-29 2011-04-06 富士通セミコンダクター株式会社 半導体装置とその製造方法
KR100438772B1 (ko) 2001-08-07 2004-07-05 삼성전자주식회사 버블 디펙트를 방지할 수 있는 반도체 소자의 제조방법
US20030071310A1 (en) 2001-10-11 2003-04-17 Salling Craig T. Method to increase substrate potential in MOS transistors used in ESD protection circuits
US6750150B2 (en) * 2001-10-18 2004-06-15 Macronix International Co., Ltd. Method for reducing dimensions between patterns on a photoresist
US6515899B1 (en) 2001-11-09 2003-02-04 Lattice Semiconductor Corporation Non-volatile memory cell with enhanced cell drive current
US6521487B1 (en) 2001-12-05 2003-02-18 United Microelectronics Corp. Method for making a thyristor
KR100433488B1 (ko) * 2001-12-26 2004-05-31 동부전자 주식회사 트랜지스터 형성 방법
US6638441B2 (en) * 2002-01-07 2003-10-28 Macronix International Co., Ltd. Method for pitch reduction
US6806123B2 (en) * 2002-04-26 2004-10-19 Micron Technology, Inc. Methods of forming isolation regions associated with semiconductor constructions
US6887758B2 (en) 2002-10-09 2005-05-03 Freescale Semiconductor, Inc. Non-volatile memory device and method for forming

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI630703B (zh) * 2013-02-26 2018-07-21 賽普拉斯半導體公司 基於嵌入式矽氧氮氧半導體的記憶體單元
TWI661541B (zh) * 2013-02-26 2019-06-01 美商賽普拉斯半導體公司 基於嵌入式矽氧氮氧半導體的記憶體單元
TWI832738B (zh) * 2022-04-11 2024-02-11 力旺電子股份有限公司 可編程可抹除的非揮發性記憶胞

Also Published As

Publication number Publication date
KR100642404B1 (ko) 2006-11-10
US20060019440A1 (en) 2006-01-26
WO2004019384A2 (en) 2004-03-04
CN1941380B (zh) 2010-09-29
US7274056B2 (en) 2007-09-25
US20040036116A1 (en) 2004-02-26
CN100419992C (zh) 2008-09-17
CN1692489A (zh) 2005-11-02
AU2003270029A8 (en) 2004-03-11
WO2004019384A3 (en) 2004-09-16
SG149698A1 (en) 2009-02-27
WO2004019384B1 (en) 2004-12-02
US20060022279A1 (en) 2006-02-02
US7285468B2 (en) 2007-10-23
JP2005536893A (ja) 2005-12-02
US20040036117A1 (en) 2004-02-26
US20040070016A1 (en) 2004-04-15
TWI232548B (en) 2005-05-11
US7091113B2 (en) 2006-08-15
CN1941380A (zh) 2007-04-04
EP1532678A2 (en) 2005-05-25
US20040038483A1 (en) 2004-02-26
US20050280033A1 (en) 2005-12-22
US6756619B2 (en) 2004-06-29
KR20050032123A (ko) 2005-04-06
US7087478B2 (en) 2006-08-08
US7045449B2 (en) 2006-05-16
US20060121712A1 (en) 2006-06-08
US20040094788A1 (en) 2004-05-20
AU2003270029A1 (en) 2004-03-11
US7227227B2 (en) 2007-06-05
US20040097052A1 (en) 2004-05-20
US7157775B2 (en) 2007-01-02
US20050280057A1 (en) 2005-12-22

Similar Documents

Publication Publication Date Title
TW200406886A (en) Semiconductor constructions
US7265011B2 (en) Method of manufacturing a transistor
CN113327978B (zh) 半导体结构及其形成方法
US5940710A (en) Method for fabricating metal oxide semiconductor field effect transistor
TWI279845B (en) Method for manufacturing semiconductor device with recess channels and asymmetrical junctions
CN101567339B (zh) 半导体器件及其制造方法
US20040259313A1 (en) Transistor and method for fabricating the same
CN108305830A (zh) 半导体结构及其形成方法
KR100341182B1 (ko) 반도체소자의 모스 트랜지스터 형성방법
KR0129984B1 (ko) 반도체장치 및 그 제조방법
CN113451132B (zh) 半导体结构的形成方法
TW201117305A (en) Semiconductor device and method for manufacturing the same
US6338998B1 (en) Embedded DRAM fabrication method providing enhanced embedded DRAM performance
KR100586553B1 (ko) 반도체 소자의 게이트 및 이의 형성 방법
KR0147774B1 (ko) 캐패시터 제조방법
KR20050049582A (ko) 리세스 채널을 갖는 트랜지스터의 제조방법
US20050202635A1 (en) Method for fabricating vertical transistor
KR20020082545A (ko) 리플레쉬 특성 향상을 위한 디램 소자의 제조방법
US7393750B2 (en) Method for manufacturing a semiconductor device
KR940010545B1 (ko) 반도체 장치의 제조방법
TW552703B (en) Manufacturing method of mask ROM
TW424325B (en) DRAM cells and method for making the same
KR100687849B1 (ko) 반도체 메모리 소자의 제조방법
KR100567047B1 (ko) 모스 트랜지스터 제조방법
KR20050114989A (ko) 반도체 소자의 모스 트랜지스터 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees