TW200406820A - Method and apparatus to fabricate an on-chip decoupling capacitor - Google Patents
Method and apparatus to fabricate an on-chip decoupling capacitor Download PDFInfo
- Publication number
- TW200406820A TW200406820A TW092125885A TW92125885A TW200406820A TW 200406820 A TW200406820 A TW 200406820A TW 092125885 A TW092125885 A TW 092125885A TW 92125885 A TW92125885 A TW 92125885A TW 200406820 A TW200406820 A TW 200406820A
- Authority
- TW
- Taiwan
- Prior art keywords
- protective layer
- metal
- decoupling capacitor
- dielectric
- scope
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
-
- H10W20/496—
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
200406820 玖、發明說明: 【發明所屬之技術領域】 本發明之一個實施例係概括關於一種電容器。更為特 別而言,本發明之一個實施例係關於一種晶片上(〇n-Ch ip) 的解耦電容器。 【先前技術】 一種解輛電谷β係經常為實施於一半導體晶片以降低 雜訊,諸如:電流尖峰,其可能干擾半導體晶片之最佳作 業。解耗電谷器係傳統為已藉著於一後端(backend)製程而 插入一電容器結構於金屬化層之間所實施。一蝕刻作業係 經常為實行於該電容器結構,以移除其為運用以作成電容 益的頂部電極之任何過量金屬。此種設計係通常為暴露一 底層的導電金屬(諸如:銅)至一蝕刻化學物。暴露導電金 屬至蝕刻化學物係可能嚴重危及導電金屬之導電性質。舉 例而言,銅係一反應(reactive)材料,其反應於一六氟化 硫/氬(“Sh/Ar”)蝕刻化學物,針對一障壁電極蝕刻之較 佳的蝕刻化學物。因此,若銅係暴露至蝕刻化學物,銅係 可能成為較不有效以作為一導體。 甚者,一氧氣電漿灰分(ash)作業係通常為實行以自電 容器結構而移除光阻。關於蝕刻作業,氧氣電漿灰分作業 係實行而導電金屬係未暴露。否%,氧氣錢灰分作業係 可肐绝成導電金屬之氧化。典型而言,電容器結構之蝕刻 作業係需要額外的作業而保護以免暴露該導電金屬於氧氣 200406820 電聚灰分作業期間, 立此4額外作業具有負面影響於半導 體晶片之大量f ^ @ m ^ ^ ^ 坆。知因於暴露導電金屬之風險,蝕刻作 業係:型為未移除其運用以作成電容器的頂部電極之所有 的過量金屬°因此’―第二㈣作業係通常為實行,藉著 SF6/Ar钱刻化學物以巍岁丨空使炎 于切Μ蝕刻穿過其為運用以作成電容器的頂 部電極之過量金屬的—悉丨# # ^ ^ 萄们幻餘者、一介電質、與其為運用以 作成電容器的底部電極之過量金屬的一大部分者。典型而 言,蝕刻化學物係改變為甲基二氟化# ( “哪”),因 為其不像疋會腐餘導電金屬。然而,電容器的底部電極之 一蝕刻速率係通常為緩慢,相較於典型存在於導電金屬之 下方的一中間層介電質(interlayer dielectric) ( “ Ild η )之蝕刻速率。因此,用以考量非均勻性之任何的過度 蝕刻係可能嚴重蝕刻ILD。 【實施方式】 於此說明書之參照本發明的“ 一個實施例”、“某個 實施例”、或是“另一個實施例,,係意指的是,關連於該 實施例所述的一特點、結構、或特徵係納入於本發明之至 少一個實施例。因此,出現於此說明書中的不同位置之片 語“於一個實施例”或是“根據一個實施例”的出現係無 須為均是指同一個實施例。同理,出現於此說明書中的不 同位置之片語“於另一個實施例”或是“根據另一個實施 例”的出現係無須為指不同實施例。 第1圖係說明根據本發明之一個實施例的一種製造解 200406820 搞電容器之方法的流程圖。於該種方法且參考第i圖、第 2a 2f圖與第3圖’-第—導電金屬㈣係可沉積於— 第-中間層介電質210。於步驟11〇,一保護層23〇 (參閱 第23圖)係選擇性沉積於第—導電金屬220,此意指該伴 護層聊係整體沉積於第-導電金屬220而非為於第-中 間層介電質21〇。保護層23M系作用為解叙電容器37〇 (參 閱第3圖)之一第一電極。保護層230係可進而作用為對於 第-導電金屬22G之-氧氣障壁。保護層23()可進而作用 為-蚀刻止部(stop)層’舉例而言’免除對於—通孔(叫 蝕刻之習用的蝕刻止部層之需要。保護層230可進而作用 為對於第-導電金$ 220之—餘刻障壁,舉例而言,於一 去蓋(decap)姓刻製程期間。保護層23〇可降低歸因於触刻 縱線(stringer)之電氣短路,且可提供其相較於習用成型 的第一電極之一種成本較低的解決方式。於步驟12〇,一 介電質240 (參閱第2b目)係沉積於保護層23〇。保護層 230可進而作用為第-導電金屬22()至介電質24{)之一擴 散障壁。於步驟130,-障壁金屬25〇 (參閱第&圖)係沉 積於介電質240。障壁金屬250係作用為解㈣容器37q ( 參閱第3圖)之一第二電極。介電質24〇可具有—高介電常 數’其使得該解耗電容H 37。之第一電極與第二電極為能 夠保持較多的電荷及/或保持電荷於較長的時間週期,相 較於其包括具有-較低介電常數的—介電f之—種解麵電 容器。保護層230及/或障壁金屬25〇係可為一耐火 (r—y)金屬,其為穩定於高達一極高的溫度。舉例 200406820 而言,一後端製程係可暴露該解耦電容器37〇至攝氏45〇 度之一溫度,於該環境,一耐火金屬係可維持為穩定。此 外,耐火金屬係一般為具有低擴散常數,使得其作為對於 銅擴散之良好的障壁,銅擴散係可能污染介電質24〇。一 光阻260係施加於障壁金屬250。於步驟140,解耦電容器 370之一適當形狀係藉著利用一光罩27〇 (參閱第2d圖)而 界定。於步驟150,光阻260係曝光至紫外線28〇 (參閱第 2d圖)。於步驟16〇,障壁金屬25〇之一部分係蝕刻(參閱 第2e圖)。於步驟170,光阻26〇之一量係移除(參閱第2f 圖)。光阻260之一量係可界定以預定該光阻26〇之全部者 根據本發明之一個實施例,保護層23〇可包括鈷(“ )。於一個實施例,保護層230可包括鎢(“w”)。鎢係 可為由化學汽相沉積(“CVD”)所施加;然而,任何適合的 :法係可運用。於一個實施例,第一導電金^ 22〇可包括 銅(“Cu”)。障壁金屬250可包括组(“Ta”)。舉例而言 二障壁金屬250可包括氮化鈕(“TaN”)或是僅為钽。於另 —個實施例,障壁金屬250可包括鈦(“Ti,,舉例而古 :障壁金屬250可包括氮化鈦(“TiN”)。根據又一個實: 電=除光阻260之量(㈣170)係可由—氧氣(“〇2”) 水犬分作ϋ而實行。介電質240可具有—高介電常數。 第2a-2f圖係說明根據本發明之一個實施例的一種半 ^日片於製程期間之不同點的橫截面1 ^圖係說明 果本發明之一個實施例的帛導體晶片之橫截自,其在一 200406820 保護層230已經選擇性沉積之後。第2b圖係說明根據本發 明之一個實施例的半導體晶片之橫截面,其在一介電質 240已經沉積之後。第2c圖係說明根據本發明之一個實施 例的半導體晶片之橫截面,其在一障壁金屬25〇已經沉積 之後。第2d圖係說明根據本發明之一個實施例的半導體 晶片之橫截面,其顯示一光阻260為曝光至紫外線。當光 阻260係曝光時,並非全部的光阻26〇係須為曝光。一光 罩270可阻斷光阻260之一部分者而免於曝光至紫外線 28〇。第2e圖係說明根據本發明之一個實施例的半導體晶 二1橫截面,其在障壁金屬250之一部分已經蝕刻之後。 當障壁金屬250係银刻,光阻26〇之一部分者係可移除。 2對一正光户且’所曝光至紫外線280之光阻26〇的一部分 =糸可移除1對_負綠,由光罩27q所阻斷之光阻 :部分者係可移除。第2f圖係說明根據本發明之一個 實她例的半導體晶片之橫截面,1 後。所欲W ,、在先阻1已經移除之 斤移除之光阻2 6 0的量待至少η桌立 刻時而扪里係至夕疋當障壁金屬250為蝕 時:未移除之光阻26。的部分者之—部份。 第3圖係說明根據本發明之一 晶片之榫杂t 1U ^知例的一種半導體 之仏截面,該半導體晶片係 輕電容q7n 、 種解叙電容器。解 电谷為370包括一保護層23〇、一 金屬250。伴嗜屏9qn 幻電貝240、與一障壁 诉邊層230係作用為解耦… 電極。保護層23。係可為導電性。介電:器37°之-第- 4層咖。障壁金屬25〇係連接至介電係連接至保 -導電金屬320。障壁金屬25〇 : 40以及至-第 用為解耦電容器370 200406820 之一第二電極。 根據本發明之一個實施例,第二導電金屬32。可包括 銅(Cu )。第一導電金屬220與第-莫 為相同。 導電金屬320係可 -第-中間層介電質210係可利用於第一導電金屬 220與接地之間。一第二中間層介電f 3ι〇可運用於解叙 電谷益37°與半導體晶片430 (參閱第4圖)的一表面之間 。於第一導電金屬220與接地之間的第-中間層介電質 210係無須為相同於解柄電容器37Q與半導體晶片㈣的 表面之間的第二中間層介電f 31〇'然而,第 芦人 電質21〇與第二中間層介電f 31。係可為相同一二: 電金屬340與-第五導電金屬35〇係可連接該保護層咖 至半導體晶片430的表面。第一導電金屬22〇與一第 電金屬360係可連接該保護層23〇至接地。 : 屬320與一第三導電金屬33〇係可連接該障壁金屬⑽至 半導體晶# 430的表面。第一導電金屬22〇、第二導電金 屬320、第三導電金屬33〇、第四導電金屬、第五導電 金屬350之無一者、抑或是第六導電金屬36〇係並須 相同材料所構成、然而,第一導電金屬22〇、第:導電金 屬320、第三導電金屬33〇、第四導電金屬34〇、第五導電 金屬350、與第六導電金屬36〇可為由相同材料所構成。 第4圖係說明根據本發明之一個實施例的一種半導體 晶片之方塊圖,該半導體晶片係納入一種解耦電容器。半 導體晶片430包括一輸入410、一電路420、與一解耦電容 200406820 器370。輸入410係接收一訊號。電路420係處理該訊號 。解耦電容器370係電氣耦接於電路420與接地之間。“ 電氣麵接於電路與接地之間”係定義以包括一情況,於其 ’解麵電容器370係電氣耦接於電路420的一電力輸入與 接地之間。舉例而言,DC電力係可透過一金屬化層而傳送 至電路420的電力輸入,且解耦電容器37〇係可為電氣耦 接於該金屬化層與接地之間。 根據本發明之一個實施例,半導體晶片43〇可為一微 處理器晶片。於另一個實施例,半導體晶片43〇可為一數 位訊號處理器晶片,但概括而言,本發明之解耦電容器係 可用於所有型式的半導體裝置。 相較於傳統方法,根據本發明之一個實施例的該種製 造一解耦電容器之方法100係提出一種較簡單且較為可製 造之方法,以製造一解耦電容器370。舉例而言,於步驟 170 ’光阻260之一部分係可藉著一氧氣電漿灰分作業而移 除’無需額外的作業以確保一第一導電金屬22〇係未晨露 於氧氣電漿灰分作業_。光阻⑽之部分者係可為以此 種方式而移除,因為於本發明之一個實施例,一保護層 230係保護該導電金屬22〇以免於暴露。再者,於步驟^ ,選擇性沉積保㈣230於第一導電金屬22〇係可免除對 於-氮化石夕(“Sir )钱刻止部或碳化石夕(“Sic”)钱刻止 部之-需要’ S而允許對於非均句性之—較寬的容許度。 此設計係亦可降低其歸因於—不完整__ 電容器370的一底部電極之可能性。此外,一介 12 200406820 係可改 儘 是,諸 意圖以 例的真 均視為 範疇係 其成為 化係因 吾電遷移性能。 :以上說明係參照本發明之特定實施例,將瞭解的 、=U改係可作成而未偏離其精神。伴隨的圖式係 涵”等修改’如其將為歸屬於本發明之一個實施 I巳可與精神。因Λ,本文揭示的實施例係各方面 說明性質而非為限制性質,本發明之一個實施例的 由隨附的申請專利範圍而非為前述說明所指出,且
:申明專利範圍的等效者之意義與範圍内的所有變 此思圖為於其所包含。 【圖式簡單說明】 (一)圖式部分 氣雷L ^圖係5兒明根據本發明之—個實施例的—種製造《 $各器之方法的流程圖; a圖係w兒明根據本發明之一個實施例的一種半導, 曰曰之橫截面,其在一第一障壁金屬已經沉積之後;
第2b圖係說明根據本發明之一個實施例的一種半導; 之铖截面,其在一介電質已經沉積之後; 晶片第^圖係說明根據本發明之_個實施例的一種半導《 ,杈截面,其在一第二障壁金屬已經沉積之後; 晶片第圖係說明根據本發明之一個實施例的一種半導^ 之扶戴面’其顯示-光阻為曝光至紫外線; 晶片第^圖係說明根據本發明之一個實施例的一種半導3 扶戴面,其在第二障壁金屬之一部分已經蝕刻之; 13 200406820 第2f圖係說明根據本發明之一個實施例的一種半導體 曰曰片之杈截面,其在一光阻量已經移除之後; 第3圖係說明根據本發明之一個實施例的一種半導體 曰曰片之k截面,該半導體晶片係納入一種解耦電容器;及 第4圖係說明根據本發明之一個實施例的一種半導體 曰曰片之方塊圖,該半導體晶片係納入一種解耦電容器。 (二)元件代表符號 100 製造解耦電容器之方法 110、120、130、140、150、160、170 方法 100 之步 驟 200a在第一障壁金屬已經選擇性沉積後之半導體晶 片的側視圖 200b在一介電質已經沉積後之半導體晶片的側視圖 200c在第二障壁金屬已經沉積後之半導體晶片的側 視圖 200d顯不一光阻為曝光至紫外線之半導體晶片的侧 視圖 200e在帛二障壁金屬之一部分已經韻刻後之半導體 晶片的侧視圖 200f 光阻量已經移除後之半導體晶片的側視圖 210 第一中間層介電質 220 第一導電金屬 230 保護層 14 200406820 240 介電質 250 障壁金屬 260 光阻 270 光罩 280 紫外線 300 納入解耦電容器之半導體晶片的側視圖 310 第二中間層介電質 320 第二導電金屬
330 第三導電金屬 340 第四導電金屬 350 第五導電金屬 360 第六導電金屬 370 解耦電容器 400 納入解耦電容器之半導體晶片的方塊圖 410 輸入
420 電路 430 半導體晶片 15
Claims (1)
- 200406820 拾、申請專利範固·· 1· 一種製造解耦電容器之方法,包含·· ^ k擇1± 1儿積一保護層於一第—導電金屬,其中,該保 濩層係作用為該解耦電容器之一第一電極; 沉積一介電質於該保護層; ’儿積JI早壁金屬於該介電質,其中,該障壁金屬係作 用為該解耦電容器之一第二電極; 利用一光罩以界定該解搞電容器之—大概形狀; 曝光-光阻至紫外線,其中,該光阻係施加於該障壁、 蝕刻該障壁金屬之一部分;及 移除该光阻之一量。 該保護層包 該保護層包 該第一導電 該障壁金屬 5亥障壁金屬 移除該光阻2·如申請專利範圍第1項之方法,JL Φ 括鈷。 Y 3.如申請專利範圍第丨項之方法,Α 括鎢。 八Τ 4·如申請專利範圍第丨項之方 金屬包括銅。 其中 5 ·如申睛專利範圍第1項之方法,i 包括鈕。 6·如申請專利範圍第1項之方法,直 包括鈦。 7.如申睛專利範圍第1項之方法,其中 $係藉著一氧氣電漿灰分作業而實行。 16 200406820 項之方法,其中,該介電質具 8·如申請專利範圍第 有一高介電常數。 9· 一種物品,包含·· 一儲存媒體,具有儲存於其之指令,當其為由-機器 所執行時係造成下列者·· 選擇性沉積-保護層於一第—導電金屬,其中,該保 護層係作用為該解耦電容器之一第一電極· 沉積一介電質於該保護層;沉積一障壁金屬於該介電質 Α "电* 其中,該障壁金屬係作 用為該解耦電容器之一第二電極; 金屬; 曝光一光阻至紫外線,其中,負阻係施加於該障壁 之一大概形狀 利用一光罩以界定該解辆電容器 蝕刻該障壁金屬之一部分;及 移除該光阻之一量。 10·如申請專利範圍第 括I古。 11 ·如申請專利範圍第 括鎢。 12·如申請專利範圍第 金屬包括銅。 13.如申請專利範圍第 包括組。 14·如申請專利範圍第項之物品,其中,該保護層包 9項之物品,其中,該保護層包 9項之物品,其中,該第一導電 9項之物品,其中,該障壁金屬 9項之物品’其中,該障壁金屬 17 200406820 包括鈦。 移除該光阻 該介電質具 旦/5.如申請專利範圍第9項之物品,其中 置係藉著一氧氣電漿灰分作業而實行。 16.如申請專利範圍第9項之物品,其中 有一高介電常數。 17· 一種解耦電容器,包含: 各器之一第一電極,其 一導電金屬; 及 中 一保護層,以作用為該解耦電 邊保護層係選擇性沉積於一第 一介電質,連接至該保護層; 一 P早壁金屬,連接至該介雷暫 甘山 ^ 豕”電質以及至一第二導電金屬 ’/、中’该P早壁金屬传作用立兮 屬你作用為该解耦電容器之一第二電極 i8·如甲請專利範圍第17項 ,、〜不两电谷器,其中,該 保護層係進而_為對於該第—導電金屬之—氧氣障壁。 19.如申請專利範圍第17項之解輕電容器,其中,該 保護層係進而作用為該第一導 乐导電金屬對於介電質之一擴散 P早壁0 ^項之解耦電容器,其中,該 17項之解耦電容器,其中,該 其中’該解耦電容器係藉著下列 20·如申請專利範圍第 障壁金屬包括鈕。 21 ·如申請專利範圍第 障壁金屬包括鈦。 22. —種解耦電容器 步驟所形成: 其中,該保 選擇性沉積—保護層於-第-導電金屬 200406820 護層係作用為該解耦電容器之一第一電極; 沉積一介電質於該保護層; 沉積一障壁金屬於該介電質,其中,該障壁金屬係作 用為該解耦電容器之一第二電極; 利用一光罩以界定該解耦電容器之一大概形狀; 曝光一光阻至紫外線,其中,該光阻係施加於該障壁 金屬; 蝕刻該障壁金屬之一部分;及 移除該光阻之一量。 23·如申請專利範圍第22項之解耦電容器,其中,該 保護層包括始。 24·如申请專利範圍第22項之解耦電容器,其中,該 保護層包括鎢。 25. —種半導體晶片,包含: 一輸入,以接收一訊號; 一電路,以處理該訊號;及 解搞電谷器電軋輕接於該電路與一接地之間,其 中,該解耦電容器包括: ’ 一保護層’以作用為該料電容電極,其 中’該保護層係選擇性沉籍私 _ s 儿積於一第一導電金屬,且該保護 層係選自一群組:鈷與鶴; 一介電質,連接至該保護層;及 P早壁金屬’連接至該介電質以及至一第二導電金屬 其中’雜壁金屬係作用為該解搞電容器之-第二電極 19 200406820 26·如申請專利範圍第25項之半導體晶片,其中,該 半導體晶片係一微處理器晶片。 …27·如申凊專利範圍第託項之半導體晶片,其中,該 半導體曰曰片係一數位訊號處理器晶片。 28·如申請專利範圍帛25項之半導體晶片,其 障壁金屬包括鈕。 29·如申請專利範圍第25項之半導體晶片,其中,該 障壁金屬包括鈦。 3〇·—種半導體晶片,包含: 一輸入,以接收一訊號; 一電路,以處理該訊號;及 中 解耦電容器,電氣耦接於該電路與一接地之間,其 該解耦電容器係藉著下列步驟所形成·· 〃 選擇性沉積一保護層於一第一導電金屬,其中,該保 u層係作用為該解耦電容器之一第一電極; 沉積一介電質於該保護層; 儿積IV壁金屬於該介電質,其中,該障壁金屬係作 用為該解耦電容器之一第二電極; 利用-光罩以界定該解耦電容器之一大概形狀; 』、光光阻至紫外線’其中,該光阻係施加於該障壁 金屬; 钱刻該障壁金屬之一部分;及 移除該光阻之一量。 20 200406820 31. 如申請專利範圍第30項之半導體晶片,其中,該 保護層包括鈷。 32. 如申請專利範圍第30項之半導體晶片,其中,該 保護層包括鶴。 33. 如申請專利範圍第30項之半導體晶片,其中,該 半導體晶片係一微處理器晶片。 34. 如申請專利範圍第30項之半導體晶片,其中,該 半導體晶片係一數位訊號處理器晶片。 拾壹、圖式: 如次頁21
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/261,225 US20040061197A1 (en) | 2002-09-30 | 2002-09-30 | Method and apparatus to fabricate an on-chip decoupling capacitor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW200406820A true TW200406820A (en) | 2004-05-01 |
Family
ID=32029910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW092125885A TW200406820A (en) | 2002-09-30 | 2003-09-19 | Method and apparatus to fabricate an on-chip decoupling capacitor |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20040061197A1 (zh) |
| AU (1) | AU2003272622A1 (zh) |
| TW (1) | TW200406820A (zh) |
| WO (1) | WO2004032236A2 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9331137B1 (en) * | 2012-03-27 | 2016-05-03 | Altera Corporation | Metal-insulator-metal capacitors between metal interconnect layers |
| US10515896B2 (en) | 2017-08-31 | 2019-12-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnect structure for semiconductor device and methods of fabrication thereof |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5668040A (en) * | 1995-03-20 | 1997-09-16 | Lg Semicon Co., Ltd. | Method for forming a semiconductor device electrode which also serves as a diffusion barrier |
| US6221710B1 (en) * | 1998-12-29 | 2001-04-24 | United Microelectronics Corp. | Method of fabricating capacitor |
| US6117747A (en) * | 1999-11-22 | 2000-09-12 | Chartered Semiconductor Manufacturing Ltd. | Integration of MOM capacitor into dual damascene process |
| US6900498B2 (en) * | 2001-05-08 | 2005-05-31 | Advanced Technology Materials, Inc. | Barrier structures for integration of high K oxides with Cu and Al electrodes |
-
2002
- 2002-09-30 US US10/261,225 patent/US20040061197A1/en not_active Abandoned
-
2003
- 2003-09-19 AU AU2003272622A patent/AU2003272622A1/en not_active Abandoned
- 2003-09-19 WO PCT/US2003/029768 patent/WO2004032236A2/en not_active Ceased
- 2003-09-19 TW TW092125885A patent/TW200406820A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| AU2003272622A1 (en) | 2004-04-23 |
| US20040061197A1 (en) | 2004-04-01 |
| AU2003272622A8 (en) | 2004-04-23 |
| WO2004032236A2 (en) | 2004-04-15 |
| WO2004032236A3 (en) | 2004-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7851924B2 (en) | Method of manufacturing semiconductor device, and semiconductor device | |
| TWI298510B (en) | Semiconductor device and method for manufacturing same | |
| US20030218253A1 (en) | Process for formation of a wiring network using a porous interlevel dielectric and related structures | |
| TWI228794B (en) | Method of selectively making copper using plating technology | |
| US20050263902A1 (en) | Barrier free copper interconnect by multi-layer copper seed | |
| JP2005123607A (ja) | エアーギャップを選択的に形成する方法及び当該方法により得られる装置 | |
| JPH11168105A (ja) | 半導体集積回路の製造方法 | |
| TWI303093B (en) | Single mask mim capacitor and resistor with in trench copper drift barrier | |
| JP2002367972A (ja) | 半導体デバイスの製造方法 | |
| US8409962B2 (en) | Manufacturing method of copper interconnection structure with MIM capacitor | |
| TWI375269B (en) | Method for providing uniform removal of organic material | |
| JP3783488B2 (ja) | 半導体装置の製造方法 | |
| CN107275315A (zh) | 一种化合物半导体背金电容的结构及其制作方法 | |
| TW200539303A (en) | Semiconductor device and method for forming conductive path | |
| TWI467067B (zh) | 改善間隙填充窗的銅表面電漿處理方法 | |
| TW200406820A (en) | Method and apparatus to fabricate an on-chip decoupling capacitor | |
| CN100550348C (zh) | 制造集成电路器件的方法及由此形成的器件 | |
| TWI292933B (en) | Method of manufacturing a semiconductor device having damascene structures with air gaps | |
| TW200408059A (en) | Method to avoid copper contamination of a via or dual damascene structure | |
| CN113690174B (zh) | 半导体结构及其形成方法 | |
| TWI254986B (en) | Method for fabricating a dual damascene and polymer removal | |
| KR100529654B1 (ko) | 반도체 소자의 듀얼 다마신 배선을 위한 컨택 홀 형성 방법 | |
| CN109887880B (zh) | 一种半导体连接结构及其制作方法 | |
| KR100532405B1 (ko) | 전기 도금을 이용한 전극 형성방법 | |
| TWI260068B (en) | Methods for forming semiconductor device and interconnect |