[go: up one dir, main page]

TW200406815A - Crystallization apparatus, crystallization method, and phase shifter - Google Patents

Crystallization apparatus, crystallization method, and phase shifter Download PDF

Info

Publication number
TW200406815A
TW200406815A TW092124516A TW92124516A TW200406815A TW 200406815 A TW200406815 A TW 200406815A TW 092124516 A TW092124516 A TW 092124516A TW 92124516 A TW92124516 A TW 92124516A TW 200406815 A TW200406815 A TW 200406815A
Authority
TW
Taiwan
Prior art keywords
phase
phase shifter
item
boundary
illumination light
Prior art date
Application number
TW092124516A
Other languages
English (en)
Other versions
TWI292171B (en
Inventor
Yukio Taniguchi
Masakiyo Matsumura
Hirotaka Yamaguchi
Mikihiko Nishitani
Susumu Tsujikawa
Kimura Yoshinobu
Jyumonji Masayuki
Original Assignee
Adv Lcd Tech Dev Ct Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Adv Lcd Tech Dev Ct Co Ltd filed Critical Adv Lcd Tech Dev Ct Co Ltd
Publication of TW200406815A publication Critical patent/TW200406815A/zh
Application granted granted Critical
Publication of TWI292171B publication Critical patent/TWI292171B/zh

Links

Classifications

    • H10P34/42—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/066—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/073—Shaping the laser spot
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/073—Shaping the laser spot
    • B23K26/0734—Shaping the laser spot into an annular shape
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/02—Diffusing elements; Afocal elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/30—Polarising elements
    • G02B5/3083—Birefringent or phase retarding elements
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/34—Phase-edge PSM, e.g. chromeless PSM; Preparation thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/28—Phase shift masks [PSM]; PSM blanks; Preparation thereof with three or more diverse phases on the same PSM; Preparation thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0229—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials characterised by control of the annealing or irradiation parameters
    • H10P14/3411—
    • H10P14/381—
    • H10P14/3816—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10—Apparatus

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

4 200406815 五、發明說明（1) . 發明背景 _ 本發明關於結晶化裝置，結晶化方法，及應用在非單晶' 半導體薄膜如多晶或非晶半導體薄膜，特別關於結晶化裝 置，結晶化方法及在結晶化中調變一應用在非單晶導體薄 膜之雷射光之相位之相移器。 供切換裝置控制加在像素上，如液晶顯示器（LCD)之電 壓之薄膜電晶體（TFT)之材料，大致分為非晶矽及多晶 句〇
多晶矽之移動性較非晶矽為高。因此，當多晶矽用來形 成薄膜電晶體與使用非晶石夕比較，切換速度增加及顯示反 應更快。因為薄膜電晶體亦可用為週邊LS I電路之組件。 此外，有一優點，即其他組件之設計邊際可以降低。當週 邊電路如驅動器電路及DAC統合於顯示器上時，此等週邊 電路可以高速操作。 雖然，多晶矽包括許多晶粒，其移動性較單晶矽為低。 當多晶矽用來形成小型電晶體時，有一問題，即，晶粒邊 界之數目在一溝道區變化。最近幾年，產生大直徑之單晶 矽粒之結晶化方法已被提出，以便改進移動性及降低溝道 區中晶粒邊界數目之波動。
對此型結晶化方法而言，M相位調變激勵器雷射退火 (EL A)π已為人周知，該方法應用激勵器雷射光經一相移器 (相移掩膜）至非單晶半導體薄膜，以產生結晶化半導體薄 膜。相位調變ELA之細節揭示於π應用表面科學，卷2 1，第 5號，頁 2 7 8 - 2 8 7，2 0 0 0 丨丨 °
第12頁 200406815 五、發明說明（2) 在相位調 分布 由一 反向峰值圖 離之增加而 狀態之半導 分建立 曰曰 後’在棱向 大直徑之單 傳統上， 形區’該區 排在同一方 部分，因此 以具有一反 軸上之一位 加。 在傳統技 分對應之一 軸成垂直方 該軸上建立 方向自晶核 立，但 藝中 成之 7 曰曰 無法 區〇 變ELA中，加在非單晶半導體薄膜上之光強度 對應相移器之相移部分之一區控制，以具有一’ 案（即，一圖案其中光強度根據自該區中心距 大幅增加）。結果，在根據光強度分布之溶化 體薄膜中產生溫度梯度，及在半導體薄膜之部 核，其根據實值上為0之光強度首先凝固。隨 方向自晶核向外晶生長（橫向生長），因此形成 晶粒。 通用之相移器稱為線性相移器，其包括一對矩 具有一相位延遲7Γ (1 8 0度）於其間，及重複安 向。此情況下，在二區間之一直邊界作為相移 ，在非單晶半導體薄膜上之光強度得以控制， 向峰值圖案，其中光強度在對應相移部分之一 置實際為0，及自該位置之距離增加成一維增 藝中，其中，使用上述線性相移器，與相移部 軸之溫度分布為最低，在與相移部分對應之該 向產生溫度梯度。即，晶核在對應相移部分之 ，及晶化繼續在與相移部分對應之該軸之垂直 進行。結果，晶核在對應相移部分之該軸上建 核建立之轴之位置不確定。換言之，在傳統技 特定晶核之建立點，亦不可能二維控制晶粒形
第13頁 200406815
五、發明說明（3) . 本發明概述 _ 本發明之目的為提供一結晶化裝置，結晶化方法，及相' 移器，其可二維控制單晶粒形成之一區。
根據本發明之第一方面，備有一結晶化裝置包含：一照 明系統，其施加結晶化照明光至一非單晶半導體薄膜；一 相移器，包括第一及第二區以形成一直邊界及自照明系統 傳輸第一相位延遲於其間之照明光，及相位調變該照明光 以提供具有反向峰值圖案之光強度分布，該光強度在包含 對應邊界之一軸之非單晶半導體薄膜之一區中降低；該相 移器進一步包括一小區，自邊界延伸進入至少第一及第二 區之一，及自照明系統以至少一第一及第二區相對之第二 相位延遲，傳輸照明光。
根據本發明第二方面，備有一結晶化方法，包含：施加 結晶化之照明光至非單晶半導體薄膜：利用相移器相位調 變該照明光，該相移器包括第一及第二區以形成一直邊 界，及以第一相位延遲傳輸照明光以提供具有反向峰值圖 案之光強度分布，該光強度在含對應邊界之一軸之非單晶 半導體薄膜中之一區降低；傳輸照明光經過一小區域，該 區域在相移器中形成，以與至少一第一區及第二區成第二 相位延遲延伸進入至少一第一及第二區。 根據本發明之第三方面，備有一相移器，包含：第一及 第二區以形成一直邊界及以其間之第一相位延遲傳輸照明 光，及一小區意邊界延伸進入至少一第一及第二區，及以 與至少一第一及第二區相關之第二相位延遲傳輸照明光。
第14頁 200406815 五、發明說明（4) · 在此等結晶化裝置，結晶化方法及相移器中，一晶核在^ 相移器之該小區所限定之位置建立，結晶化自晶核在一維' 限制之生長方向繼續進行。因此，晶粒邊界之位置實質上 可以控制。即，以特定晶核之位置及晶粒邊界，可二維控 制早晶粒形成之一區。 本發明之其他目的及優點揭示於以下說明中，部分可自 說明甚為明顯或可自本發明之實施例而認識。本發明之目 的及優點可經由以下所述之媒介及組合而實現及獲得。 本發明詳細說明 籲 本發明第一實施例之一結晶化裝置將參考伴隨圖式予以 說明。該結晶化裝置包括一照明系統2用以照明相移器1。 該照明系統2包括KrF激勵器雷射源2a，其供應一波長為 2 4 8 nm之雷射光。應注意，光源2 a可以其它適當光源，如 一 X e C 1激勵器雷射源取代。自雷射源2 a之雷射光經一光束 擴大器2 b放大，隨後入射第一飛眼透鏡2 c。 第一飛眼透鏡2 c有一聚焦表面備於其後側作為複數個光 源。自此等光源之光通量經第一凝結器光系統2 d以重疊方 式照明第二飛眼透鏡2 e之入射表面。第二飛眼透鏡2 e有一 焦點表面備於其後側，作為較第一飛眼透鏡2 c之焦點表面 ⑩ 中更多之光源。在第二飛眼透鏡2 e之焦點表面中之光源之 光通量，經第二凝結器光學系統2 f以重疊方式照明相移器 1 ° 第一飛眼透鏡2 c及第一凝結器光學系統2 d構成第一均質
第15頁 200406815 五、發明說明（5) ' '一— ----- 相移器!上之同弟平二面疑位？由光/ =f構成第二… 有實質上千面位置由第二均質器均質化。因此’且 上。、、勺貝光強度分布之光自照明系統2加在相移器/ 相移益1與一抽樣基板3平行及鄰近配 =日】系統2供應至抽樣基板3之雷射光加：二：變及 :亥：樣基板3之獲#，係經由化學氣相生長方法，在蓋住 ，j顯示器之玻璃板之下面薄膜上形成一非晶矽薄膜。相 移器1與非晶半導體薄膜成面對配置。該抽樣基板3放置於 基本台4之一預定位置，並由一真空或靜電夾盤固定。 圖2 A及2 B為透視平面圖，顯示用於第一實施例中之相移 為1基本部分構型。參考圖2A及2B，相移器1之基本部分1〇 包括弟一及弟二矩形區11及12，在一直邊界1〇3之二側形 成，形成之圓形形狀之小區1 3延伸進入第一及第二區1 1及 1 2。小區1 3包括第一小扇段1 3a，其係形成在第一區1 1中 之半圓形區，及第二小扇段1 3b，在第二區1 2中形成之一 半圓區。 第一區11及第二區12之構型可傳輸180度第一相位延遲 之光。第一及第二小扇段13a及13b之構型可傳輸與第一及 第二區11及12成60度之第二相位延遲之光。此外，180度 相位延遲存在於經第一及第二小扇段1 3 a及1 3 b間傳輸之 光。 具體言之，當相移器1由石英玻璃製成’而其與具有波
第16頁 200406815 五、發明說明（6) 成248 nm之光成反射率1.5，在第一及第二11及12間提供 2 4 8 nm之步進。第一小扇段1 3 a形成一凹面以提供一約 82.7nm之步進於第一區11及第一小扇段13a之間。該第一 小扇段13b形成一凹面以提供一約82.7nm之步進於第二區 12與第二小扇段13b之間。一步進248nm提供於第一小扇段 1 3 a及弟一小扇#又1 3 b之間。此外’小區1 3亦作為相移;分 稍後再述。此外，相移器1包括複數個基板扇段丨〇成二維 陣列。 在第一實施例中，相移器1有一相移圖案，該圖案以上 述之線性及圓形相移器之組合在面對抽樣基板3之表面中 形成。線性及圓形相移之功能將在第一實施例中之相移 器1功能說明前加以說明。 夕 圖3 A及3D為圖形用以說明線性相移器之功能。如線性相 移器應用在第一實施例中，由圖3 A所示，該相移器包括具 有180度相位延遲於其間之二區31a及31b。二區31a及31b 間之直邊界3 1 c作為相移部分。其提供光強度分布於抽樣 基板3，如圖3B所示。該光強度分布有一反向峰值圖案， 其中光強度實質上在對應相移部分（直邊界）之一軸32上為 0’及在與轴32垂直之方向向外'一維增加。 此情況下’如圖3C所示，沿對應相移部分之軸32之溫度 分布為最低’一温度梯度（圖中箭頭所示）與對應相移部分 之軸32成垂直之方向產生。 即’如圖3 D所示，晶核3 3在對應相移部分之轴3 2上建 立’結晶化自晶核3 3在與對應相移部分之軸3 2成垂直方向
第17頁 200406815 五、發明說明（7) --- 繼績生長。 - 圖3 D中’曲線3 4代表晶粒邊界。晶粒在由晶粒邊界3 4戶‘ 限定之區域中形成。晶核3 3在對應相移部分之軸3 2上建斤 立 彳-在轴32上之'位置之晶核建立並不確定。換士 之’如該線性相移器應用在第一實施例中，無法特: 建立之位置。因此，亦無法二維控制晶粒形成之區域。特 別疋，無法控制晶粒所佔據之區域，包括為形成一 Τ ρ τ黄 道所保留之區域3 5。 ' 圖4A至4D為圖形用以說明圓形相移器之功能。如圓形相 移裔應用在第一實施例中，如圖4 A所示，該圓形相移p包 括一矩形區4 1 a及一圓形小區4 1 b，該小區4 1 b具有一相1立 延遲60度（或180度），該相位前導矩形區41a之相位。該圓 形小區4 1 b作為相移部分。因此，在一抽樣基板3上，如圖 4B所示，反向峰值圖案之光強度分布得以獲得，其中，對 應相移部分之小部分4 2上之光強度實質上為〇，光強度自 小部分4 2徑向向外則增加。 此情況下，如圖4C所示，溫度分布在對應相移部分之小 區4 2中為最低，溫度梯度（如圖中箭頭所示）自與對應相移 部分之小部分向外徑向產生。即，如圖4D所示，複數個晶 核43 (圖4D中僅繪出一晶核）在或圍繞對應相移部分之小部 分4 2中產生’結晶化自複數個晶核4 3徑向向外繼續。 當一圓形相移器以此方式應用於第一實施例中，複數個 晶核4 3在堆應相移部分之小部分4 2中或週圍建立，因此可 控制晶核43建立之位置。因為晶粒自晶核43徑向及同時生
200406815
五、發明說明（8) . 長，晶粒邊界4 4形成之位置不確定，亦無法二維控制晶粒 形成之區域。具體言之，無法控制晶粒所佔據之區域，包' 括為形成TFT溝道所保留之區域。
第一實施例利用一去焦方法，其中相移器實際上與抽樣 基板平行及鄰近配置。如去焦方法亦用於圓形相移器中， 在對應相移部分之小部分4 2中如提供一 6 0度相位延遲於矩 形區4 1 a與4 1 b之間之光強度將為最小。另一方面，稍後說 明之第二實施例利用投影N A方法。如投影N A方法應用於圓 形相移器，對應相移部分之小部分4 2如提供1 8 0度之相位 延遲於矩形區4 1 a與圓形小區4 1 b之間，則小部分4 2之光強 度可為最小。 應注意’進一步有關線性及圓形相移器之構型或功能， 可參考應用表面科學1 54- 1 5 5 ( 2 00 0 )，105-111'，供在Si薄 膜中生長高壓縮大晶粒之相位調變激勵器退火方法之最佳 化丨丨。
圖5 A至5 C為簡略說明第一實施例之相移器1之功能之圖 形。圖6為進一步說明相移器1之功能之圖形。如上所述， 第一實施例之相移器1有一相移圖案，該圖案係組合線性 相移圖案與圓形相移圖案所得。因此，在圖5 A所示之抽樣 基板3上’在對應圓形小區1 3之圓形部分5 1中之光強度實 P示上為〇及最小，該小區作為相移器1中之相移部分。 此外’對應相移器i之邊界1 〇 a之直部分5 2較圓形部分5】 ，，強度為次一最小。另一方面，在週邊部分5 3而非圓形 部分5 1及直部分5 2中，如等高線5 4所指為等光強度，光強
第19頁 200406815 五、發明說明（9) - 度在與直部分5 2成垂直之方向向外增加。參考圖6，將詳 ^ 細解釋一特性，即，在圓形部分5 1中之光強度較直部分5 2^ 中之光強度為低，及光強度在與直部分52成垂直之方向向 外增加。
參考圖6，在與直部分52成垂直之方向中跨圓形部分51 之線A-A，及跨與直部分52成垂直方向之直部分52之線 B-B。當入射在相移器1之照明光為平行光通量（即，數值 孔徑NA1之光強度等於0)，沿線A-A之光強度分布之獲得係 由圓形部分51中之光強度實際上為0，及週邊部分53a中之 光強度為常數，及在沿線B-B之光強度分布之獲得係由在 直部分52中之光其度實際上為0，及在週邊部分53光強度 實際上增加至到達一常數值為止。 另一方面，當入射相移器1之照明光之數值孔徑N A1為一 預設定值實際上大於0時，沿線A-A及B-B之光強度分布受 到糢糊量d · t a η 0所影響，其中d為抽樣基板與相移器1間 之距離，0為照明光至相移器1之最大入射角。結果，沿 線A-A之光強度分布有一反向峰值圖案，其中光強度在圓 形部分5 1中實際上為0，及向週邊部分5 3實際上增加直到 一常數值。
此外，沿線B - B之光強度分布有一 U型圖案，其光強度指 出實際上為一常數值，並在自直部分5 2延伸之一較寬部分 中大於0之一糢糊量d· tan0 ，並指出在週邊部分53較較 寬部分之外部，另一實際上為常數大於較寬部分之常數 值。通常，當照明光之數值孔徑N A 1被放大（即，照明光之
第20頁 200406815 五、發明說明（ίο) 最大入射角0被放大），影響光強度分布之模糊量d. 0增加。因此，在直部分5 2中之光強度増加'。 但，糢糊量d · tan 0在設定範圍内，即，當照明光之數 值孔徑NA1在預設定範圍内時，圓形部分5丨中\'光強产保 持一值實際上為0 °鑑於以上’預設定值之數值孔徑;^^係 提供給加在第一實施例中之相移器1之光昭 “ 。囚此，在 抽樣基板3上獲得之光強度分布有一反向峰值圖案，其光 強度在圓形部分51中實際上為〇 ’在直部分52^強度較圓 形部分5 1為高，及自圓形部分5 1在與直部分52垂直之方向 向外增加。 反向峰值圖案之寬度與相移器〗及抽樣基板3間之距離成 1/2平方之比例（即，散焦量）❶此情況下，在圓形部分51 中溫度敢低’溫度梯度如圖5 Β之箭頭所示，在與直部分5 2 成垂直之方向產生。因此，如圖5C所示，一晶核55^ ^應 相移部分之圓形部分5 1之内或附近 建立’結晶化自晶核5 5在與直部分5 2成垂直之方向繼續。 結果，晶核5 5之建立點被限於圓部分5 1或其附近。此 外’自晶核5 5之晶粒生長方向一維限制於與直部分5 2成垂 直之方向。因此，晶粒邊界5 6之位置實際上可以控制。 即’可二維控制單晶粒5 7形成之區域，即由指定晶核5 5及 晶粒邊界5 6之位置而獲得控制。特別是，無法控制晶粒5 7 所佔據之區域，包括預定為TFT溝道形成之區域58。 在第一實施例中，沿線A-A橫跨對應相移部分之圓形部 分5 1之光強度分布，係經由模擬以下之特定數值舉例而獲
第21頁 200406815 五、發明說明（ll) 得。在數值舉例中，該小區1 3有一正規八角形狀以半徑1 // m之圓註記，抽樣基板與相移器1間距離d為8 // m，照明 光之波長；I為248nm。此外，照明光之數值孔徑NA1設定為 NA1 = 1及 NA1 = 〇· 1 〇 圖7 A及7 B為一略圖，顯示沿橫跨對應數值舉例中之圓 形區5 1之線a - A所得之光強度分布，其中照明光之數值孔 徑設定為NA1 =及ΝΑ1 = 〇· 1。自此一模擬結果，如圖7A及7B 所示，可證實與圖6之A - Α線相等之光強度分布如任何情形 下，照明光之數值孔徑設定為ANA = 0及N A1 = 〇 · 1時即可獲 得。 以此方式，在第一實施例中，自晶核5 5之橫向之足夠晶 粒生長可以實現，及在結晶化之半導體薄膜中晶粒可具有 一大直徑。特別是，大晶粒在橫向生長方向之移動性甚 高。因此，具有滿意特性之電晶體可在晶粒中產生，如其 源極-汲極路徑設定於橫向生長之方向中。 八 應注意，在第一實施例中，下列條件方程式（丨）可被滿 足： a ^ d · t an 0 (1) 其中θ為照明光入射相移器丨上之最大入射角，d為抽樣 基f 3(非單晶半導體薄膜如多晶或非晶半導體薄膜）與相 移器1間之距離（間隙）。此外，a為第一小扇段1 3a 小扇段1 3 b 與界平行之方向之尺寸，並等於第一實施例中小區丨3 徑。 卞
200406815 五、發明說明（12) __ 如上所述，條件方程式（丨） 相移器1時並非平行光通量側，代表在照明光入射 件方程式（1 )滿足時，可讀侔 之糢糊量。因此，當條 部分之圓形小區13之部分5;呆中抽樣基板3上在對應作為相移 條件方程式（1)獲得滿足，在抽^樣先強度為0。換言之/當 之最低值實際上大於0，故及處土板3之部分51之光強又 布無法獲得。 反向峰值圖案之理想光強度分 圖8為一略圖，顯示本蘇明楚 碰α㈤η ★ ，貝不不心明弟一實施例之結晶化裝置之 構聖。圖9為一平面圖，顯示第二實施例中之相移器丨基本 扇^/段1 0之構型。第一實施例與第一實施例構型相似，但 與第一實施例不同之處為，抽樣基板3與相移器1之位置在 光上與光影像系統5共軛。第二實施例將予以說明以厘清 其相異處。圖8中，照明系統2之内部結構已省略以求簡 化0 在第二實施例中，光影像系統5配置在相移器1與抽樣基 板3之間，以將相移器1及抽樣基板3置於光共軛之位置。 換言之，抽樣基板3設置於與相移器1光共軛之平面中（光 影像系統5之影像平面）。一孔隙隔膜單元5 a配置在光影像 系統5之膜孔平面中。孔隙隔膜單元5 a包括複數個彼此不 同與孔隙（光傳輸部分）尺寸相同之孔隙隔膜，此等孔隙隔 膜可與光路徑改變。 此外，孔隙隔臈單元5 a亦可由膜孔隔膜構成，其可繼續 改變孔隙之尺寸。任何情形下， 孔隙隔膜單元5 a (光影像統5之影像側之數值孔徑N A)之孔 200406815 五、發明說明（13) '~^ 隙之尺寸設定後，可獲得可在抽樣基板3之半導體薄膜 之反向峰值圖案之光強度分布。此外，光影像系統5可為 一衍射光學系統，或衍射及反射光學系統。 參考圖9。第二實施例之相移器丨基本上包括與第一實 例之相移器相同之構型。即，相移器包括第一區i i^施 區1 2 ’及小區1 3 ’及提供1 8 0度之相位延遲作為第一相位 延遲於第一區11及第二區12傳輸光間之相位延遲。在第二 實施例中與第一實施例不同，1 8 0度之相位延遲作為第 區1 1與苐一小區1 3 a間傳輸光之相位延遲，及作為第二巴 1 2與第二小區1 3 b間輸出光之相位延遲。 具體吕之’當相移裔1由具有對波長248nm之光之衍射率 1·5之石英玻璃製成時’一 248nm之步進配置於第一區與第 二區1 1及1 2之間。該步進248nm亦配置在第一區丨丨與第_ 小扇段1 3 a之間，及第二區1 2與第二小扇段1 3 b之間。該步 進2 4 8nm亦配置在第一小扇段1 3 a與第二小扇段1 3 b之間。 此外，第二實施例與第一實施例相似，因為小區丨3作為相 移部分’及該相移器1包括複數個基本扇段1 〇以二維陣列 安排。 在第二實施例中，抽樣基板3上之半導體薄膜上由相移 器1所得之反向峰值圖案之寬度，與光影像系統5之解析度 R為相同程度。假定所用之光波長為λ ，及光影像系統5之 數值孔徑為ΝΑ，光影像系統5之解析度r限定為κ又/ΝΑ，其 中之常數Κ代表接近0之一值，視照明相移器1之照明系統2 之規袼為何，自光源2 a供應之光通量相關性及解析度之定
200406815 五、發明說明（14) 義而疋以此方式，第二實施例中，當光影像系统 像=數值孔徑Μ降低時，光影像系統5之解 降先5之=_ 向峰值圖案之寬度增加。 又令低，反_ 亦在第二實施例t，與第一實施例方式相 立點限制在對應相移以之相移部分之一部曰曰曰核之建 晶；生長方向受：維限制。目此，晶粒邊界之位置實際之上 可玉制。即，可一維控制單晶粒區， 與晶粒邊界之位置而予控制。 Μ日疋日日核 =:主在第一實施例中，相移器"皮抽樣 擦所>可染，進一步滿意之結晶化有時被禁止。另一：：厚 3在之弟間二實ΛΥ樣/學影像系統5… 之門隙樣基板3與光學影像系統5之間有一相當大 中“擦所：響滿意之結晶化可以實現而不被抽樣基板3 隔= :實施例，，因為相移器1與抽樣基板3應分 齊位i β π I ju即，數微米至數百微米），導引供偵測對 中在相移器1與抽樣基板3間之窄光路徑 困難。面Ξί移器1與抽樣基板3間之距離亦甚為 ^^ Amm二^在抽樣基板3與光學影像系統5之間 入光路徑，及調整抽樣二則上^ 應注意，在第二實施例中，先：：像系統5間之距離。 以滿足。 列條件方程式（2 )較佳予 a ^ λ /ΝΑ (2)
200406815 五、發明說明（15) 其中NA代表光學影像系統5在影像側之數值孔徑，λ為光 之波長’ a代表第一小扇段133之尺寸或與邊界i〇a成垂直 方向中之第二小扇段丨3 b。 如上所述’條件方程式（2 )之右側代表光學影像系統5之 解析度。因此，當件方程式（2)滿足後，第一小扇段Ua或 第一^扇段13b之尺寸不致大於解析度。在抽樣基板3上光 強度戶、際上為0之區域並無一空心環狀形狀，而有一圓形 形狀於對應圓形小區13部分51之中，作為相移部分。換士 二，件方程式（2)未獲滿足，光強度實際上為。之區二 有一壞狀形狀於抽樣基板3之部分51中，具有一理想之 值圖案之光強度分布無法獲得。 ’ 別ί : :2 ί側之光學影像系統5之數值孔徑NA為特 η;ί:圖案以平行提供作為光強度分布。因 此，，、有理心峰值圖案之光強度分布盔法 面，當光學影像系統5之影像側數值徑又小一方 際上為〇值處增加。 馮光強度自一灵 在上述實施例中，1 80度之相位延 況下彳僅可獲得最低光強度於二：先之間。此情 直部分η中，並且光強度分布亦可 ^厂1之邊界10a之 例如，當欲使結晶化向直部分52 ϋ刀52成對稱。但， 180度之相位延遲亦可提供於第一區工則進/亍時，不同於 光之間。 °σ 〜弟一區12之傳輸
第26頁 200406815 五、發明說明（16) 但’在上述每一實施例中，在相移器1中之該小區丨3形 成後具有一圓形形狀，延伸進入第一區Η及第二區12之 中’及與邊界1 0 a對稱。但，該小區丨3之形狀可為任意形 狀。自此模擬可甚為明顯，其中一規則八角形應用在該小 區1 3 °例如’當欲使結晶化繼續向直部分5 2之一側進行 時’一形狀向對應邊界丨〇 a之一側突出。即，通常作為相 移部分之該小區可以形成並自邊界1 〇 a延伸進入至少一第 一及弟二區11及12。
此外，如上所述，第一區丨丨及第一小區1 3a間之第二相 位延遲較佳為第一實施例之散焦方法中約6 0度，及第二實 施例中之突出N A方法之1 8 〇度。當第二相位延遲以此方式 設定時’抽樣基板3上對應小區1 3作為相移部分之部分5 1 之光強度分布可控制實際上為〇。 圖10A及10B為一略圖，其顯示每一實施例中溝道之形成 與相關技藝之比較，參考圖1 〇 β ，相關技藝中利用線性相移器，當自任意建立之晶核生長 時，晶粒會彼此碰撞。因此，僅有薄及長晶粒在對應線性 相移器之相移部分（邊界）之軸3 2成垂直之方向形成。因 此，在相關技藝中，利用複數個晶粒以構成薄膜電晶體之 一溝道6 1。 另一方面，母一實施例中，因為晶核係分別建立於對應 圓形小區1 3在相移器1中作為相移部分之圓形部分5丨中或 附近’晶粒在自晶核生長時不會彼此碰撞。因此，利用每 一實施例之結晶化裝置及方法獲得之晶粒5 7，如圖1 0 A所
200406815 五、發明說明（π) 示，晶粒5 7在對應相移器1之邊界1 0 a之直部分5 2平行方向 之尺寸W，與直部分52成垂直方向中之晶粒57之尺寸[比較-大許多。 結果，薄膜電晶體之溝道6 1可在單晶（晶粒）5 7中利用每 一實施例之結晶化裝置及方法形成。此情形下，供每一實 施例中結晶化裝置及方法使用之相移器1中，相移圖案包 括第一區11，第二區12及第三區13需要在為薄膜電晶體之 溝道6 1保留之區域中形成。 此外，源極6 2及汲極6 3在對應相移器1之邊界1 〇 a之直部 分5 2之垂直方向中之溝道6 1之一側上形成。此外，晶粒5 7 之尺寸W較佳為尺寸L之1/3或更多，晶粒57之尺寸W較佳為 1 um，或更多。以此構型，可能在單晶5 7中構成溝道6 1。 圖1 1 A及1 1 B為一略圖，顯示與相關技藝比較，自每一實 施例中形成之晶粒之晶生長之開始點評估之生長角度。參 考圖1 1 B，相關技藝利用線性相移器，如等高線3 6所示有 一相等之光強度，光強度分布之梯度（即，溫度分布梯度） 為直的。因此，晶粒3 7僅在一方向生長，自晶生長之開始 點評估之晶粒3 5之角度Φ 2甚小。 曰曰 另一方面，在一實施例中，所示之等高線5 4有一相等之 光強度分布，光強度分布之梯度（即溫度分布梯度）有一曲 線形狀於圓形部分5 1之四週。因此晶粒5 7二維生長，晶粒 5 7之角度Φ 1自晶生長之開始點評估，與相關技藝比較為 相當大。因此，溝道61(未示於圖ΠΑ及11B)容易在單晶 粒）5 7中形成。此外，晶生長開始點與溝道6 1間之距離
第28頁 200406815 五、發明說明（18) 為最小，迷你化亦可實現。為此目的，晶粒5 7自晶生場開 始點評估之角度Φ 1較佳為6 0度或更大。 在上述每一實施例中，光強度分布即使在設計階段亦可 計算，但較佳為在抽樣表面（曝露表面）上觀察及證實。為 此，抽樣表面之一影像可由光系統放大，並經如CCD影像 捕捉裝置輸入。當使用之光為紫外光線，光系統受到限 制。因此，螢光板可置於抽樣表面中以改變光為可見光。 圖1 2 A至1 2 E為剖面圖，顯示利用每一實施例之結晶化裝 置以生產電子裝置之各步驟。如圖i2A所示，在絕緣基板 80上（即鹼玻璃，石英破璃，塑料，聚亞琉氨等），利用化 學氣相或潑濺法形成一下方薄膜（即SiN之疊層薄膜，具有 50nm之薄膜厚度，及厚度為1〇〇nmiSi〇2薄膜）及非半、 體薄膜82(厚度“^⑽㈣之以’以^丨以^以形成抽樣基 隨後’使用每實施例之社曰^狀 ♦ Μ #月Ypm -」日日裝 雷射光（及KrF激勵器 W射光及X e C L激勵态雷射本楚、細日” 膜83。 田射先尋）以輻妝所有非晶半導體薄 曰方式，如圖12Β所示，包括具有大直經晶粒之 晶或皁晶半導體薄膜84得以產生。其次，如 ％
利用光刻技術處理多晶或 ^ 12C所不， 薄膜85,及利用化學氣：；;曰==為島形半導體 2 0nm至l〇〇nm之si〇2薄膜 5 ^ ^、具有薄膜厚度 圖12D所示，閘電#87i、g作為閘極絕緣薄骐86。此外，如 雜質離子88(N溝道電晶體之磷，p溝
200406815 五、發明說明G9) C電ag體之石朋）。此後，在氮大氣中實施退火步驟度C 下1小時）以激勵雜質。 <
/、人’如圖1 2 E所示’形成層間絕源薄獏8 g，製成接觸 洞及形成連接至源91及汲92之一源電極93與汲電極94形 成。該源經一溝道9 0連接至汲極。同時，溝道9 〇位於大直 徑晶粒之内，其係由圖12人及12β所示之步驟在多晶或單晶 半導體薄膜8 4中形成。以上述之步驟，如圖丨3所^位置之 多晶或單晶半導體電晶體可以獲得。多晶或單晶半導體電 晶體可應用於液晶顯示器之電路中，或電子照5 (EL)，積 體電路如記憶體（SRAM，DRAM)及CPU等。 、 例中應用一上述獲得之電晶體於一主動陣列液晶顯示 器，將說明如下。 圖1 4之圖形，圖解顯示液晶顯示器之電路構型。圖丨5為 略圖 顯不液晶顯不器之剖面結構。 、 抑该液晶顯示器包括液晶顯示器面板丨〇 〇，及一液晶控制 °° 2 2以控制液晶顯示為面板1 〇 〇。液晶顯示器面板1⑽有 Ό構其中有一液晶層L Q固定於陣列基板A R與對面基板 之間。液晶控制器1 0 2配置在一驅動電路基板上，盥液 晶顯示器面板100分開配置。 /、
孩陣列基板AR包括複數個像素電極pE，安排在玻璃基板 ^顯示區“内之矩陣型陣列，複數個掃描線Y(Y1_Ym)沿 ”電極PE之各行形成，複數個信號線χ(χι—χη)沿像素電 ，之各列形成，像素切換元件111配置在接近信號線X1 至h與掃描線¥1至^之交又處，每一線捕捉一視頻信號
第30頁 200406815 五、發明說明（20) ^ V p i X自對應之信號線X，以響應自對應掃線Y之掃描信號， 以供應信號至對應之像素電極P E ’ 一掃線驅動電路1 〇 3用* 以驅動掃線Y 1至Ym及一信號驅動電路1 0 4供驅動信號線χ i 至X η。每一信號切換元件1 1 1以N -溝道薄膜電晶體形成， 如上所述。掃描驅動電路1 0 3及信號線驅動電路1 〇 4由薄膜 電晶體統合在陣列基板AR上，該電晶體與像素切換元件 111之薄膜電晶體以上述每一實施例所述之相同方式形 成。對面之基板CT包括單一反向電極CE，配置在像素電極 PE之表面，及以共同電位vcom，彩色濾波器（未示出）等設 定。 該液晶控制器1 0 2接收一外部提供之視頻信號及一同步 信號，以產生視頻信號Vpix供像素之用，垂直掃描控制信 號YCT ’及水平掃描控制信號xct。垂直掃描控制信號yct 包括一垂直開始脈波，垂直時脈信號，輸出啟動信號ΕΝΑβ 及其他，並送至掃描線驅動電路1 0 3。水平掃描控制信號 X C Τ包括一水平開始脈波，水平時脈信號，極性反轉信號 亚供應至信號線驅動電路1()4與像素視頻信號Vpix一起供
該掃描線驅動電路1 03包括一移位寄存器，由垂直掃描 控=信號YCT控制，俾順序供應激化像素切換裝置丄丨丨之掃 描t旎在每一垂直掃描期間（幀）至掃描線Y 1至Ym。移位寄 存器將每一垂直掃描期間供應之垂直開始脈波移位，以與 垂直時脈信號同步以選擇一掃描線¥1至“之一線，並提j共 輸出啟動信號ENAB輸出掃描信號至選擇之掃描線。輸出啟
第31頁 200406815 五、發明說明（21) 動信號ENAB保高位 ，插期間輸出掃描 ^期間禁止輸出掃 插期間。 “號線驅動電路 ，，水平掃描控制 母一水平掃描期 Vpix輸入，i 4 應由抽揭6在该期 ”樣所得之類 顯示器 成。°、、、騸動電路 其他優^科 硬點及修改 承發明在庠+ 限制之音思義 利f〜。準此， ^之精神與範 以使在垂直掃描期間（巾貞） 仏旒。該信號保持低位準，、$ j之, 描信號，即自垂直# 俾在垂直遮 直知描期間排除有效掃 1 0 4包括移位寄存哭另4 信號m控制， 樣輪出電路， :曰:（1H) ’以串並聯轉換或抽樣視頻信號 間，一掃描線Y被掃描信號驅動，及供 比像素顯示信號至信號線χ丨_ χη。 中’掃描線驅動電路i 〇 3之薄膜電晶體 1 04可與像素切換元件111之相同方法形 對精於此技藝人士將可輕易發生。因此 上’對上述之特殊細節及代表實施例無 各種修改如不悖離本發明附錄之申請專 圍，當屬可行。
200406815 圖式簡單說明 · 圖1為一略圖顯示本發明第一實施例之結晶化裝置之構 型； 圖2A及2B為平面圖顯示圖1中相移器之基本部分之構型； 圖3 A至3B為說明一線性相移器功能之圖形； 圖4A至4D為一圓形相移器之功能之說明圖形； 圖5A至5C為圖2A及2B中顯示之說明相移器之功能之圖形； 圖6為詳細說明圖2 A及2 B中之相移器之功能之圖形； 圖7A及7B為一曲線，顯示光強度分布，得自對應在數值舉 例中相移部分之圓形部分之線A-A，其中照明光之數值孔 徑 NA1 設定為 NA1 = 0 及 NA1 = 0.1 ; 圖8為圖形顯示本發明第二實施例之結晶化裝置之構型； 圖9為平面圖，顯示圖8中之相移器基本部分之構型； 圖1 0 A及1 0 B為圖形顯示一晶粒與相關技藝比較中之每一實 施例中構成之溝道間之對齊； 圖1 1 A及1 1 B為圖形說明自每一實施例形成之晶粒之晶生長 之起點所估計之生長角度，與相關技藝之比較； 圖1 2 A至1 2 E為數個剖面圖，顯示利用每一實施例之結晶化 裝置以產生電子裝置之步驟； 圖13為一平面圖，顯示圖12A至12E中產生作為電子裝置之 電晶體之位置； 圖1 4為圖形顯示圖1 3中之包含電晶體之液晶顯示器之電路 構型； 圖1 5為圖形顯示圖1 4中液晶顯示器之剖面結構。
第33頁 200406815 圖式簡單說明 元件符號說明： 1照明相移器 2b光束擴大器 2 d第一凝結器光系統 2 f第二凝結光學系統 5光影像系統 1 0相移器基本部分 1 2第二矩形區 1 3 a第一小扇段 31a、31b 區 33、43、55 晶核 35、45、58TFT溝道所保留區域 4 1 b圓形小區 TFT溝道所保留區域 5 3週邊部分 6 1、9 0溝道 W、L尺寸 8 2非晶半導體薄膜 4 2小部分 5 1圓形部分 5 4等高線 6 2源極 8 0絕緣基板 8 3非晶半導體薄膜 2照明系統 2c第一飛眼透鏡 2 e第二飛眼透鏡 3抽樣基板 5 a孔隙隔膜單元 10a直邊界 13小區 13b第二小扇段 31c直邊界 3 4曲線 £1雷射源 4基本台 11第一矩形區 32軸 4 1 a矩形區 44、56晶粒邊界 5 2直部分 5 7晶粒 6 3汲極 8 1薄膜 84多晶或單晶半導體薄膜 8 5島形半導體薄膜 8 6閘極絕緣薄膜 8 7閘電極 91源 9 7 >及電極 1 1 1像素切換元件 8 8雜質電子 8 9層間絕緣薄膜 9 2汲 9 3源電極 1 0 0液晶顯示器面板 X信號線 Y對應掃線
第34頁 200406815 圖式簡單說明 AR陣列基板 XCT水平掃瞄控制信號 YCT垂直掃瞄控制信號 PE像素電極 LQ液晶層 DS顯示區 ENAB輸出啟動信號 C E反向電極 CT對面基板
第35頁

Claims (1)

  1. 200406815 六、申請專利範圍 1. 一種結晶化裝 一照明系統供 膜； 一相移器包括 該照明系 變該照明 強度在含 降低；該 少一第一 第二區成 2. 如申請 第一小扇 位延遲傳 成，以與 3. 如申請 延遲約為 4. 如申請 與該邊界 5. 如申請 與該非單 6. 如申請 延遲約為 7. 如申請 該邊界垂 統以其 光以提 對應該 相移器 區及第 第二相 專利範 段在該 輸照明 該第二 專利範 180度 專利範 對稱之 專利範 晶半導 專利範 6 0度。 專利範 直橫向 置，包含： 應結晶化之照明光至一非單晶半導體薄 " 第一及第二區配置以形成一直邊界，及自 間之第一相位延遲傳輸照明光，及相位調 供具有反向峰值圖案之光強度分布，該光 邊界之一軸之非單晶半導體薄膜之一區中 進一步包括一小區，自該邊界延伸進入至 二區，及自照明系統以與該至少一第一及 位延遲傳輸照明光。 圍第1項之結晶化裝置，其中該小區有一 第一區内形成，及以與該第一區成第二相 光，及有一第二小扇段在該第二區内形 區成第二相位延遲傳輸照明光。 圍第1項之結晶化裝置，其中該第一相位 圍第1項之結晶化裝置，其中該小區有一 形狀。 圍第1項之結晶化裝置，其中該相移器係 體薄膜成平行及在其附近配置。 圍第5項之結晶化裝置，其中該第二相位 圍第6項之結晶化裝置，其中該小區在與 方向有一尺寸a於該至少一第一及第二區
    第36頁 200406815 六、申請專利範圍 - 内，該尺寸a能滿足一條件a — d · t a η (9 ，其與照明光入 射在該相移上之最大入射角Θ ’及該非早晶半導體薄膜 與該相移器間之距離d有關。 8. 如申請專利範圍第1項結晶化裝置，進一步包含一光學 影像系統配置在該非單晶半導體薄膜與該相移器之間，以 設置該非單晶半導體薄膜與相移器於彼此共軛之位置，及 在影像側之光學影像系統之數值孔徑設定在一預設定值’ 供具有該反向峰值圖案之光強度分布之所需。 9. 如申請專利範圍第8項之結晶化裝置，其中該第二相位 延遲約為1 8 0度。 1 0.如申請專利範圍第8項之結晶化裝置，其中該橫向尺寸 a滿足一條件a $ λ /ΝΑ，其與該光學影像系統之影像側 數值孔徑Ν Α及照明光之波長λ有關。 1 1. 一種結晶化方法，包含： 施加供結晶化之照明光至非單晶半導體薄膜； 利用相移器相位調變該照明光，該相移器包括第一及第 二區配置構成一直邊界，及以其間之第一相位延遲傳輸照 明光，以提供具有反向峰值圖案之光強度分布，該光強度 在含對應邊界之一軸之非單晶半導體薄膜之一區中降低； 及 經一小區以與至少一第一及第二區成第二相位延遲傳輸 照明光，該小區在相移器内形成並自該邊界延伸進入至少 一第一及第二區。 1 2.如申請專利範圍第1 1項之結晶化方法，其中該小區有
    第37頁 200406815 六、申請專利範圍 - 一在第一區形成之第一小扇段，並以與第一區成第二相位 延遲傳輸照明光，及有一在第二區形成之第二小扇段並以~ 與第二區成第二相位延遲傳輸照明光。 1 3.如申請專利範圍第1 1項之結晶化方法，進一步包含； 與該非單晶半導體薄膜平行及相鄰配置該相移器。 1 4.如申請專利範圍第1 1項之結晶化方法，進一步包含： 配置該光學影像系統於非單晶半導體薄膜與相移器之 間，以在彼此共軛之位置設置非單晶半導體薄膜及相移 器；及 設定影像側之光學影像系統之數值孔徑為一預設定值， 供具有反向峰值圖案之光強度分布之所需。 1 5.如申請專利範圍第1 1項之結晶化方法，其中該非單晶 半導體薄膜被結晶化，俾晶粒被設置以包括為薄膜電晶體 溝道保留之區域。 1 6.如申請專利範圍第1 5項之結晶化方法，其中該晶粒在 與該邊界平行之方向有一第一尺寸，及在與邊界垂直方向 有一第二尺寸，該第一尺寸係為第二尺寸之1/3或更多。 1 7.如申請專利範圍第1 6項之結晶化方法，其中該晶粒之 第一尺寸W為l//m或更大 1 8.如申請專利範圍第1 5項之結晶化方法，其中該晶粒自 晶核開始點以6 0度角或更大角度生長。 1 9 . 一種相移器，包含·. 第一及第二區配置以構成一直邊界，並以其間之第一相 位延遲傳輸照明光；
    第38頁 200406815 六、申請專利範圍 及第二區，及以與至 一小區自邊界延伸進入至少一第 少一第一及第二區成第二相位延遲 ’ 傳輸照明光。 在第二區形成並以與 ，其中該第一相位延 ，其中該第二相位延 ，其中該邊界之位置 2 0.如申請專利範圍第1 9項之相移器，其中該小區有一在 第一區形成之第一小扇段，及以與該第一區成第二相位延 遲傳輸照明光，及有一第二小扇段 第二區成第二相位延遲傳輸照明光， 2 1.如申請專利範圍第2 0項之相移器 遲約為1 8 0度。 2 2 .如申請專利範圍第2 1項之相移器 遲為約60度及約180度之一。 2 3.如申請專利範圍第1 6項之相移器 係參考一薄膜電晶體之溝道之位置 而決定。 2 4.如申請專利範圍第5項之結晶化裝置，其中該小區在至 少一第一及第二區内，與邊界垂直之橫向有一尺寸a，該 尺寸a可滿足一條件 a - d · t an 0 ，其與照明光入射在 相移器之最大入射角0 ，及該非單晶半導體薄膜與相移器 間距離d有關。 2 5.如申請專利範圍第1 9項之相移器，其中該第一相移延 遲約為1 8 0度。 2 6.如申請專利範圍第2 5項之相移器，其中該第二相位延 遲約為60度及180度之一。
    第39頁
TW092124516A 2002-09-09 2003-09-04 Crystallization apparatus, crystallization method, and phase shifter TWI292171B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002262249A JP4278940B2 (ja) 2002-09-09 2002-09-09 結晶化装置および結晶化方法

Publications (2)

Publication Number Publication Date
TW200406815A true TW200406815A (en) 2004-05-01
TWI292171B TWI292171B (en) 2008-01-01

Family

ID=31986401

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092124516A TWI292171B (en) 2002-09-09 2003-09-04 Crystallization apparatus, crystallization method, and phase shifter

Country Status (6)

Country Link
US (3) US7001461B2 (zh)
JP (1) JP4278940B2 (zh)
KR (1) KR20040023541A (zh)
CN (1) CN100343947C (zh)
DE (1) DE10341467A1 (zh)
TW (1) TWI292171B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9134370B2 (en) 1999-11-23 2015-09-15 Mentor Graphics Corporation Continuous application and decompression of test patterns and selective compaction of test responses
US8533547B2 (en) * 1999-11-23 2013-09-10 Mentor Graphics Corporation Continuous application and decompression of test patterns and selective compaction of test responses
US6874109B1 (en) * 1999-11-23 2005-03-29 Janusz Rajski Phase shifter with reduced linear dependency
US6353842B1 (en) * 1999-11-23 2002-03-05 Janusz Rajski Method for synthesizing linear finite state machines
US6684358B1 (en) * 1999-11-23 2004-01-27 Janusz Rajski Decompressor/PRPG for applying pseudo-random and deterministic test patterns
EP1242885B1 (en) * 1999-11-23 2009-10-07 Mentor Graphics Corporation Continuous application and decompression of test patterns to a circuit-under-test
US7493540B1 (en) 1999-11-23 2009-02-17 Jansuz Rajski Continuous application and decompression of test patterns to a circuit-under-test
US6327687B1 (en) * 1999-11-23 2001-12-04 Janusz Rajski Test pattern compression for an integrated circuit test environment
US9664739B2 (en) 1999-11-23 2017-05-30 Mentor Graphics Corporation Continuous application and decompression of test patterns and selective compaction of test responses
US6557129B1 (en) 1999-11-23 2003-04-29 Janusz Rajski Method and apparatus for selectively compacting test responses
JP4278940B2 (ja) 2002-09-09 2009-06-17 株式会社 液晶先端技術開発センター 結晶化装置および結晶化方法
TW200500512A (en) * 2002-12-04 2005-01-01 Adv Lcd Tech Dev Ct Co Ltd Crystallization apparatus and crystallization method
TW200519503A (en) * 2003-09-30 2005-06-16 Adv Lcd Tech Dev Ct Co Ltd Crystallization apparatus, crystallization method, device and phase modulation element
JP5117000B2 (ja) * 2005-09-08 2013-01-09 株式会社 液晶先端技術開発センター 薄膜トランジスタ及び半導体装置
GB0623769D0 (en) * 2006-11-28 2007-01-10 Seos Ltd Method and apparatus for reducing motion blur in a displayed image
JP2008227445A (ja) * 2007-02-16 2008-09-25 Advanced Lcd Technologies Development Center Co Ltd 薄膜トランジスタ及び表示装置
JP2008270726A (ja) * 2007-03-23 2008-11-06 Advanced Lcd Technologies Development Center Co Ltd 結晶化装置、結晶化方法、デバイス、および光変調素子
JP2009130231A (ja) * 2007-11-27 2009-06-11 Advanced Lcd Technologies Development Center Co Ltd 結晶シリコンアレイ、および薄膜トランジスタの製造方法
JP2009272509A (ja) * 2008-05-09 2009-11-19 Advanced Lcd Technologies Development Center Co Ltd 光照射装置、結晶化装置、結晶化方法、およびデバイス
US8946594B2 (en) 2011-11-04 2015-02-03 Applied Materials, Inc. Optical design for line generation using microlens array

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1270934C (en) * 1985-03-20 1990-06-26 SPATIAL PHASE MODULATED MASKS AND METHODS FOR MAKING THESE MASKS AND PHASE DIFFRACTION GRATINGS
JPH04218046A (ja) * 1990-06-21 1992-08-07 Matsushita Electron Corp ホトマスク及びその製造方法
JP3452053B2 (ja) * 1990-07-27 2003-09-29 株式会社日立製作所 パターン形成方法
EP0476931B1 (en) * 1990-09-14 1996-01-17 Canon Kabushiki Kaisha Phase shift device and laser apparatus utilizing the same
KR930020374A (ko) * 1992-03-31 1993-10-19 정용문 광픽업
JPH06289431A (ja) 1993-03-31 1994-10-18 A G Technol Kk 薄膜トランジスタの形成方法とアクティブマトリクス表示素子
JPH08202016A (ja) * 1995-01-20 1996-08-09 Sony Corp ハーフトーン型位相シフトマスク及びレジスト露光方法
CA2256699C (en) 1996-05-28 2003-02-25 The Trustees Of Columbia University In The City Of New York Crystallization processing of semiconductor film regions on a substrate, and devices made therewith
JP4056577B2 (ja) 1997-02-28 2008-03-05 株式会社半導体エネルギー研究所 レーザー照射方法
DE69739045D1 (de) * 1997-08-27 2008-11-27 St Microelectronics Srl Herstellungsverfahren für elektronische Speicherbauelemente mit virtueller Masse
US6180444B1 (en) * 1998-02-18 2001-01-30 International Business Machines Corporation Semiconductor device having ultra-sharp P-N junction and method of manufacturing the same
KR100296109B1 (ko) 1998-06-09 2001-10-26 구본준, 론 위라하디락사 박막트랜지스터제조방법
US6326286B1 (en) 1998-06-09 2001-12-04 Lg. Philips Lcd Co., Ltd. Method for crystallizing amorphous silicon layer
JP2000223419A (ja) 1998-06-30 2000-08-11 Sony Corp 単結晶シリコン層の形成方法及び半導体装置の製造方法、並びに半導体装置
TW512248B (en) * 1998-07-15 2002-12-01 Toshiba Corp Manufacturing method and apparatus of semiconductor device
JP2000082669A (ja) * 1998-09-07 2000-03-21 Japan Science & Technology Corp 太陽電池用多結晶半導体膜の製造方法
JP3562389B2 (ja) 1999-06-25 2004-09-08 三菱電機株式会社 レーザ熱処理装置
JP3751772B2 (ja) * 1999-08-16 2006-03-01 日本電気株式会社 半導体薄膜製造装置
GB9922576D0 (en) 1999-09-24 1999-11-24 Koninkl Philips Electronics Nv Laser system
TW490802B (en) 2000-01-07 2002-06-11 Sony Corp Polysilicon evaluating method, polysilicon inspection apparatus and method for preparation of thin film transistor
JP3955959B2 (ja) * 2000-01-26 2007-08-08 日本電気株式会社 レーザ照射装置およびレーザ照射方法
US6746942B2 (en) * 2000-09-05 2004-06-08 Sony Corporation Semiconductor thin film and method of fabricating semiconductor thin film, apparatus for fabricating single crystal semiconductor thin film, and method of fabricating single crystal thin film, single crystal thin film substrate, and semiconductor device
KR100662493B1 (ko) * 2001-07-10 2007-01-02 엘지.필립스 엘시디 주식회사 비정질막의 결정화방법 및 이를 이용한 액정표시소자의제조방법
US6664009B2 (en) * 2001-07-27 2003-12-16 Numerical Technologies, Inc. Method and apparatus for allowing phase conflicts in phase shifting mask and chromeless phase edges
JP4278940B2 (ja) 2002-09-09 2009-06-17 株式会社 液晶先端技術開発センター 結晶化装置および結晶化方法
TW200500512A (en) * 2002-12-04 2005-01-01 Adv Lcd Tech Dev Ct Co Ltd Crystallization apparatus and crystallization method

Also Published As

Publication number Publication date
KR20040023541A (ko) 2004-03-18
US20060065185A1 (en) 2006-03-30
TWI292171B (en) 2008-01-01
JP4278940B2 (ja) 2009-06-17
CN100343947C (zh) 2007-10-17
US20040058484A1 (en) 2004-03-25
US7413608B2 (en) 2008-08-19
CN1492477A (zh) 2004-04-28
DE10341467A1 (de) 2006-02-09
US7505204B2 (en) 2009-03-17
US20080019002A1 (en) 2008-01-24
US7001461B2 (en) 2006-02-21
JP2004101779A (ja) 2004-04-02

Similar Documents

Publication Publication Date Title
TW200406815A (en) Crystallization apparatus, crystallization method, and phase shifter
JP7612917B2 (ja) 表示装置
US8183122B2 (en) Semiconductor device including semiconductor thin film, which is subjected to heat treatment to have alignment mark, crystallizing method for the semiconductor thin film, and crystallizing apparatus for the semiconductor thin film
US8052791B2 (en) Crystallization apparatus, crystallization method, phase modulation element, device and display apparatus
TW522354B (en) Display device and method of driving the same
JP2001177101A (ja) 半導体装置およびその作製方法
JP4307041B2 (ja) 結晶化装置および結晶化方法
CN107861302A (zh) 一种阵列基板、其制作方法、显示面板及显示装置
TWI280552B (en) Method for forming polycrystalline silicon film
CN105679772A (zh) 低温多晶硅tft基板的制作方法及低温多晶硅tft基板
CN100403142C (zh) 结晶装置、结晶方法、器件和相位调制元件
CN1963998A (zh) 半导体器件、基片、液晶显示器及其制造方法
JP2007189235A (ja) 薄膜半導体装置及び表示システム
JP4711166B2 (ja) 結晶化装置、および結晶化方法
TWI339410B (en) Mask and fabricating method of a polysilicon layer using the same
JP2004343073A (ja) 結晶化装置、結晶化方法、位相変調素子、デバイスおよび表示装置
JP2006054222A (ja) 光変調素子、結晶化装置、結晶化方法、薄膜半導体基板の製造装置、薄膜半導体基板の製造方法、薄膜半導体装置、薄膜半導体装置の製造方法および表示装置
Chang et al. 28.3: World's Largest (21.3 in.) UXGA Non‐Laser LTPS AMLCD
JP2009099797A (ja) 半導体薄膜の結晶化方法、薄膜半導体装置の製造方法及び液晶表示装置の製造方法
JP2006054223A (ja) 半導体薄膜の結晶化方法、結晶化された半導体薄膜を有する基板、そして半導体薄膜の結晶化装置
JP2004319989A (ja) 結晶化装置および結晶化方法
WO2019107108A1 (ja) レーザ照射装置、レーザ照射方法及び投影マスク
JP2006049481A (ja) 結晶化装置、結晶化方法、および位相変調素子
JP2009060128A (ja) 位相シフトマスク
JP2009206528A (ja) 結晶化方法