[go: up one dir, main page]

CN1963998A - 半导体器件、基片、液晶显示器及其制造方法 - Google Patents

半导体器件、基片、液晶显示器及其制造方法 Download PDF

Info

Publication number
CN1963998A
CN1963998A CNA2006101280857A CN200610128085A CN1963998A CN 1963998 A CN1963998 A CN 1963998A CN A2006101280857 A CNA2006101280857 A CN A2006101280857A CN 200610128085 A CN200610128085 A CN 200610128085A CN 1963998 A CN1963998 A CN 1963998A
Authority
CN
China
Prior art keywords
film
semiconductor device
semiconductor
single crystal
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101280857A
Other languages
English (en)
Inventor
木村嘉伸
松村正清
山元良高
西谷干彦
平松雅人
十文字正之
中野文树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Liguid Crystal Advanced Technology Development Center K K
Advanced LCD Technologies Development Center Co Ltd
Original Assignee
Liguid Crystal Advanced Technology Development Center K K
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Liguid Crystal Advanced Technology Development Center K K filed Critical Liguid Crystal Advanced Technology Development Center K K
Publication of CN1963998A publication Critical patent/CN1963998A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H10P14/3816—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H10P14/3411—
    • H10P14/3808—
    • H10P14/381—

Landscapes

  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种制造薄膜半导体器件的方法包括：在基层上形成非单晶半导体薄膜的步骤；以及用能量射束照射该非单晶半导体薄膜的退火步骤，以便提高构成该非单晶半导体薄膜的非单晶半导体的结晶度。该退火步骤包括用多个能量射束同时照射非单晶半导体薄膜，以便形成多个单元区域，每个单元区域包括至少一个由能量射束照射的照射区域以及至少一个并不由能量射束照射的非照射区域。

Description

半导体器件、基片、液晶显示器及其制造方法
本申请是2003年4有14日提交的申请号为03800659.6、发明名称为“包括具有不同结晶度的半导体薄膜的半导体器件及其基片和制作方法、以及液晶显示器及其制造方法”的分案申请。
技术领域
本发明涉及一种包括结晶度彼此不同的薄膜半导体层的半导体器件、一种该器件的基片、以及一种制造该器件和基片的方法。
背景技术
众所周知，在薄膜半导体器件例如晶状薄膜半导体晶体管(TFT)中，半导体材料例如硅的绝缘薄膜在基片上彼此间隔形成，该基片由绝缘材料例如碱玻璃、非碱玻璃或石英玻璃形成。源极区、漏极区以及布置于该源极区和漏极区之间的沟道区形成于各绝缘半导体薄膜上，且栅电极通过栅极绝缘膜布置在各沟道区上，以便构成TFT。
如图11A至11E所示，上述薄膜半导体器件通常以如下方式制造。
由非单晶半导体(例如非晶或多晶硅)形成的薄膜202通过底层而形成于绝缘材料(例如玻璃)基片201上(图11A)。薄膜202的整个表面用能量射束(例如准分子激光)203照射，以便使该薄膜202进行退火(anneal)/处理，在薄膜202中的半导体进行结晶或再结晶。也就是，半导体薄膜202的结晶度提高(该退火/处理的半导体薄膜由图11B中的参考标号204表示)。其中，结晶度的意思是“包括晶体部分和非晶部分的结构中的晶体部分的质量与整个样品的质量的比例(百分数)。另外，非晶部分可以通过蚀刻而除去或分离，或者在照射结构中通过拉曼(Raman)光谱测量等来对微观上以混合方式存在的晶体部分和非晶部分来进行估计。也就是，单晶结构的结晶度为1，而非晶结构的结晶度为0”。结晶或再结晶(也就是提高结晶度)的半导体薄膜204通过光刻、蚀刻等而处理成多个彼此分离的绝缘半导体薄膜205。图11C只表示了一个绝缘半导体薄膜205。因此，由材料例如氧化硅(SiO2)形成的栅极绝缘膜206形成于包括绝缘半导体薄膜205表面的基片201上(图11C)。而且，栅电极207形成于栅极绝缘膜206上，然后，栅电极207用作掩模(mask)，以便可选择地将杂质离子例如磷植入绝缘半导体薄膜205(图11D)上。因此，在该半导体薄膜中形成掺杂有杂质的源极区209和漏极区210以及在该源极区和漏极区之间的沟道区211。然后，在源极区209和漏极区210上的栅极绝缘膜206部分中形成接触孔。源电极212和漏电极213形成为通过在栅极绝缘膜206中的接触孔与源极区209和漏极区210电连接(图11E)。这样就完成TFT。
在TFT的制造处理中，用于使非单晶半导体结晶或再结晶的上述退火处理是特别重要的处理，因为由该处理生成的半导体的结晶状态将影响TFT的特性。下面将参考图12介绍退火处理的典型实例。
在图12中，参考标号301表示准分子激光源，从该激光源发射的激光301a入射到射束均化器302上。因此，射束均化器302定形成激光301a，从而获得均匀的光强度，并获得矩形截面(例如150mm×200μm)，该光入射到基片201上的非单晶半导体薄膜202上。因此，由激光照射的矩形区域进行结晶。在该操作中，当基片201沿箭头所示方向(也就是沿与激光的狭槽形区域的纵向方向成直角的方向)间歇运动时，该半导体薄膜202的基本整个表面都由该激光均匀照射并结晶。
在随后的处理中，如参考图11B至11E所示，结晶的半导体薄膜分成绝缘部分。对于显示器装置例如液晶显示器，相对于像素起到转换装置作用的多个TFT形成于相同基片上，以便形成有源矩阵型电路。
当构成实际液晶显示器时，用于像素的TFT用于各像素，因此需要形成于基片201的中心部分(由图13中的201a表示的区域)。另一方面，用于驱动电路的TFT布置在基片201的空闲区域中，也就是布置在基片201的外周部分上(由图13中的201b表示的区域)，该驱动电路构成驱动液晶显示器的驱动器电路。而且，因为用于像素的TFT与用于驱动电路的TFT所需的特征不同，因此通常以不同方法来形成晶体管。例如，因为用于像素的TFT需要相对较高的承受电压，因此希望形成非晶半导体薄膜或多晶半导体薄膜来作为基础(沟道)。因为用于驱动电路的TFT需要快速转换特征，因此希望形成活动性较大的多晶或单晶半导体薄膜来作为基础。因此，两种类型的TFT需要以不同方法制造，这样的缺点是制造很费力。
而且，当用于驱动电路的TFT布置在基片的外周部分中时，用于像素的TFT必须通过较长数据线连接，因此也有产生信号损失和延迟操作速度的缺点。
发明内容
本发明的目的是提供一种薄膜半导体器件，它容易制造，并且具有良好的特性例如操作速度；本发明还提供了可用于该器件的基片阵列(array)、制造它们的方法、液晶显示器装置、以及制造该装置的方法。
根据本发明的一个方面，提供了一种制造薄膜半导体器件的方法，包括：在基片上形成非单晶半导体薄膜的步骤；以及用能量射束照射该非单晶半导体薄膜的退火步骤，以便提高构成该非单晶半导体薄膜的非单晶半导体的结晶度。
其中，退火步骤进行为用多个能量射束同时照射非单晶半导体薄膜，从而形成多个单元区域，每个单元区域包括至少一个由能量射束照射的照射区域以及至少一个并不由能量射束照射的非照射区域。
附图说明
图1A至1E是根据本发明一个实施例的、制造薄膜半导体器件的方法的解释图；
图2A是该方法的退火步骤的解释图，而图2B是用于该步骤的掩模部分的平面图，该掩模包括通孔；
图3是退火步骤的变化实例的解释图；
图4是表示用于图3中所示的退火步骤的镜子阵列的平面图；
图5是表示图4中所示的镜子阵列的变化实例的平面图；
图6A是表示图4中所示的镜阵列的变化实例的平面图，图6B是示意表示镜阵列的一个微镜的透视图，而图6C是表示图6B中所示的微镜的变化实例的透视图；
图7A是LCD基片的一个实例的示意图，该LCD基片是由本发明的方法制造的薄膜半导体器件，而图7B是一个像素区域的放大图，该像素区域是图7A的单元区域；
图8A是示意表示LCD基片的另一实例的一部分的视图，该LCD基片是通过本发明方法制造的薄膜半导体器件，而图8B是表示在图8A所示器件中形成的SRAM电路的一个实例的视图；
图9A是表示相移掩模的一个实例的平面图；
图9B和9C是表示相移掩模的另一实例的透视图和平面图；
图9D是入射在利用相移掩模获得的基片上的激光的光强度分布；
图10A和10B是表示通过本发明方法制造的液晶显示器的LCD基片单元的平面图以及该液晶显示器的剖视图；
图11A至11E是在相关技术中制造薄膜半导体器件的方法的各步骤的解释图；
图12是该普通方法的退火步骤的解释图；以及
图13是表示用于像素的TFT的布置范围以及用于驱动电路的TFT的布置范围的视图。
具体实施方式
下面将参考图1A至1E介绍根据本发明一个实施例的一个薄膜半导体器件和制造该器件的方法。
如图1A所示，底层102和非晶半导体薄膜103利用已知膜形成技术(例如化学气相形成方法和溅射方法)连续形成于透明矩形基片101(图1A中只表示了一部分)的一个平表面上，该基片101由绝缘材料(例如碱玻璃、石英玻璃、塑料或聚酰亚胺)形成。底层102由层叠的膜形成，该层叠膜例如包括厚度为50nm的SiN膜102a以及厚度为100nm的SiO2膜102b。SiN膜102a防止杂质从由玻璃等形成的基片101中扩散到非晶半导体薄膜103中。该SiO2膜102b防止氮从SiN膜102a扩散到非晶半导体薄膜103中。非晶半导体薄膜103由厚度为大约50nm至200nm的半导体例如Si、Ge或SiGe形成，在本实施例中为Si。
然后，如图1B和1C所示，利用准分子激光104(该准分子激光104为例如KrF或XeCl准分子激光的能量射束)选择性地照射该非晶半导体薄膜103的表面，以便形成多个单元区域，各单元区域包括已经照射的区域105(下文中称为照射区域)，该区域105布置成靠近未照射的区域106(下文中称为非照射区域)(为了容易理解，图1B只表示了包括照射区域和非照射区域的一个单元区域)。通过该激光照射，照射区域105将退火处理和熔化，非晶半导体转变成多晶或单晶半导体，也就是提高结晶度。因此，非照射区域106保持非晶半导体。在液晶显示器的制造方法中，照射区域105是用于形成用于驱动电路的TFT的区域，该TFT需要有快速转换特征。非照射区域106是用于形成用于像素的TFT的区域，该TFT能承受高电压。
然后，光刻技术用于选择性地蚀刻照射区域105和底层102，并形成两个第一绝缘区域105a和一个第二绝缘区域106a。由SiO2形成且厚度为20nm至100nm的栅极绝缘膜107利用类似于上述技术的膜形成技术而形成在包括绝缘区域105a、105b的基片上(准确地说在底层102上)。栅电极108形成于该栅极绝缘膜107的、与绝缘区域105a、106a的中部相对的部分上。这些栅电极108通过对硅化物或MoW层构图而形成。
然后，如图1D所示，栅电极108用作掩模，以便将杂质离子109植入绝缘区域105a、106a中，并通过沟道区域而形成源极区和漏极区。该杂质离子包括用于形成N沟道MOS晶体管的N型杂质(例如磷)以及用于形成P沟道MOS晶体管的P型杂质(例如硼)。所形成的器件在氮气中退火(在450℃下一小时)，并激活植入的杂质。
然后，由SiO2形成的中间层绝缘膜110形成于包括栅电极108的栅极绝缘膜107上。中间层绝缘膜110和栅极绝缘膜107的、在掺杂有杂质的绝缘区域105a、106a部分(源极区和漏极区)上的部分进行局部蚀刻并除去，以便形成接触孔。
然后，如图1E所示，通过接触孔与源极区和漏极区电连接的源电极111a和漏电极111b形成于栅极绝缘膜107上，以便完成该薄膜半导体器件。
然后，下面将参考图2A和2B详细介绍参考图1B和1C所述的、通过准分子激光进行的退火步骤。
在图2A中，参考标号401表示准分子激光源，它是能量射束的发射装置。准分子激光源可以为已知源，例如KrF、ArF或XeCl。而且，可以采用使半导体薄膜结晶所需的任意激光源功率。例如，当非晶硅形成于微晶硅中时，可以使用低功率。而且，当非晶硅形成于单晶中时，可以使用高功率。由准分子激光源发出的激光401a由镜子400反射，并入射到射束均化器402上。因此，射束均化器402使激光401a定形成强度均匀，且截面形状为矩形(例如150mm×200μm)，并使光能够入射到固定于该射束均化器402和基片101之间的掩模404上。如图2B所示，掩模404由基本正方形金属板404b形成，其中，多个宽度为大约5至10μ的正方形通孔(也就是微孔404a)形成为矩阵形式，也就是，微孔404a形成为沿X和Y方向对齐。掩模404设置成这样，即入射在掩模404上的入射光的一部分将入射到微孔404a、通过微孔404a、并通过布置在基片101的前表面附近的相移掩模450(后面将介绍)入射到基片101上。而且，入射在除微孔404a之外的其它部分的表面上(也就是板404b表面)的光部分将被反射，并防止它们入射到基片101上。金属板404b也可以以与反射该入射光不同的方法构成，例如吸收该光，以便防止光入射到基片101上。在本实施例中，微孔404a的形状为正方形，但是也可以采用其它形状，例如矩形、圆形、三角形或六边形。而且，微孔404a需要规则布置，如图2B所示，也可以不规则布置。也可选择，规则和不规则布置的微孔和/或有不同形状的微孔也可以以混合方式布置。掩模404有基本正方形形状，但并不是必须有这样的形状，而是可以有与入射的能量射束的截面相同的形状和尺寸，但形状和尺寸不能与基片101基本相同。例如，在本实施例中，因为入射的准分子激光为具有150mm×200μm的截面的狭槽状光，掩模可以有相同或更小的尺寸。在本实施例中，因为基片101沿X和Y方向运动，掩模的尺寸可以大大小于该基片的尺寸。
当激光403入射到基片101上时，准确地说通过如上述构成的掩模404入射到基片101上的半导体薄膜103上时，半导体薄膜103由具有与掩模404的微孔404a相对应构图的激光照射。也就是，半导体薄膜103由通过多个相互独立的微孔404a的多个激光束照射，以便形成多个矩形照射区域以及与由掩模404反射的激光部分相对应的非照射区域。如上所述，照射区域的半导体薄膜的非晶半导体转变成多晶或单晶半导体，而非照射区域的半导体仍然为非晶状态。在本发明中，在各掩模中，至少一个照射区域和布置在该照射区域附近的至少一个非照射区域形成一个单元区域。也就是，像素区域(严格地说形成像素和用于该像素的半导体器件的区域)形成于LCD中，且多个这样的单元区域规则或不规则地布置在基片上。
在上述退火步骤中形成的各单元区域的多晶区域(照射区域)和非晶区域(非照射区域)中的一个或两个被构图，也就是，进行所谓的岛切处理，以便形成至少一个单晶绝缘薄膜和至少一个非晶绝缘薄膜。也就是，对半导体薄膜构图，以便在各单元区域中的非晶绝缘薄膜附近形成单晶绝缘薄膜。然后，如上面参考图1D和1E所述，各绝缘半导体薄膜构成为基底，以便形成TFT，从而完成薄膜半导体器件。
对于这样制造的薄膜半导体器件，优选是多个单元区域相互接近地形成于基层上(单独的基片或者普通意义上的基片，即如本实施例中包括形成于基片上的某些层)。在各单元中，至少一个第一半导体器件由通过能量射束进行了退火处理的半导体薄膜形成，且至少一个第二半导体器件由未退火处理的半导体薄膜形成。因此，因为第一和第二半导体器件在由具有不同结晶度的相同材料形成的半导体薄膜基础上形成，因此这些器件的特征不同。例如，第一半导体器件有很高的转换速度，因为器件的多晶半导体薄膜具有高活动性电子或空穴。对于第二半导体器件，非晶半导体有很高的电场阻。因此，当半导体器件用作LCD基片阵列时，第一半导体器件用作用于驱动电路的TFT，而第二半导体器件用作用于像素的TFT。这样，可以满足液晶显示器(LCD)所需的特征。这样，因为用于驱动电路的TFT明显可以布置在用于像素的TFT附近，使两个晶体管彼此电连接的线路的长度可以减小，并提高响应。使用掩模404的照射区域也有效用于在制造第一半导体器件中的定位。
在上述实施例中，其中形成有微孔404a的掩模404用作将能量射束分成多个射束的装置，以便选择地照射半导体薄膜，但是本发明并不局限于此。下面将介绍一个实例，但是，与上述实施例实际上相同的部件以相同参考标号表示，并省略对它们的说明。
图3是退火步骤的解释图，其中，图4中所示的镜子阵列402代替掩模404布置在射束均化器302和基片101之间。该镜子阵列402由在第一和第二组中角度彼此不同的第一和第二正方形微镜401a、401b构成，它们以矩阵形式布置在相同平面内。这些微镜401a、401b可以通过使用精细处理技术形成，以便对相同基片的一个表面进行处理，或者可以使预先独立形成的各微镜401a、401b彼此粘接而形成。对于第一微镜401a(为了清楚，在图4中以阴影部分表示)，激光的入射角设置成使入射激光303部分沿朝着基片101的方向反射。对于第二微镜401b(图4中以白色表示)，激光的入射角设置成使入射激光303部分沿偏离基片101(相移掩模450)的方向反射。因此，由各第一微镜401a反射的激光部分303a通过相移装置450，并彼此分开地入射到基片101上的半导体薄膜103上，以便形成相应的照射区域。因为由各第二微镜401b反射的激光部分303b并不入射到基片101的半导体薄膜103上，因此形成非照射区域。因此，照射区域和非照射区域根据在半导体薄膜103上的、如图4所示的微镜401a、401b的布置方式而进行布置和形成。在本发明中，至少一个照射区域和非照射区域形成于单元区域中。例如，沿X或Y方向布置在一个非照射区域附近的一个照射区域也可以形成一个单元区域。如图4中粗线所示，两个照射区域和两个非照射区域也可以形成于一个单元区域中。不同数目的照射区域和非照射区域也可以形成于一个单元区域中。在本实施例中，第一组的微镜401a和第二组的微镜401b形成为这样，即镜子沿X方向和Y方向交替和规则布置，具有相同尺寸的照射区域和非照射区域也交替布置。不过，这些微镜401a、401b并不必须有相同尺寸，也不必须规则布置。因此，当选择微镜401a、401b的尺寸和结构时，可以在半导体薄膜上形成包括相应照射区域和非照射区域的单元区域，该照射区域和非照射区域有合适布置的合适形状。因此，尺寸与照射区域相同的晶体区域以及尺寸与非照射区域相同的非晶区域可以在半导体薄膜上形成合适图形。
应当知道，为了使基片101沿图3中箭头所示的X方向运动，并不必须如图4所示使多个微镜401a、401b沿X和Y方向布置，可以沿X方向布置至少一个第一镜子401a和第二镜子401b。
构成镜子阵列402的微镜401a、401b的形状并不需要限制为如图4所示的正方形，也可以使用任意形状。例如，如图5所示，也可以使用三角形或六边形形状(在本例中，例如一个六边形微镜可以布置成这样，在该微镜区域中布置有如图5所示的六个三角形微镜)。在该例中，照射区域和非照射区域形成为三角形或六边形形状。
镜子阵列402由反射角度固定的微镜401a、401b构成，但是也可使用可旋转镜子来代替第一镜子401a和第二镜子401b中的至少一个。这样反射角度即可被可选择地调节。以下将参照图6A到6C来描述该镜子阵列的一个例子。在这些图中，第一微镜401a和第二微镜401b都用参考标号401总体表示。
如图6A所示，多个正方形微镜401(图6C中的三角形微镜401)在CMOS基片405的一表面上形成矩阵。各微镜401由反射性良好的金属(例如铝)薄板形成。如图6B和6C所示，一对支承杆406彼此间隔地从CMOS基片405的一个表面上凸出，并相对于各微镜间隔预定间距。这些支承杆406支承旋转杆407的端部，该旋转杆407以可旋转预定旋转角度的方式支承微镜401。多个镜电极408布置成与微镜401相对，以便在CMOS基片405的表面上旋转。这些镜电极408与由电源和控制电路(未示出)构成的驱动源连接。因此，当选定电平的驱动信号(驱动电流)供给选定镜电极408时，相应的选定微镜401由于电磁力而旋转，以便获得选定角度。也就是，可以调节所希望的微镜的反射角度。该镜子的旋转机构利用TexasInstruments Inc的DLP(商标名；数字光处理)技术形成。
如上所述，包括反射角度可调的微镜401的镜子阵列402可以用于形成单元区域，该单元区域包括在一个半导体薄膜或多个半导体薄膜中具有合适构图和合适形状的照射区域和非照射区域。因此，即使形成不同的单元区域，镜子阵列402也不必改变。
图7A和7B表示了液晶显示器的LCD基片阵列500的半成品，它能够通过本发明的薄膜半导体器件制造方法来制造。该阵列包括均匀厚度的半导体薄膜501，该半导体薄膜501形成于底层膜上，在某些情况下，该底层膜形成于透明和矩形基片上。该半导体薄膜501通过将具有完全均匀厚度的非晶半导体(例如硅)沉积在底层膜上而构成。然后，上面详细介绍的退火技术用于选择性地利用激光照射预定区域，以便在各单元区域即像素区域503中形成第一和第二结晶区域(照射区域)502a、502b以及非晶区域(非照射区域)502C。
形成于各单元区域503中的第一和第二结晶区域502a、502b可以为多晶或单晶，或者一个可以是多晶，而另一个可以是单晶。由非晶半导体结晶成多晶和单晶半导体也可选择通过将能量射束的功率设置为较高或通过重复退火步骤多次来进行。例如，第一掩模或镜子阵列可以用于只利用较低功率的激光来照射单元区域503的照射区域502a，并形成多晶。然后，具有不同开口图形或不同微镜图形的掩模或镜子阵列可以用于只利用较高功率的激光来照射照射区域502b，并形成单晶。这里将介绍由非晶形成多晶区域和单晶晶体，但是这只是为了便于说明。并不必须结晶成多晶或单晶，在本发明中，可以在各单元区域中形成多个具有不同结晶度的照射区域。
下面将参考图8A和8B介绍可通过本发明方法形成的LCD基片阵列。
多个像素电极603和TFT 604在底层602上布置成矩阵形式，该底层602形成于玻璃基片上。各TFT 604包括沟道区以及位于该沟道区相对端的漏极区和源极区。漏电极605和源电极606形成于漏极区和源极区上。源电极606与像素电极603电连接。栅电极607通过栅极绝缘膜形成于沟道区上。TFT 604的栅电极607布置成行，它们通过栅极线路608而彼此电连接。TFT 604的漏电极605布置成列，它们通过信号线路609而彼此电连接。
用于暂时储存信号的SRAM电路610与源电极606电连接，并形成为与在底层102上的各TFT 604相对。如图8B所示，SRAM电路610包括其中使用4个TFT 611的已知结构。在如上述构成的LCD基片阵列中，用于像素的TFT 604和用于SRAM610的TFT 611可以通过参考图1A至1E所述的制造方法而在相同处理中同时形成。也就是，在图1B中所述的退火步骤中，包括用准分子激光照射并转变成多晶的半导体薄膜的TFT形成为SRAM电路610的TFT 611，而包括没有用准分子激光照射并保持非晶的半导体薄膜的TFT可用作用于像素604的TFT。这样，具有不同的半导体薄膜(沟道区)结晶度的两种或更多种TFT可以在同一步骤中形成为(在各单元区域中)彼此接近。
不同于SRAM电路610的、其它使用半导体器件的电路例如DRAM电路也可以利用本发明的方法形成。对于构成DRAM电路的TFT，优选是单晶硅薄膜形成沟道区。因此，在参考图1B所述的退火步骤中，可以使用具有较大功率的光源，或者可以照射多次，以便使非晶硅转变成单晶硅。
下面将参考图9A介绍相移掩模450。
对于相移掩模450，具有不同厚度的区域彼此相邻地布置在透明介质例如石英基材料上，且入射的激光在区域之间的台阶的边界处(相移部分450a)进行衍射和干涉，以便使入射激光的强度有周期性的空间分布。相移掩模450包括第一条形区域(相区域)450b和第二条形区域(相区域)450b，该第二条形区域450b的相为0。第一和第二区域交替布置成这样，即相邻区域构图为反相(相位偏差180°)，即偏差π。这些条形区域(相移线区域)的宽度为10μm。具体地说，通过对矩形石英基片(折射率为1.5)蚀刻使其在深度上的构图相对于248nm的光的相位为π(即深度为248nm)。通过蚀刻形成为较薄的区域形成第一条形区域450b，没有蚀刻的区域形成为第二条形区域450c。
在这样构成的相移掩模450中，通过较厚的第二相区域450c的激光与通过较薄的第一相区域450b的激光相比延迟180°。因此，在激光流之间产生干涉和衍射，获得的激光分布强度如图9D所示。也就是，因为通过相移部分的相邻光有相反相位，因此，光强减小，例如在区域之间的相应位置处变成0。在结晶过程中，强度最小的区域或附近的区域形成晶核。在具体实例中，使用了包括多个相移部分450a的相移掩模450，这些相移部分450a彼此平行地线性延伸，如图9A所示，但并不局限于这样。
例如，相移线能够彼此以直角交叉，且0相和π相也可以布置成棋盘格的形式。这时，具有栅格形且光强为0的区域沿相移线形成。这样，因为晶体的晶核产生于线上的选定位置，因此有难以控制晶粒的位置/形状的问题。因此，强度为0的区域优选是为点形，以便控制晶核的产生。因此，彼此以直角交叉的相移线的相移量设置成小于180°。因此，在与相移线相对应的位置处，强度并不完全变成0(尽管减小)。而且，在交叉点周围的复合透射率的总和设置为0，因此，在与交叉点相对应的位置处的强度可以设置为0。
下面将参考图9B和9C介绍一个实例。该掩模450包括多组正方形构图，每个正方形构图都由具有不同厚度的四个正方形区域450e、450f、450g、450h构成，如图9B所示。在各组中，如图9B所示，第一区域450e最薄，相位为0。第四区域450h最厚，相位相当于第一区域偏移3π/2。第二和第三区域450f、450g的厚度在区域450e、450h的厚度之间，它们的相位相当于第一区域偏移π/2、π。
在这样的掩模中，第一至第四区域布置成彼此靠近的部分，例如正方形构图的中心点是强度为0的区域。因此，因为该点形成晶核，晶粒的位置/形状可以很容易控制。采用该相移掩模的技术在本申请人在2003年3月19日申请的国际申请的说明书中介绍，它的基本申请是日本申请(日本专利申请No.2002-120312)。
图10A和10B表示了使用本发明的技术制造的液晶显示器的一个实例。
液晶显示器700包括：一对前后透明基底材料(基层)721、722；液晶层723；像素电极724；扫描线路725；信号线路726；相对电极727；TFT 730等。
例如，一对玻璃板可以用作一对透明基底材料721、722。该透明基底材料721、722通过框架形密封材料而彼此粘接。液晶层723布置在由一对透明基底材料721、722之间的密封材料所包围的区域中。
在一对透明基底材料721、722中的一个透明基底材料、例如后侧透明基底材料722的内表面上，多个像素电极724沿行和列的方向布置成矩阵，多个TFT 730与该多个像素电极724电连接，且扫描线路725和信号线路726与该多个TFT 730电连接。
扫描线路725沿像素电极724的行方向布置。这些扫描线路725的一端与布置在后侧透明基底材料722的一侧边缘中的多个扫描线路端子(未示出)连接。该多个扫描线路端子与扫描线路驱动电路741连接。
信号线路726沿像素电极724的列方向布置。这些信号线路726的一端与布置在后侧透明基底材料722的一侧边缘中的多个信号线路726的端子(未示出)连接。多个信号线路726端子与信号线路驱动电路742连接。
扫描线路驱动电路741和信号线路驱动电路742分别与液晶控制器743连接。该液晶控制器743例如接收由外部供给的图像信号和同步信号，以便产生像素视频信号Vpix、垂直扫描控制信号YCT以及水平扫描控制信号XCT。
一个膜状的透明相对电极727布置在作为另一透明基底材料的前侧透明基底材料721的内表面上，并对着多个像素电极724。在前侧透明基底材料721的内表面上，滤色器可以布置成对着多个像素部分，其中，多个像素电极724布置成对着相对电极727。而且，遮光膜还可以布置成对着在像素部分之间的区域。
偏振板(未示出)布置在一对透明基底材料721、722的外部。在透射类型的液晶显示器700中，平面光源(未示出)布置在后侧透明基底材料722的后面。应当知道，液晶显示器700可以为反射类型或半透射反射类型。
在上述实施例中，TFT介绍为半导体器件，但是本发明也可以用于基于半导体薄膜的其它半导体器件，例如二极管。而且，准分子激光用作能量射束，但是照射光并不局限于准分子激光，只要通过照射能够提高半导体的结晶度。而且，在本发明中，包括通孔的掩模或镜子阵列用于形成多个能量射束，但是本发明并不局限于此，也可以使用多个通过其它技术获得的能量射束。
液晶显示器介绍为使用该半导体器件的显示器，但是本发明并不局限于此，也可以用于有机EL显示器。
工业实用性
根据制造薄膜半导体器件的本发明的方法，基于至少两种结晶度彼此不同的半导体薄膜的半导体器件可以布置成在各单元区域中彼此接近，以便容易形成该器件。因此，需要有不同性能的至少两种半导体器件形成于各个单元区域中，且它们的使用根据各个性能来定位。因为具有不同特征的半导体器件彼此邻近地布置在各单元中，在这些器件之间的布线可以缩小，操作速度可以提高，且可以抑制信号损失。

Claims (23)

1.一种制造薄膜半导体器件基片的方法，包括：
在基层上形成非单晶半导体薄膜的步骤；以及
用能量射束照射该非单晶半导体薄膜的退火步骤，以便提高构成该非单晶半导体薄膜的非单晶半导体的结晶度，
其中，退火步骤包括：用多个能量射束同时照射非单晶半导体薄膜，以便形成多个单元区域，各单元区域包括至少一个由能量射束照射的照射区域以及至少一个并不由能量射束照射的非照射区域。
2.根据权利要求1所述的、制造薄膜半导体器件基片的方法，其中：该非单晶半导体薄膜是非晶半导体薄膜。
3.根据权利要求1所述的、制造薄膜半导体器件基片的方法，其中：该非单晶半导体薄膜是多晶半导体薄膜。
4.根据权利要求1、2或3所述的、制造薄膜半导体器件基片的方法，其中还包括：用规则布置的多个能量射束来照射非单晶半导体薄膜。
5.根据权利要求1至4中任意一个所述的、制造薄膜半导体器件基片的方法，其中，该退火步骤包括：使一个能量射束入射到掩模上，该掩模包括板和形成于该板中的多个通孔；以及用通过这些通孔的能量射束来照射非单晶半导体薄膜。
6.根据权利要求5所述的、制造薄膜半导体器件基片的方法，其中：多个通孔规则布置在板中。
7.一种制造薄膜半导体器件基片的方法，包括：
在基层上形成非单晶半导体薄膜的步骤；以及
用准分子激光照射该非单晶半导体薄膜的退火步骤，以便使非单晶半导体转变成多晶半导体或单晶半导体，
其中，退火步骤包括：将一个准分子激光分成多个彼此间隔的准分子激光部分；以及用这些准分子激光部分来照射非单晶半导体薄膜，以便形成多个单元区域，这些单元区域包括至少一个由准分子激光部分照射的照射区域以及至少一个并不由能量射束照射的非照射区域，这些单元区域布置成彼此相邻。
8、如权利要求7所述的方法，其中所述非单晶半导体为非晶硅，并且所述多晶半导体为多晶硅，以及所述单晶半导体为单晶硅。
9.一种薄膜半导体器件基片，包括：
基层；以及
半导体薄膜，该半导体薄膜形成于该基层上；
该半导体薄膜包括：多个单元区域，各单元区域包括至少一个第一区域和至少一个第二区域，这些单元区域布置成彼此相邻，且该第一区域与第二区域的结晶度不同。
10.根据权利要求9所述的薄膜半导体器件基片，其中：第一区域由晶状半导体形成，第二区域由非晶半导体形成。
11.根据权利要求9或10所述的薄膜半导体器件基片，其中：单元区域的第一和第二区域有相同的布置。
12、如权利要求8所述的薄膜半导体器件基片，其中每个所述单元区域仅包括一个第一岛区和一个第二岛区，作为所述第一区域和第二区域。
13.一种薄膜半导体器件，包括：
基层；以及
形成于该基层上的多个第一和第二晶体管；
其中，该第一和第二晶体管包括具有不同结晶度的半导体薄膜，且多个单元区域的每一个中形成至少一个第一晶体管和至少一个第二晶体管。
14.根据权利要求13所述的薄膜半导体器件，其中：单元区域的第一和第二晶体管有相同的结构。
15.根据权利要求13或14所述的薄膜半导体器件，其中：第一晶体管的半导体薄膜由晶状半导体形成，第二晶体管的半导体薄膜由非晶半导体形成。
16.一种薄膜半导体器件，包括：
透明基层；以及
多个第一半导体器件，这些第一半导体器件在该基层上布置成矩阵形式，并包括第一半导体薄膜；以及
多个第二半导体器件，这些第二半导体器件布置在相应第一半导体器件附近，并包括第二半导体薄膜；
其中，第一半导体薄膜的结晶度与第二半导体薄膜不同，且多个单元区域的每一个中形成至少一个第一半导体器件和至少一个第二半导体器件。
17.根据权利要求16所述的薄膜半导体器件，还包括：多个第三半导体器件，该第三半导体器件布置在单元区域中，并在相应第一半导体器件附近，且包括第三半导体薄膜，其中，该第三半导体薄膜的结晶度与第一和第二半导体薄膜的结晶度不同。
18.一种液晶显示器，包括：
第一和第二基层，该第一和第二基层包括布置成彼此间隔开并彼此相对的表面；
液晶，该液晶布置在该彼此相对布置的表面之间；多个第一和第二电极，它们布置在该彼此相对布置的表面上；以及
像素电极和半导体薄膜，该像素电极和半导体薄膜布置在其中一个基层的相对表面上，其中，至少二个半导体薄膜布置在彼此相邻布置的多个单元区域的每一个中，以便在每个所述单元区域内形成至少一个第一半导体器件的第一沟道区以及至少一个第二半导体器件的第二沟道区，且该第一沟道区的结晶度与第二沟道区不同。
19.根据权利要求18所述的液晶显示器，其中：第一半导体器件包括一用于像素的薄膜晶体管，其中至少第一沟道区由非晶半导体部分形成，第二半导体器件包括用于驱动电路的薄膜晶体管，其中第二沟道区由多晶半导体部分或单晶半导体部分形成。
20.根据权利要求18或19所述的液晶显示器，其中：第一和第二电极确定了多个像素区域，这些像素区域彼此以直角交叉，并布置成矩阵形式，该第一和第二半导体器件布置在每一像素区域中。
21、如权利要求18所述的液晶显示器，其中在每个单元区域内的该第一和第二沟道区彼此电连接。
22.一种制造液晶显示器的方法，包括：
在第一基层的一个表面上形成非单晶半导体薄膜的布骤；
用多个能量射束同时照射非单晶半导体薄膜的步骤，以便提高由能量射束照射的照射区域的半导体的结晶度；
形成多个彼此分离的第一和第二半导体器件的步骤，这些第一和第二半导体器件是根据结晶度提高的照射区域的半导体以及使没有用能量射束照射的非照射区域的半导体而形成的；
在第一基层的表面上形成第一电极的步骤；
制备第二基层的步骤，在第二基层的一个表面上形成第二电极；以及
将液晶层布置在第一和第二基层之间，并将第一和第二基层组合、以便使第一电极布置成对着第二电极的步骤。
23、一种半导体器件，包括：
基片；以及
设置在所述基片上的多个单元区域，每个单元区域包括多个岛状半导体膜，
其中由每个所述岛状半导体膜仅形成一个薄膜晶体管。
CNA2006101280857A 2002-04-15 2003-04-14 半导体器件、基片、液晶显示器及其制造方法 Pending CN1963998A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP112215/2002 2002-04-15
JP2002112215 2002-04-15

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB038006596A Division CN1306559C (zh) 2002-04-15 2003-04-14 包括具有不同结晶度的半导体薄膜的半导体器件及其基片和制作方法、以及液晶显示器及其制造方法

Publications (1)

Publication Number Publication Date
CN1963998A true CN1963998A (zh) 2007-05-16

Family

ID=29243309

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA2006101280857A Pending CN1963998A (zh) 2002-04-15 2003-04-14 半导体器件、基片、液晶显示器及其制造方法
CNB038006596A Expired - Fee Related CN1306559C (zh) 2002-04-15 2003-04-14 包括具有不同结晶度的半导体薄膜的半导体器件及其基片和制作方法、以及液晶显示器及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB038006596A Expired - Fee Related CN1306559C (zh) 2002-04-15 2003-04-14 包括具有不同结晶度的半导体薄膜的半导体器件及其基片和制作方法、以及液晶显示器及其制造方法

Country Status (6)

Country Link
US (2) US7087505B2 (zh)
JP (1) JP4616557B2 (zh)
KR (1) KR20040097113A (zh)
CN (2) CN1963998A (zh)
TW (1) TWI276179B (zh)
WO (1) WO2003088331A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI276179B (en) 2002-04-15 2007-03-11 Adv Lcd Tech Dev Ct Co Ltd Semiconductor device having semiconductor films of different crystallinity, substrate unit, and liquid crystal display, and their manufacturing method
JP4347546B2 (ja) * 2002-06-28 2009-10-21 株式会社 液晶先端技術開発センター 結晶化装置、結晶化方法および光学系
JP4347545B2 (ja) * 2002-06-28 2009-10-21 株式会社 液晶先端技術開発センター 結晶化装置および結晶化方法
TWI301295B (en) * 2002-07-24 2008-09-21 Adv Lcd Tech Dev Ct Co Ltd Crystallization apparatus, crystallization method, thim film transistor and display apparatus
US7002727B2 (en) * 2003-03-31 2006-02-21 Reflectivity, Inc. Optical materials in packaging micromirror devices
US7968461B2 (en) * 2003-10-28 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming wiring, method for manufacturing thin film transistor and droplet discharging method
US7309900B2 (en) * 2004-03-23 2007-12-18 Advanced Lcd Technologies Development Center Co., Ltd. Thin-film transistor formed on insulating substrate
CN100485868C (zh) * 2004-03-31 2009-05-06 日本电气株式会社 半导体薄膜制造方法及装置、光束成形掩模及薄膜晶体管
JP4834853B2 (ja) 2004-06-10 2011-12-14 シャープ株式会社 薄膜トランジスタ回路、薄膜トランジスタ回路の設計方法、薄膜トランジスタ回路の設計プログラム、設計プログラム記録媒体、及び表示装置
US7055756B2 (en) * 2004-10-25 2006-06-06 Lexmark International, Inc. Deposition fabrication using inkjet technology
JP5034360B2 (ja) * 2006-08-08 2012-09-26 ソニー株式会社 表示装置の製造方法
KR20080109409A (ko) * 2007-06-13 2008-12-17 삼성전자주식회사 투사형 디스플레이장치 및 그에 적용된 디스플레이방법
KR20120107772A (ko) * 2011-03-22 2012-10-04 삼성디스플레이 주식회사 감광성 패턴의 형성 방법, 이를 이용한 표시 기판의 제조 방법 및 표시 기판
KR102840442B1 (ko) * 2020-07-29 2025-07-29 삼성전자주식회사 반도체 장치 및 이의 제조 방법

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4531700A (en) * 1984-06-11 1985-07-30 International Business Machines Corporation Electric motor mounting arrangement
JP2507464B2 (ja) * 1987-08-13 1996-06-12 株式会社日立製作所 半導体装置の製造方法
JPH0346374A (ja) * 1989-07-14 1991-02-27 Sanyo Electric Co Ltd 薄膜トランジスタ
US5555201A (en) * 1990-04-06 1996-09-10 Lsi Logic Corporation Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, including interactive system for hierarchical display of control and dataflow information
US5870308A (en) * 1990-04-06 1999-02-09 Lsi Logic Corporation Method and system for creating and validating low-level description of electronic design
US5553002A (en) * 1990-04-06 1996-09-03 Lsi Logic Corporation Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, using milestone matrix incorporated into user-interface
US5598344A (en) * 1990-04-06 1997-01-28 Lsi Logic Corporation Method and system for creating, validating, and scaling structural description of electronic device
KR920010885A (ko) * 1990-11-30 1992-06-27 카나이 쯔또무 박막반도체와 그 제조방법 및 제조장치 및 화상처리장치
JP3031789B2 (ja) * 1992-09-18 2000-04-10 株式会社半導体エネルギー研究所 薄膜状半導体装置およびその作製方法
JPH06102530A (ja) * 1992-09-18 1994-04-15 Sharp Corp 液晶表示装置
US5452239A (en) * 1993-01-29 1995-09-19 Quickturn Design Systems, Inc. Method of removing gated clocks from the clock nets of a netlist for timing sensitive implementation of the netlist in a hardware emulation system
JPH0764051A (ja) * 1993-08-27 1995-03-10 Sharp Corp 液晶表示装置およびその駆動方法
JPH07135323A (ja) * 1993-10-20 1995-05-23 Semiconductor Energy Lab Co Ltd 薄膜状半導体集積回路およびその作製方法
JP3630489B2 (ja) * 1995-02-16 2005-03-16 株式会社東芝 液晶表示装置
US5875196A (en) * 1997-01-03 1999-02-23 Nec Usa, Inc. Deriving signal constraints to accelerate sequential test generation
JPH09191114A (ja) * 1997-01-21 1997-07-22 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US6295626B1 (en) * 1997-10-20 2001-09-25 Nortel Networks Limited Symbol based algorithm for hardware implementation of cyclic redundancy check
CN2323466Y (zh) * 1998-05-15 1999-06-09 中国科学院物理研究所 简易激光光束扫描器
US6163876A (en) * 1998-11-06 2000-12-19 Nec Usa, Inc. Method for verification of RTL generated from scheduled behavior in a high-level synthesis flow
JP4731655B2 (ja) * 1999-02-12 2011-07-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000321600A (ja) * 1999-05-13 2000-11-24 Internatl Business Mach Corp <Ibm> 液晶表示装置及びこれの製造方法
JP4698010B2 (ja) * 2000-10-20 2011-06-08 三洋電機株式会社 エレクトロルミネッセンス表示装置及びその製造方法
US7019883B2 (en) * 2001-04-03 2006-03-28 Cidra Corporation Dynamic optical filter having a spatial light modulator
TWI276179B (en) 2002-04-15 2007-03-11 Adv Lcd Tech Dev Ct Co Ltd Semiconductor device having semiconductor films of different crystallinity, substrate unit, and liquid crystal display, and their manufacturing method
US7164152B2 (en) * 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness

Also Published As

Publication number Publication date
WO2003088331A1 (en) 2003-10-23
JPWO2003088331A1 (ja) 2005-08-25
US7087505B2 (en) 2006-08-08
US7352002B2 (en) 2008-04-01
JP4616557B2 (ja) 2011-01-19
CN1533591A (zh) 2004-09-29
CN1306559C (zh) 2007-03-21
TW200308026A (en) 2003-12-16
KR20040097113A (ko) 2004-11-17
US20040142544A1 (en) 2004-07-22
US20060197093A1 (en) 2006-09-07
TWI276179B (en) 2007-03-11

Similar Documents

Publication Publication Date Title
JP4211967B2 (ja) マスクを利用したシリコンの結晶化方法
CN100372058C (zh) 激光束图案掩模及采用它的结晶方法
CN1586013B (zh) 用于结晶多晶硅的掩模及利用该掩模形成薄膜晶体管的方法
JP4336246B2 (ja) 多結晶シリコンの製造方法
US6355940B1 (en) Display device and semiconductor device having laser annealed semiconductor elements
US7033434B2 (en) Mask for crystallizing, method of crystallizing amorphous silicon and method of manufacturing array substrate using the same
CN1306559C (zh) 包括具有不同结晶度的半导体薄膜的半导体器件及其基片和制作方法、以及液晶显示器及其制造方法
JP2003092262A (ja) 多結晶化用マスク及びこれを利用した多結晶薄膜トランジスタの製造方法
KR100573225B1 (ko) 비정질 실리콘층의 결정화 방법
JP2003318111A (ja) レーザアニール処理方法、レーザアニール処理方法に用いられる遮蔽マスク、及びレーザアニール処理装置
KR100486676B1 (ko) 위상변이 레이저 마스크 및 이를 이용한 순차측면고상결정화 방법
JP4296762B2 (ja) レーザ照射装置および半導体薄膜の処理方法
US6265290B1 (en) Method for fabricating a thin film transistor and a substrate and thin film transistor manufactured using the same
JP2006504262A (ja) 多結晶化方法、多結晶シリコン薄膜トランジスタの製造方法、及びそのためのレーザー照射装置
JP3404766B2 (ja) 半導体装置の製造方法
JPH0540278A (ja) 駆動回路一体型アクテイブマトリクスアレイの製造方法
KR100833956B1 (ko) 비정질 실리콘 결정화용 광학 마스크
KR101289066B1 (ko) 결정화방법 및 결정화 마스크 제작방법
KR100980465B1 (ko) 다결정 박막트랜지스터의 제조방법
JP2005116558A (ja) 半導体薄膜の結晶化方法並びに結晶化装置、及び、半導体装置並びに製造方法、及び表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20070516