[go: up one dir, main page]

TW200406111A - Regenerator circuit of serial data and method of regenerating same - Google Patents

Regenerator circuit of serial data and method of regenerating same Download PDF

Info

Publication number
TW200406111A
TW200406111A TW092120941A TW92120941A TW200406111A TW 200406111 A TW200406111 A TW 200406111A TW 092120941 A TW092120941 A TW 092120941A TW 92120941 A TW92120941 A TW 92120941A TW 200406111 A TW200406111 A TW 200406111A
Authority
TW
Taiwan
Prior art keywords
data
serial
system clock
binary
edge
Prior art date
Application number
TW092120941A
Other languages
English (en)
Other versions
TWI232052B (en
Inventor
Nobuya Sumiyoshi
Masaya Hirakawa
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of TW200406111A publication Critical patent/TW200406111A/zh
Application granted granted Critical
Publication of TWI232052B publication Critical patent/TWI232052B/zh

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006Details of the interface to the display terminal
    • G09G5/008Clock recovery
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

200406111 玖、發明說明: 【發明所屬之技術領域】 本务明係有關串列資料之再生電路及再生方法,用以 於接收多波道的串列信號之取樣時修正歪斜、顫動。 【先前技術】 液晶監視器已快速地取代陰極射線管(Cathode Ray Tube : CRT)以作為個人電腦的顯示器使用。現在的液晶 監視器係於介面上使用VGA(Variable㈣•:可曰^ 私血放大益)連接器,然而在以VGA連接器連接的系統 中,機器内部的處理係以數位信號來進行,而以類比信號 來進行傳送。由於影像信號為高頻信號,故在類比傳送体 系信號會產生失真,當該失真信號直接傳送到液晶監視器 時,將會降低液晶的顯示品質。為此,最近進行數位傳送 的DVI(Dlgital Visual Interface :數位視覺介面)受到眾所 矚目。 第10圖為用DVI纜線!30連接影像卡11〇與液晶控 12〇之圖。影像卡110係由影像控制器m、丁mds 制器 (Transition Minimized Differential Signaling :最小躍遷 分信號)發送器(編碼器)112及DVI連接器組成:液晶= 器120係由DVI連接器121、TMDS接收器(解碼器)US 面板介面123構成。TMDS為降低雜訊與維持平衡4 影像信號數位傳送方式,用㈣定影像卡上㈣像信號輸 出電路與顯示器側輪入電路之間的影像信號傳送方式(使 用RGB3對的資料信號與}對的系統時鐘信號當使用 314907 5 200406111 DVI連接器時,以數位信號傳送並處理從第1 〇圖的輸出到 液晶控制器。 ▲"以DVI將輸入到顯示裝置的串列資料流(stream) 、取才水日守’將曾產生時鐘脈衝相位差(c 1 c k s k e w)的問 題。時鐘脈衝相位差係於決定取樣串列資料的時間點所使 用的日守4里信號相位與串列信號的相位出現偏差時產生。時 4里脈衝相位差,例如在傳送時鐘信號的纜線與傳送串列資 料“唬的纜線,於材質、纜線長度與密度方面有所不同時 容易產生。 牌厌吋麵脈衝相位差問題的技術,例如揭示在日本專 利3丨i 2 6 8 8號公報。此項技術係將3倍超取樣的串列資料, :由多數表決的判定來進行同步與資料的判別,然而前述 專利發明之串列資料回復裝置,係備有pLL(phase ^W loop ·相鎖迴路)、多位元塊 σ共頻逗間同步電路等亓杜 ,電路結構複雜,因此期盼有簡單結構電路之 :卜,*以採用受到顏動成份影響的不安定資料作為判二b 數表決的基礎,故0、1判定处 j崎夕 、 σ果的杈稜兩可就出現問Bs 以致在前述技術無法解決時镑 題’ t在里本身變動的顫動問題。 【發明内容】 (發明所欲解決的課題) D VI的纟覽線長度設想的|真 J疋長到3m至10m,纜 的話即形成容易受到傳送側性於 "、交長 生此的影響,資料變成 歪斜(skew)與顫動(jitter)。 各有 此種顔動及歪斜在以顯示护罢 貝不衣置顯示影像信號時,將合 3149〇7 6 200406111 引起影像之幌動及晝面的幌 因。 形成不易看清楚的最大原 本發明係為解決上述之竽 的,传^而研創者,其第丨項目 知在灰解除顫動及歪斜 以i M + h 乜正者。而第2項目的,传 以間早的電路結構來實現修正顏動及歪斜。 (用以解決課題之手段) 申請專利範圍第丨項的發 路,#呈偌古 . 為一種串列資料再生電 的值、篆Φ 4立 ^間攸傳送複數個串列資料 的=系接收資料之機構、記憶所接 = 之串列2進位資料之機構、比較傳逆日士所田t 成伤 盥諶A 4 1寻运4所用特定圖案信妒 構成刖述所記憶的2系統時鐘 咸 連續-部分資料行之機構,及決定盘值串列2進位資料的 信號為一致的前&次# > 、 一傳^時所用特定圖案 双的則述貝枓行之機構;1 決定機構所決定的前 :、J為根據使用前述 進位資料之位置資訊來統時鐘成份的串列2 路,Ι1Π2項的發明,為-種串列資料再生電 系接收資料夕烛接 、串列資料的傳送 要收貝科之機構、將接收的串列2 取樣之機構、從該一連串被超取樣 資“虎加以超 -連串2進位資料信號之機構、記憶二=取複數個 述所抽取的一連_ 2、# h 、、T釦成份之前 °運串2進位資料之機構、 殊字元作沪盥構忐义、十 心傳送時所用特 几1U構成則迷所記憶的2系 抽取的—連串2進位資料的連續一二份之前述被 定與特定圖案為-致的資料行之機構,及t之機構、決 久叶异由該決定機 314907 7 200406111 述資料行的前述2系統時鐘成份之串列2進位 貝料的持績與遷移位詈 “要,一 置貝讯之機構,*特徵為根據前述計 :擇二:述複數個—連串被取樣的2進位資料信號之 擇取女疋的-連串被取樣之2進位資料信號 項之IS::範圍第3項的發明,為如申請專利範圍第2 再:::,.rr樣機構為™: 超取樣的時序二成v超取樣的2進位資料依據 所分判的:;t資料之機構、於由前述分割機構 資料擇具有與特殊字元最為持續一致的 貝了叶幻足铖構,及選擇 Φ^ 擇由忒运擇機構所選擇的群之資料。 申味專利範圍第4項的發 法,係具有:於工系統時鐘期間從傳逆料再生方 接收資料之步驟、記憶所接收的”二:的傳达糸 進位資料之步驟、比較傳送時所用特定圖串们 述所記憶的2系統時鐘成份之串列2、隹位r 構成前 分資料行之步驟、決定與特定圖^貪料的連續一部 行之步驟,及根據前述 二…。為-致的前述資料 成份的串列2進位資料之二:W述資料行之2系統時鐘 其特徵。 貝汛來取樣資料的步驟,為 申明專利乾圍第5項的發明 法’係具有:於1系統時鐘期間從傳』串列資料再生方 接收資料之步驟、將接收的串歹,I串列貧料的傳送系 樣之步驟、從該一連串被J2進位資科信號加以超取 一連串2進位資料信號之♦ n 2進位資料抽取複數個 …記憶2系統時鐘成份之前 314907 心所抽取的一遠电9、仓y 殊字元信號盘構成前、,立資料之步驟、比較傳送時所用特 抽取的-連串2進位::記憶? 2系統時鐘成份之前述被 定與特^圖幸為_致^的連—部分f料行之步驟、決 前述資料行的前述之步驟、計算前述被決定之 續與遷移位置資訊之牛广里成伤之串列2進位資料的持 W 之步驟,及根據前述計算社杲,γ义、+ 後數個-連串被取樣的2進位㈣果^述 一連串被取樣之安定的 主 貝料h 5虎行的步驟,為其特徵。 項之串;:==6項的發明,為如申請專利範圍第5 樣,而且 '法,係前述超取樣步驟為η倍超取 序分室“,·將该被超取樣的2進位資料依據超取樣的時 每=:群資料之步驟、於利用前述分割步驟所分割的 牛赞f廷擇具有與特殊字元最為持續-致的資料行之 及選擇利用該選擇步驟所選擇之群的資料 L貝施方式】 再生::參照f1圖說明適用本發明實施形態的串列資料 生甩路之DVI用1C的概要。
么第1圖係顯示利用DVI接收由RGB所組成的資料及 :丁、統時鐘之接收側處理方塊圖。於圖中,當刪信號盘年 :時鐘信號從DVI被提供時’將各個信號先暫時保持在鎖 疋。以串列:身料再生電路i針對由鎖定電路所供'給的串列 L破進行修正顫動及歪斜並取得同步,再供給到下一段的 、S解碼電路2。TMDS解碼電路2係將被TMDS編碼 的信號予以解碼’ 1隨同水平、垂直同步信號一起將RGB 314907 200406111
t號,給到面板介面3。面板介面3,係為了將由TMDS 解馬叩2所供給的信號轉換成顯示面板用信號的介面。 本每明係關於前述再生電路丨之發明,為了修正顫 斜和用資料^號中的遮沒(blanking)期間中所使 用之4寸疋知殊字元(special character),加以統計性處理, 卫將所獲侍之處理結果的安定資料行予以選擇以進行資料 的回復。 1 其久就特殊字元加、以說明。 弟2圖顯示串列信號的時序圖,根據規格,於驅 動系:時所使用之最小時鐘的1系統時鐘係傳送10位元的 串歹K 。於影像顯示期間中係傳送r仙資料,而於 期間中,係值译山,Λ / - 、 ’、傳I由1〇位兀所組成的特殊字元來代表下列4 個遮沒的信號。亦即,1101010100 0010101011 1010101011 h日月’係利用此特殊字元來修正影像信號再生時之 歪斜與顫動之技術。 才之 概略::圖!、顯示本發明實施形態之串列資料再生電路的 :二木構,串列資料再生電路i,係設置在每個 RGB,各串列資祖 / 。儿 、 生糸統係透過3倍超取樣器生成3個 貝枓群(邊緣(e(jge)!多 、真从 下以數字n♦代# 、)’供給至暫存器5 (以 料八別冰 n、n’及n,,)。依據系統時鐘信號該資 …心憶在第2的暫存器6,資料係與新被供給的〗〇 314907 10 200406111 位兀資料一起被擴張 檢測、資料排序電路7。“科,亚供給至下段的时 同步檢測、資料排庠恭 ^ 料與特殊字元、隹 對被供給的20位元資 内,八: 仃匹配( — Μ),在前述20位元資料 擇二將 相匹配的1〇位元資料輸崎 移檢測電Π:::::::: -,. _ θ木軺私:人數計算持續數。而邊 擇電路9係於每一邊緣進行統計處理,選擇旅 擇的邊緣。資料選擇電路1Q,係根據前述邊緣選 擇輸出輸出最合適的1〇位元資料。
弟4圖係顯示走g敢揭哭J 、丁 %取铋為4所執行之3倍超取樣的動 作。在第4圖中,备_ έ & α 士 μ 母 乐、洗蚪知的接收串列資料係由i 〇 位元串列資料所構成’位元3至位元4的ι〇位元,係藉由 J倍超取樣來取樣,/亦即依據從時鐘3ι 1 33、Η至23、 11 至 13、01 至 〇3、91 $ Q3、 λ λ 丁 至93…41至43的超額時鐘取樣, 而生成30個2進位值S31、S32、如、 S---S-S0.S0^S03^S9.S9^S93^..S4;; S42、S43的資料。 將該等資料分成第i邊緣群、第2邊緣群' g 3邊緣
群3個集團。 V 第1这'·彖群係3倍超取樣的最初取樣脈衡為§ 3工、 S21、Sll、SOI、S91、…SB的資料群,第2邊緣群係3 倍超取樣的弟2取樣脈衡為s 3 2、S 2 2、S 1 2、S 9 ^.. e 一 〇 4 2 的資料群,第3邊緣群係3倍超取樣的第3取樣脈衡為 π 31490? 2UU406111 、S 13 ' S93、…S43 的資料群。 器盥乐5圖’係顯示由暫存器5及6所組成的20位元暫存 :圖Μ位元資料内的連續10位元資料行之移位號碼的關 〇9所1寺的邊緣群,係分列被納入第5圖所示的由至 構成的暫存器5、及Dl〇至D19所構 亚擴=,2。位元,且排序成各為1G位元的資料行 D 形成130至D9的資料行(稱之為移位(Shift)o)、 之為移::貝二打(稱之為移位1 )、D2至D 11的資料行(稱 )3至叫2的資料行(稱之為移位3)、...m〇 的資料行(稱之為移位9)之資料行。 ::圖係顯示同步檢測、資料排.序電路的架 = ::、資料排序電路7係具有9個圖案匹配器7。,前 器:的移位。至9的資料行係分列她 γ =匹配器7Q係記憶有前述4個特殊字元,進行比較 -:的;Γ:供給的移位。至9的資料行與特殊字元,當 不… 移位號修旗標之同時生成信號1;而 P9。 成信號°,從各圖案匹配器輪出輸出。。至 特殊特殊字ϋ於被正確接收時存在與 付秌子兀一致的圖案。 此時特殊字元與資料行的一致位置,即 致的移位號碼被決1根據此移位號碼若取;:影像資料, ]2 314907 200406111 則形成經修正過歪斜的影像資料。 例如,當第5的圖案與特殊字元之一匹配時,則於移 位5豎起旗標,並於之後的影像顯示期間取入移位5的: 料以作為顯示用資料。 、 影像資料如以上所述被修正歪斜。 一 ^ 又A ^又有和特殊字 兀一致的圖案時,則維持到此之前的 I錤才示狀悲。珂述輸出 饴諕,係被供給到下段的轉移檢測電路8。 第7圖係轉移檢測電路8的電路方塊圖。目 ,測電路8係由狀態計數器8Q及計算電路Η所構成^ 態計數器80係具有狀態轉移計數器82及狀態維持計數器 8 3。 口。 來自前段的圖案 被供給到狀態計數器 圖案被檢測到持續幾 計數匹配的圖案轉移 將該等的計數結 計算電路8 1,係 間性長度,並選擇判 如上所述,在同 索前述遮沒期間特定 案’並決定移位號碼, 可取樣出經修正過歪 其次在轉移檢測 案被連續幾次被檢測 匹配器70的輸出信號至P9當分別 8〇時,狀態維持計數器則計數匹配的 次,狀態轉移計數器係在每_個移位 0 果m、n供給到計算電路s。 於每一個移位計算匹配特殊字元的時 定為匹配時間最長的移位號碼。 步檢測、資料排序電路7中由其中探 圖案的特殊字元以檢測出一致的圖 ’如此,於每一個邊緣選擇移位號碼, 斜的影像資料。 電路8中’計算如此所獲得之匹配圖 出,成被轉移。 314907 13 200406111 —選擇最適合的邊緣步驟’係利用邊緣比較、選擇電路 9、資料選擇電路1 〇予以實現。 第8圖係顯示從3個邊緣選擇最佳邊緣的處理流程。 首先在步驟S90供給圖案匹配器的結杲,並進行檢雀修正 歪斜後的各資料邊緣是否適合特殊字元(spc)。 其次在步驟S9 1,供給圖案匹配器的結果,對於各資 料攻緣的移&號碼進行檢查豎立旗標的位元是$變化 '是 否被維持。 接著在步驟S92中,於設置在每一個邊緣的15位元 之移=暫存器,來比較比較對象與邊緣的狀態以檢討良 否’若為良則在移位暫在哭 夕S仔^知入1,若為不佳則在移位暫 存器輸入0。 在步驟S93,於前述3個移位暫存器中將對應1較多 的移位暫存器的邊緣訂為最佳的邊緣。 在步驟S94,輸出所選擇的邊緣資料。 以下舉一例加以說明。 在步驟S90的結果,若修正歪斜後的第i邊緣為適合 特殊字兀,修正歪斜後的第2邊緣為適合特殊字元,修正 歪斜後的f 3邊緣為不適合特殊字元,則在此種情況;, 第3邊緣並未正確取樣資料。 @ ’ ’ 再者,在步驟S91的結果,若第丄邊 ^ ^ ^ ^ 、、象的私位號碼发 豆立的旗彳示位元為產生變化,第2邊緣的移位妒 ^ 其賢立的旗標位元,第3邊緣的 ;維持 旗標位元,則在此種情況下,第^緣可謂=其賢立的 月谷易党到歪斜、 314907 14 顫動的影響。 其次在步驟S92 ’依據前述的社杲,读杆夂、真这A L 〇 ^)! ^ π ^、日]、、Ό禾,進仃各邊緣的比 ::用弟9圖就其比較加以說明。 第9圖係前述3個於a & 士 遷示竟圖,夂 4曰存器(101、102、103)的變 哭壯能Θ 口上&的移位暫存器係顯示前階段的移位暫存 口口狀恶,各下段的移 日于 變化的…… 顯示接受前述比較結杲而 又化的私位暫存器狀態。 1 ·就移位暫存哭〗0〗 丄
Hu 子口口 101而吕,在移位暫存器101中,進 灯弟1邊緣與第2邊緣的 “ 較。在丽述步驟S91,第!移 k碼所豎立的旗標位元 可判斷第2邊㈣呼μ' 所以1邊緣來看 、…:継。依據厨述規則由第1邊緣來看第2 政、咏杈t,所以將〇輸入到移位暫存器。 2 :就移位暫存器1 〇2而言,在 一斤 ° 在移位暫存器102中,進 订弟2邊緣與第3邊緣的比較。^ fx 在則述步驟S90,第3邊 緣的修正歪斜後的資料係與特殊 才子兀不一致,所以從第2 达、·彖來看可判斷第2邊緣要較第 ^ 达•為佳。依據前述規 則,弟2邊緣要較第3邊緣為佳。 存哭。 所以將1輪入到移位暫 3 :就移位暫存器103而言,移位軔. 、 卜 此专孖态103係進行第3 邊緣與第1邊緣的比較。在前述步 乂知S90修正歪斜後的第 3邊緣係與特殊字元不一致,所 卜 处弟J邊緣來看可判斷 弟1邊緣較佳。依據前述規則,從筮,、真 处乐J邊緣來看第1邊緣 較k所以將0輸入到移位暫存器。 在步驟S93,前述3個移位暫六ϋσ々山 9存态之中,移位暫存器 314907 15 200406111 1 〇 1 的 π “ & 1 邊緣二',/比^第1邊緣與第2邊緣時,可判斷第2 2邊緣102由於1較多,所以當比較第 存器!。二料 斷第…象二夕’弟3邊緣與第1邊緣時,可判 確定為最佳的邊緣。 …㈣寺m邊緣可 [务明的效果] 再就案信號的特殊字',進行歪斜修正, 高的w Μ的邊緣執行統計性處理來選擇安定佳最 ;且:取:資料’所以可再生最適當的資料。 再生電路可由朝六^ y 純的泰竹 9為、匹配電路與計數哭箄輩 、路組成’所以在成本上、設計 數… [圖式簡單說明】 有極南的功效。 弟1圖係適用束获明虫 的電略方塊圖。 串心料再生電路之州用K: :2圖係本發明的串列資料之時序圖。 第3圖係本發明管祐 〜 Λ鈀形恶的串列資料再生電路。 罘4圖係說明超取樣動作之圖。 !5圖係顯示暫存器與移位號碼關係之圖。 罘6圖係顯示同步檢測、 Μ 7 ^^ 貝枓排序的電路架構圖。 7圖釭轉移檢測電路的電路方塊圖。 :8圖係選擇最佳邊緣的處理流程圖。 第9 0备'用以選擇最隹邊綠 作示意圖。 以所使用的移位暫存器之動 314907 ]6 200406111 第1 0圖係顯示使用DVI的影像卡與液晶控制器之連 接的方塊圖。 1 串列資料的再生電路 3 面板介面 5、6暫存器 8 轉移檢測電路 10 資料選擇電路 80 狀態計數器 82 狀態轉移計數器 110 影像卡 112 TMDS編碼器 120 液晶控制器 122 TMDS解碼器 130 DVI纜線 2 TMDS解碼電路(器) 4 超取樣器 7 同步檢測、貢料排序電路 9 邊緣比較、選擇電路 70 圖案匹配器 81 計算電路 83 狀態維持計數器 111影像控制器 113 DVI連接器 121 DVI連接器 1 2 3面板介面 314907

Claims (1)

  1. 200406111 拾、申請專利範圍: 1. 一種串列資料再生電路 於1糸統時鐘期間 系接收資料之機構; 記憶所接收的2系 機構, 係具備有: 從傳送複數個串列資料的傳送 統時鐘成份之串列2進位資料之
    比較傳送時所用特定 的2糸統時鐘成份之串列 行之機構;及 圖案信號與構成前述所記 2進位資料的連續一部分資料 決定與傳送時所用 — 、疋圖案信號為一致的前述 料行之機構; $貝 其特徵為根據伟Η #、4> / 淼使用則迷決定機構所決定的前述次 料行之2系統時鐘成份& 貝 訊來 里成如的串列2進位資料之位置 取樣資料。 、 2· —種串列資料再生電路,係具備有: 收 於1系統時鐘期間從傳送串列資料的傳送系接 資料之機構; # 構; 將接收的串列2進位資料信號加以超取樣 之機 從該一連串被超取樣的2 運貝料抽取禝數個一遠 串2進位資料信號之機構; 堤 述所抽取的一連串2 記憶2系統時鐘成份之前 資料之機構’· 一 ""Μα—逆平2進位 比較傳送時所用特殊字 元L號與構成前述所記 憶 31490? 18 ^0406111 的2不統日寸鐘成伤之前述被抽取的一 位貢料的 連、、貝一部分資料行之機構; 決定與特定圖案為一致的資料行之機構;及 計异由該決定機構來決定前述資料行的前述2系 統時鐘成份之串列2進位資料的持續與遷移位 y 之機構; 貝讯 、其特徵為根據河述計算結果,從前述複數個一連 破取樣的2進位f料信號之中選擇最安定的 取樣之2進位資料信號行。 串破 申。月專利摩巳圍第2項的一種串列資料再生電路,其 月〗述超取樣機構為n(n為整數)倍超取樣機構,並 且具備: 將該被超取樣的2進位資料依據超取樣的時序分 d成η群資料之機構; 盘U月11 34分割機構所分割的每- η群中選擇具有 與特殊字元悬兔并# r Τ 取為彳寸#一致的資料列之機構;及 ^ W 3t #機構所選擇的群之資料。 種:列資料再生方法,係具有: 方;1糸統時鐘期門々 資料少止 間k傳送串列資料的傳送系接收 、卞(步驟; έ己憶所接收的2 ^ 步驟; 矛、統時鐘成份之串列2進位資料之 比較傳送時所用4
    4 今疋圖案信號與構成前述所記憶 19 314907 200406111 的2系統時鐘成份之串列2 行之步驟; 進位資料的連續一部分資 料 決定與特定圖案信號為一致的前述資料行之 驟,及 根據前述所決定的前述資料行之2系統時鐘成份 :串列2進位資料之位置資訊來取樣資料的步驟。 5· 一種串列資料再生方法,係具有: 料的傳送系接 收 於1系統時鐘期間從傳送串列資 資料之步驟; 、 驟 ;將接收的“"進位資料信號加以超取樣之步 從該一連串被超取樣的2 連'2進位資料信號之步驟;貝科抽取複數個-^屺憶2系統時鐘成份之前述 貪料之步驟; 5 —連串2進位 戶、邛分貧料行之步驟; 進位貝料的 决疋與特定圖案為一 計算前述被決一” + 枓仃之步驟; 成份之串列2、隹、月'J述食料行的前述2孕铋士 串歹J 2進位資料 、、冼日守鐘 驟;及 的持、,與遷移位置資訊之步 2進二:算結果’從前述複數個—連串1 、L唬之中選擇最安 破取樣的 …連串被取樣之2進 3M907 20 200406111 位資料信號行的步驟。 6.如申請專利範圍第5項的串列資料再生方法,其中, 前述超取樣步驟為η倍超取樣,且具有: 將該被超取樣的2進位資料依據超取樣的時序分 割成η群貢料之步驟, 於利用前述分割步驟所分割的每一 η群中選擇具 有與特殊字元最為持續一致的資料行之步驟;及 選擇利用該選擇步驟所選擇之群的資料之步驟。 314907
TW092120941A 2002-08-27 2003-07-31 Regenerator circuit of serial data and method of regenerating same TWI232052B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002246224A JP2004088386A (ja) 2002-08-27 2002-08-27 シリアルデータの再生回路及び再生方法

Publications (2)

Publication Number Publication Date
TW200406111A true TW200406111A (en) 2004-04-16
TWI232052B TWI232052B (en) 2005-05-01

Family

ID=31972410

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092120941A TWI232052B (en) 2002-08-27 2003-07-31 Regenerator circuit of serial data and method of regenerating same

Country Status (5)

Country Link
US (1) US7190739B2 (zh)
JP (1) JP2004088386A (zh)
KR (1) KR100587508B1 (zh)
CN (1) CN1323506C (zh)
TW (1) TWI232052B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7492849B2 (en) 2005-05-10 2009-02-17 Ftd Solutions Pte., Ltd. Single-VCO CDR for TMDS data at gigabit rate
JP4668750B2 (ja) 2005-09-16 2011-04-13 富士通株式会社 データ再生回路
JP4920225B2 (ja) * 2005-09-26 2012-04-18 ローム株式会社 データ再生回路、およびそれを搭載した電子機器
US7860202B2 (en) * 2006-04-13 2010-12-28 Etron Technology, Inc. Method and circuit for transferring data stream across multiple clock domains
US7676011B2 (en) * 2006-04-25 2010-03-09 United Microelectronics Corp. Data recovery apparatus and method for reproducing recovery data
US7450038B2 (en) * 2006-11-03 2008-11-11 Silicon Image, Inc. Determining oversampled data to be included in unit intervals
CN101369883B (zh) * 2007-08-17 2011-07-20 中芯国际集成电路制造(上海)有限公司 数据恢复电路和方法
FR2964233B1 (fr) * 2010-08-24 2012-10-05 Thales Sa Systeme d'emission et de reception de signaux numeriques video pour liaisons de type "lvd"
TWI406504B (zh) * 2010-12-30 2013-08-21 Sunplus Technology Co Ltd 利用過取樣的資料回復裝置及其方法
CN104144344B (zh) * 2013-05-10 2017-05-10 成都振芯科技股份有限公司 一种数字视频接口解码电路及方法
US10581587B1 (en) * 2019-04-29 2020-03-03 Advanced Micro Devices, Inc. Deskewing method for a physical layer interface on a multi-chip module

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS634493A (ja) * 1986-06-24 1988-01-09 Mitsubishi Electric Corp デユアルポ−トメモリ
KR900701112A (ko) * 1988-02-29 1990-08-17 기따다 데쯔야 직렬제어장치 및 그 제어방법
JP3158286B2 (ja) * 1991-04-30 2001-04-23 ソニー株式会社 マルチポートメモリ
US6374361B1 (en) * 1998-04-23 2002-04-16 Silicon Image, Inc. Skew-insensitive low voltage differential receiver
JP2001339445A (ja) * 2000-05-30 2001-12-07 Sony Corp データ復元装置およびデータ復元方法
US6931127B2 (en) * 2000-05-31 2005-08-16 Hynix Semiconductor Inc. Encryption device using data encryption standard algorithm
KR100346837B1 (ko) * 2000-09-02 2002-08-03 삼성전자 주식회사 클럭 스큐에 의한 에러를 최소화하는 데이타 복원 장치 및그 방법

Also Published As

Publication number Publication date
KR100587508B1 (ko) 2006-06-08
CN1489328A (zh) 2004-04-14
US7190739B2 (en) 2007-03-13
KR20040018930A (ko) 2004-03-04
CN1323506C (zh) 2007-06-27
US20040042577A1 (en) 2004-03-04
JP2004088386A (ja) 2004-03-18
TWI232052B (en) 2005-05-01

Similar Documents

Publication Publication Date Title
TW200406111A (en) Regenerator circuit of serial data and method of regenerating same
TWI221712B (en) Skew adjustment circuit, skew adjustment method, data synchronization circuit, and data synchronization method
TWI235917B (en) High speed data transmitter and transmission method thereof
US20060193395A1 (en) Combined alignment scrambler function for elastic interface
TW200408195A (en) Data recovery circuit, phase detection circuit and method for detecting and correcting phase conditions
KR20090105333A (ko) 데이터 수신 장치
JP2003005729A (ja) 2ポートデータ極性反転器を有する液晶表示装置及びその駆動方法
US12531922B2 (en) Method and processing unit for creating and rendering synchronized content for content rendering environment
US7359458B2 (en) Structures and methods for capturing data from data bit streams
JPH0230281A (ja) テレテキストデコーダ
CN118803178A (zh) 一种视频时序重新编辑的电路及方法
TWI232059B (en) A phase-increase induced backporch decrease (PIBD) phase recovery method for video signal processing
JP2988042B2 (ja) ドットクロック再生回路
CN105208313A (zh) 显示装置以及视频信号处理方法
Mishra et al. Unraveling the connection: eccentric binary black holes and microlensed signals
JPH06245098A (ja) フィールド決定回路
Dazhan et al. Image Memorability Prediction Based on Machine Learning
TW486909B (en) Signal converting apparatus
JPS59112375A (ja) ハ−ドコピ−装置
JP3058103B2 (ja) 映像ミュート信号発生回路
TW444482B (en) Clock recovery circuit
RU73983U1 (ru) Автоматизированная система обучения кадров судебного делопроизводства
JPH05130447A (ja) フイールド判別回路
JPH11237857A (ja) 表示装置
Castillo Globish and the Empire

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees