[go: up one dir, main page]

TW200303077A - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method Download PDF

Info

Publication number
TW200303077A
TW200303077A TW091132062A TW91132062A TW200303077A TW 200303077 A TW200303077 A TW 200303077A TW 091132062 A TW091132062 A TW 091132062A TW 91132062 A TW91132062 A TW 91132062A TW 200303077 A TW200303077 A TW 200303077A
Authority
TW
Taiwan
Prior art keywords
substrate
mold
aforementioned
connection
wiring
Prior art date
Application number
TW091132062A
Other languages
English (en)
Inventor
Hiromasa Ohno
Norihiko Kasai
Original Assignee
Hitachi Ltd
Hitachi Hokkai Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Hokkai Semiconductor filed Critical Hitachi Ltd
Publication of TW200303077A publication Critical patent/TW200303077A/zh

Links

Classifications

    • H10W74/117
    • H10W74/016
    • H10W70/682
    • H10W70/685
    • H10W72/5522
    • H10W74/00
    • H10W90/754
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49169Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171Assembling electrical component directly to terminal or elongated conductor with encapsulating
    • Y10T29/49172Assembling electrical component directly to terminal or elongated conductor with encapsulating by molding of insulating material

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

200303077 ⑴ 玖、發明說.明 (發明說明應敌明:發明所屬之技術領域、先前技術、内容、實施方式及圖式簡單說明) [發明的技術領域] 本發明與半導體製造技術有關,尤其與如下之技術有關 ,該技術係適用且有效於半導體裝置及其組裝上之技術, 而該半導體裝置係具備含有凹部之基板者,而該凹部係承 載有半導體晶片者。 [先前技藝] 在包含半導體晶片之半導體裝置中,設有凸塊電極(譬如 ’焊球)及配線基板的例子,係以BGA (Ball Grid Array,球 柵陣列封裝)及CSP (Chip Scale Package,晶片級封裝)等為 人所熟知;而該半導體晶片係包含半導體積體電路者;該 凸塊電極係作為外部電極者;該配線基板係用於支撐半導 體晶片者。 ' 近年來’半導體晶片在高 係採用所謂模穴型之半導體封裝;而其半導體裝置係在配 線基板上裝有熱擴散板,且具備形成凹部之模穴結構者。 圖18及圖19係先前之模穴型之半導體封裝加之結構圖。 半導體封裝20為BGA型;如圖2〇所示,在封膠工序上,係 =入器22以洗灌方式’把液狀樹脂滴下,以堰堤23 者基液狀树脂2 1,來進行半導體晶片丨之封膠。 然而’在使用注入器22進行液狀樹脂2丨的塗佈 ::難以將樹脂量控制一定之外,塗佈時間的控制亦很困 由於在控制性上有問題 所以成為良率下降的要因 (2) (2)200303077 此卜進行液狀樹脂21的滴下時為了僻 !述滴下作業相當耗時◦又,液狀樹脂的隙’故 貫:Γ序,因此在作業性及成本上也仍CT個別 /產生了如圖17所示之轉移成形法;其# 入器22之樹脂卿方法…$不使用注 …該成形模繼:上模2二用成形模 係用於注入樹脂者。轉移成形法係在上木及問24C,其 載有半導體晶…線基板25後,透過加下 =… =對成形模24之模一樹脂,來二 叙明所欲解決之問題 <本發明之發明者在前述轉移成形法上,發現了如 題。 亦即’如圖17所示,在BGA型半導體裝置上,在與配線 基板25之樹脂成形的實施面之相同面侧上,承載有作為外 部端子之多個凸塊電極;因而在承載有凸塊電極之凸塊岸 面25 c上形成阻焊膜25a,故在由許多凸塊岸面2丸形成之凸 塊區域上,會因阻焊膜25a而產生階差25b ;而該阻焊膜 係將凸塊岸面25c包覆的絕緣膜。 因此,在利用上模24a之夾緊部24e把配線基板25夾緊之 際,即相當於把凸塊岸面區域夾緊。 在該狀態下,如注入樹脂’則由模穴2切向外流出之樹脂 ’會從間隙更進一步向外流出,而覆蓋凸塊岸面25 c,並導 致無法在凸塊岸面25c上承載凸塊電極的問題。而該間隙係 因鄰接凸塊岸面之間的阻焊膜25a之階差25b而形成者。 (3) (3)200303077 發明_繽翼 八此外為了不使樹脂外洩而提高鎖模時之鎖模力,則 會引發内部配線因高鎖模力而斷線的問題;而該内部配線 仏在Λ配線基板25之模凸塊岸面對應之區域上形成者。, .又’在特開平η·3 17472號公報中揭示了如下技術,其係 士在=形線正下方之配線基板上設置凸起部6,在樹脂成: 日:’當成形模14之接觸©被凸起部6所壓觸之際,第二阻焊 ,層5因按壓而被擠爲,在與模接觸面無縫隙之緊密結合二 態下,〃將成形樹脂進行壓入。而該凸起部6係由第一阻焊膜 运及第一阻'j;干膜層5所璺層而成者·,該第二阻焊膜 成凸起部6之上層者。 知、構 〜採用前述手法的場合,如形成配線,則該崎會因遭 鎖模力破壞而產生斷線的問Μ ;而該配線係用來向鱼“ 权14之接觸面對應的配線基板之區域的表面或 : 子訊號者, 、廷兒 兮又’在特開平η·3 17472號公報中,並未發現有任何針對 該斷線問題之意識。 針對 本飫明的目的在於,提供一種半導體裝置及其製造方法 ,其係可防止樹脂外洩及提昇生產效率者。 〜’、 本^明的其他目的在於’提供_種半導體裝置及其製法 方法’其係可提昇空間效率者。 、衣心 本發明的前述及其他目的與新特徵,參考本專利申請文 件之說明及所附圖式應可充份獲得理解。 与 [解決問題之手段] 从下針對在本專利中請案所揭示之發明中,具代表性發 (4) (4)200303077
明之概要進行說明如下。 立亦即’本發明係包含:基板,*包含:主面,其係有凹 成者,夕個連接用端子,其係於前述凹部之周圍形成 者,及多個外部端子連接用電極,其係排列於前者之周圍 本且配置於前述主面上者;半導體晶片,其係私置於凹部 ,多個導電性構件,其係把半導體晶片之表面電極及連 接用端子連接者;封膠部,其係把半導體晶片、多個導; 生構件進行樹脂封膠者;及多個外部端子,其係設置於外 部端子連接用電極上者;此外,還設有虛設配線,其係設 置方;基板之多個連接用☆山i 少 接用而子及夕個外部端子連接用電極之 之主面的區域中,且係以絕緣膜包覆者。 此外’本發明包含如下工序:基板準備工序,其係用於 準備基板者,該美批3八 、 ; …^ 3面’而該主面係有凹部形成者 個遠土Γ 有虛設配線形成’而該虛設配線係設置於多 + ·.丨而千運接用^極之間,且係以絕 、、〆X匕復者,該多個連接用 而千於刚返凹部之周圍形成 者,忒夕個外部端子連接用電極 子之周圍且係配置於前述主面上者個連接用端 ;,:係將半導體晶片承載於凹部者;金屬細線之.:工 r,其係把金屬細線跨越凹部之内 接半導體曰g且以金屬細線連 子,:::又之表面電極與在基板之凹部周圍的連接用端 0 土'τ、工序’其係把基板配置於成形模之第一 r 後,在以第二模之模穴把半導體晶 夕 、 旲上 的#自匕 ' 人夕條金屬細線覆芸 的狀恶下,用第一模及第二模 “ 傲人斤、,來使第二模按 -10 - (5) 200303077
壓在基板之虛設配線 形模係包含第一模及 封膠用樹脂對模穴内 外部端子設置工序, 使之與前述半導體晶 [發明之實施型態] 上及外部端子連接用 第二模者;封膠部形 實施加壓注入,來形 其係在基板上設置多 片呈電性連接者。 電極上;而該成 成工序,其係把 成封膠部者;及 個外部端子,來 又 功 明 以下,根據圖式針對本發明之實施型態進行詳㈣明。 ,在用於說明實施型態之所有圖式方面,對於具有相同 能之元件則賦予相同元件符號’並不再重複該元件之說 (第一實施型態) 圖1係在本發明之第一實施型態中,半導體裝置(BGA)之 外部端子側的結構之一例的平面圖。圖2係顯示圖丨所示 BGA結構之剖面圖。圖3係基板之結構平面圖,而該基版係 用於製造圖1所示之BGA者。圖4係本發明之第一實施型態 之、交形例的基板結構之平面圖。圖5係在BGA製造之成形工 序上’鎖模狀態之一例的擴大部份剖面圖,而該BGA製造 係使用圖3所示基板者。 圖1、圖2所示本第一實施型態之半導體裝置係屬於模六 結構者’同時也屬於焊線型結構者,及成形型之半導體封 裝。該模穴結構係把半導體晶片1承載在基板7之凹部(亦稱 杈穴部)7b者,而該半導體晶片丨包含半導體積體電路。該 成形型之半導體封裝係以轉移成形來實施半導體晶片1之 樹脂封膠者。 (6) 200303077
此外,如圖1所示,在BGA9中,外部端子係以焊錫等所 形成之球電極3,且多個球電極3在封膠部6之周圍呈多列配 置。 * 包 由 再者,為了提昇多引腳之半導體晶片丨的散熱性,基板7 含配線基板2及熱擴散板5,且配線基板2及熱擴散板5係 接著劑等所黏合者。 亦即,如圖5所示,基板7係由配線基板2及熱擴散板5毒
合而形成者;而該配線基板2係由多條配線所形成,該熱寺 散板5則由熱傳導率高之材料所形成。而在該處形成之凹^ 7b包含内周壁7c及底面7d,而内周壁几係在配線基板2上子 成,且底面7d係在熱擴散板5上形成。因此,半導體晶片 係將其背面1c介以接著劑等固定於底面以上,來提昇散一 性。 ' 接著’利用圖5來說明BGA9之詳細結構。BGA9係包含: 土板而其包合.岸面形成面(主面)7a,#包含被内周壁 7C所圍繞之凹部7b’背面7§,其係位於岸面形成面(主面)7a 、寸側者,多個連接用端子7e,其係在凹部7b之周圍形 成者及夕個凸塊岸面(外部端子連接用電極)7h,其係排 :於多個連接用端子7e之周目,且配置於岸面形成面7a上 半導to晶片丨,其係配置於熱擴散板5上 埶 為多條之八@ 、 ’、孟_細線,係用於把電極墊(表面電極)丨a及連接 用端子^ & + 辦曰 仃弘'丨連接者;該電極墊(表面電極)1 a係於半導 體曰曰片 1之Φ y 土面i.b上形成者,而該連接用端子7e係在基板7 -12 - 200303077 發明說明鑣裏 之凹4 b之周圍與各電極墊1 a對應而形成者;封膠部6 ,如圖w示,其係掩土里於凹部7bm將半導體晶片! 及多條寺線4進行樹脂封膠者;及多個球電極3,其係與半
導體晶片1呈電性連接,且I 且叹置於基板7之厍面形成面7a之 凸塊岸面7h上者。 此外,如圖3及圖5所+ 1 ^ t 不’在基板7之多個連接用端子7e及 多個凸塊岸面7h之間的F a “u 心门的£域中有虛設配線7l形成,而該虛 設配線71為無電子訊缺補、去 心傳達之配線,且係被阻焊膜7f(絕緣 膜)所包覆者。 此 基板7仏由具備岸面形成面7a之配線基板2及呈備 背面%之熱擴散板5黏合而形成者;在該岸面形成面7/中有 凹部7b形成,又,名:系香# 在承载於凹部7b之半導體晶片1上,其電 極墊1 a係介以多條霉妗4 & & a 夕彳才、守、'、泉4而與各連接用端子〜連接,而該多 條導線4係處於跨越凹部几之内周壁乃狀態者。 ,再者’ BGA9係在其組合之樹脂成形工序上,利用轉移成 形進行樹脂封膠組合而成者。 因此,在如圖5所示之樹脂成形工序上,虛設配線?!之配 以成形模1〇之第二模(上模⑺之夾緊部12〇把基板7 “承之際’使夾緊部12e按壓虛設配線把上方。 b來田对上杈12之模穴12&實施封膠用樹脂δ之填 用可利用虛叹配線71把即將由模穴12a向外流出之封膠 用樹脂8堵住。 之::’虛設配線71具備如下功能:在鎖模時,使上模12 H A的模面12d與基板7之表面之間的間隙消失,如 200303077 ⑻ 發明.說觸繽頁 此可防止樹脂外、;戈。 因此,如圖3所示,虛設配線71係與連接用端子7e之配列 對應並形成框形;而該形狀就如同把連接用端子7e群與凸 塊岸面7 h兩者的區域切斷一般。 因此,虛設配線7ι在使用多層配線基板的BGA9上是有效 的。 但是’由於在連接用端子7e群與凸塊岸面7h群兩者的區 域内形成虛設配線7ι,故在前述間的區域中無法形成其他 的配線。 因此,如圖5所示,在凹部7b之開口部邊之緣設置較低一 段的階差部2a ;而在該階差部2a上並排設置與導線4連接的 連接用端子7e,並介以内部配線71與表面之凸塊岸面儿進 行電性連接。 如此一來,即使使用在虛設配線71之下方設有内部配線 71之基板7的情形,當進行成形模1〇之鎖模時,不用施加較 大壓力,也可利用虛設配線7l來防止樹脂外浪。 再者,亦可如同圖4所示基板7之變形例般,使虛設配線 7ι形成角部切斷的框形。 如丽所述,讓虛設配線7〗形成角部切斷的框形,則使虛 設配線7ι之被切斷的部位成為通氣口代用部7m。由於阻焊 膜7f表面的咼度較低,故即使未在成形模丨〇之上模12設置 通氣口,當進行鎖模時,虛設配線7l之切斷的角部會形成 空隙,使該空隙成為通氣口代用部,所以樹脂填充時之空 氣可從該間隙流出。 (9) (9)200303077
々此則可使上拉12之結構成為較簡易的結構。 此外’用於形成封膠部6之封膠用樹脂8係屬轉移成开,用 之樹脂’譬如’像環氧樹脂系之熱硬化樹脂等。 ^又’在屬於金屬細線的導線(導電性構件)4方面,譬如可 接著,針對本第一實施型態之BGA9的製造方法進㈣明。 首先,準借如圖3所示之基板7,其包含:岸面形成面h ’其包含内周壁7C所圍繞的凹部7b ;多個連接用端子^, 其設置於凹部几之邊緣之周圍的階差部2a上;及虛設配線 71,$係形成框形,且係配置於多個連接用端子7e與多個 凸塊厗面7h之間者,且係被阻焊膜”所包覆;而該多個凸 塊岸面7h係並排配置於該多個連接用端子乃之更外側周圍 的岸面形成面7a上者。 接著,如圖5所不,在基板7之凹部7b的底面^上實施承 載半導體晶片1的黏粒作業。 亦即,介以接著劑把半導體晶片1承載在底面7(1上,而該 底面7d係由位於凹部713之散熱板5所形成者。 隨後,利用導線(導電性構件)4把半導體晶片丨之電極墊u 及與其對應之連接用端子7e實施電性連接。該導線(導電性 構件)4為金屬細線。該連接用端子7e係設置於基板7之凹部 7 b的周圍者。 其時,由於連接用端子7e係設置於凹部7b之邊緣周圍的 階差部2a上,因此在實施黏粒之際,讓導線4跨越凹部7b 之内周壁7 c,使之與半導體晶片1之電極墊1 a及連接用端子 -15 - (10)200303077 發明說钥繽g:· 7e連接。 轉移成形來進行樹脂封膠 之下模(第一模)1 1與上模 在黏粒之後,利用成形模10以 ;而該成形模10係包含合為一對 (第二模)12者。
首先,在下模1 i之模面M •拉# " 模面Ua上’配置焊線完畢後之基板 , 者,在半導體晶片}與多 am a . 一夕铫之辱線4處於被上模12之相
^的狀恶下1上模12與下模1 1把基板7夾緊,得 ,12之夾緊部…的模面12d按壓在基板7之虛設 上與凸塊岸面7h上。 ,纟岸面形成面7a上形成之虛設配線係受上模12 “^12e的模面12d所按壓’因而在鎖模時,上模12之 :卩2°的杈面12d與基板7之表面之間的間隙會被虛設 與包覆之的阻焊膜7f所掩埋,使間隙成為消失狀態。 a X、:貞模狀悲下,把封膠用樹脂8從上模12之閘1 ^向模 八12&内進行加注人’則可防止封膠用樹脂8之外汽。
女此則可%疋控制轉移成形,並提昇成形之生產效率。 此此外’由於可穩定控制轉移成%,故與如圖爾示之先 珂的澆灌方法相較,可提高空間效率。 亦、卩已經提咼了空間效率的轉移成形將變得更容易實 施。 I再者,由於在上模12所按壓的基板7之區域中設有虛設配 泉7ι故與未设置虛設配線7·ί的情形相較,在鎖模力相同時 由方;虛设配線7ι使基板7之岸面形成面7&的總配線面積增 加,因此對每單位面積之配線所施加的壓力變小。 > 16- (11)200303077 發明說明纜買 如此一來,如基板7為在虛設配線71下方 7]的情形’則可防止内部配線71的斷線。、-有内部配線 又,如為採用如圖4所示變形例之基板7的 虛設配線71係形成角部切斷的框形,所以當二;鎖^其 虛設配線71之切斷的角部㈣d …心, 通氣口代用部7m。 文了使该間隙成為 用 可 亦即’進仃樹脂填充時’可從前述空隙 部7m,使空翕泠ψ ·丄μ 、孔口代 “便工孔“,由於不用在上模12設置通氣口,故 使上模1 2之結構變為較簡易的結構。 接著,在完成封膠用樹脂8對模穴12a的填充μ 打開上模12與下模η把成形後之基板7取出。 導 然後’在基板7上設置多個球電極(外部端子”,來與 體晶片1產生電性連接。 完 亦即,在各凸塊岸面7h上設置包含焊錫等的球電極3,兀 ❹GA9的組合作業;而該各凸塊岸㈣係設置於基板7之 岸面形成面7a上者。 號 連 位 再者’在本第一貫施型態中,虛設配線7i係無電子訊 傳達之配線’但如把虛設配線7ι和半導體晶片㉟施電性 接亦可,譬如,亦可將之當作提供半導體晶片】之接地電 的配線來使用。 (第二實施型態) 圖6係顯示基板結構之平面圖,而該基板係使用於本發明 之第一貫施型恶之BGA製造上者。圖7係顯示圖6所示A部 結構之擴大部份平面圖。圖8係在BGA製造之成形工序上, -17- (12) 200303077
而該BGA製造係使用 鎖模狀態之一例的擴大部份剖面圖 圖6所示基板者。 圖
6所示本發明之第二實施型態之半導體裝置,與第— 施型態-樣,係屬於模穴結構及焊線結構,且係以轉移二 形實施樹脂封膠所組成的BGA型半導體裝置。其與第―夕者 施型態之BGA9的不同之處在於:並非採用虛設配線7心 用多條虛設通孔配線7J;如圖8所示,其係於基板7之多個 連接用端子7e與多個凸塊岸面7h之間的岸面形成面、之區 域中形成’且係沿基板7之厚度方向形成。 如 該虛設通孔配線7j之表面側之端面係被阻焊膜玎所包覆 且屬於無電子訊號傳達的配線。 奴 又,由於虛設通孔配線乃係沿基板7之厚度方向設置,因 此該虛設通孔配線7J成為基板7之支柱,因而強化基板了之 強度。 如此一來,就可防止如圖5所示之内部配線71的斷線,而 其係與上模12之夾緊部12c對應,且於其下方形成者。 此外,如圖7所示,在設有虛設通孔配線7j的基板7上, 可在鄰接之虛設通孔配線7j之間的岸面形成面&上形成表 層配線7k ;而其係用於連接連接用端子7e與凸塊岸面几者。 亦即,由於設置了虛設通孔配線7j,故即使以足以壓碎 阻烊膜7f之凹凸面的鎖模力把上模12進行鎖模,由於該虛 。又通孔配線7j具有支柱的支撐作用,故可在基板之表層形 成配線。而該阻焊膜7f係位於虛設通孔配線7」之上方者。 口此,由於设置了虛設通孔配線7j,而可在該虛設通孔 -18 - (13) (13)200303077
配線7j之間形成表層配線7k,因此提高了配線自由度;尤 其是提高了對岸面形成面7a,即表層配線7k的配線自由度 圖斤示夕個連接用端子7e也可和凸塊岸面7h一樣, 在岸面形成面7a上形成。 ^、σ果如圖7所不,連接用端子7e和凸塊岸面孙可用表層 配線7k進行連結。 因此,在鎖模日寺,以足以壓碎阻焊膜7f之凹&面的高鎖 模力夾緊,在該狀態下將樹脂注人,料防止内部配線71 與表層配線7k的斷線,以及樹脂的外洩。 其結果為’可穩定控制轉移成形,並提昇成形之生產效 率 〇 又,本第二實施型態之BGA之其他結構及製造方法乃至 方、其他效果與在第—實施型態巾所說明者相同,故不 再資述。 (第三實施型態) 圖9係成形模之上模之模穴及夾緊部的結構平面圖,而該 成形模係用於本發明之第三實施型態之BGA製造的成形工 序上者。圖10係使用圖9所示上模之鎖模狀態之一例的擴大 部份剖面圖。 在本第三實施型態中,如圖1〇所示,成形模1〇之上模(第 "杈)12之夾I部i2c之模面I2d上設有階差;在組合β(3Α型 半導體裝置的樹脂成形玉序上,係使用上模12來進行轉移 成形,而σ玄上模1 2包含·模面1 2d,其係與多個凸塊岸面7h 對應者;及凸出模面12e,其係於模面12d之内側形成,且 -19 - 200303077
比前述模面丨2d更凸出。 圖9顯示上桓丨9 七— 采 、〜之杈八12a、杈面i2d及凸出模面12e,並 以透過方式顯示前者與基板7的位置關係。 、此在模穴12&之4個角部形成通氣口 12g;當進行樹脂 才可攸奴穴12a之角部介以通氣口 12g使空氣排出, 並同時進行樹脂之填充。 如圖10所示,上模12之夾緊部12c之凸出模面I2e係位於 比模面12d更内側的區域,且呈凸出狀;當進行鎖模時,利 用凸出模面12e ’可4實把基板7之岸面形成面〜之凸塊岸 面几群的内侧區域進行按壓。 可確實把基板7之岸面形成面7a之凸塊岸面几群的内侧區 域進行按壓。 又,從凸出模面12e之模面i2d所凸出的量,應該至少大 於表層配線7k之膜厚的—半’如使之比表層配線几之膜厚 還大’則在確實防止樹脂的外茂上更為理想。前述凸出量 譬如可設為0.02 _左右,如此一來,利用凸出模㈣:, 因此’在樹脂成形時,可以如下方式進行樹脂成形:以 上模之模面12d按壓凸塊岸面7h群的阻焊膜r表面的 同時,以出模面12e確實炎緊凸塊岸面7h群的内側區 阻焊膜7f。 並可穩定控制 如此一來’樹脂注入時可防止樹脂外汽 轉移成形,提昇成形之生產效率。 再者’即使是在基板7上形成如圖5所示之内部配線” 情形’如利用本第三實施型態之成形模_實施樹脂成 -20 - 200303077
由於在上模12上設有凸出模面丨2 e,所以在進行鎖模時不 用提高鎖模力,也可按壓内部配線刀上之岸面形成面h的 户烊胰7f,其結果為,不會導致内部配線7丨之斷線,並可 防止樹脂外茂。 又本第二貫施型態之半導體裝置之其他結構及製造方 法乃至於其他效果,係與在第一實施型態中所說明者相同 ,故不再贅述。
(第四實施型態) 圖"仏成形模之上模之模穴及夾緊部的結構圖,而該成 形模係用於本發明之第四實施型態之bga之製造上者;⑷ 為:面® ;⑻則為顯示⑷之A部之詳細結構的擴大部份平 面圖圖1 2係鎖模狀態之一例之圖,而其係使用圖"所示 上杈者’(a)為擴大部份剖面圖;(b)為沿圖11(b)之C.-C線剖 1亡“面的擴大部份剖®圖。圖1 3係在本發明之第四實施 ' A之衣造中,焊線後之結構之一例的平面圖。圖
14係沿圖B所示基板之之剖面的結構剖面圖。圖15 系圖14所不基板的擴大部份剖面圖。圖16係在本發明之第 四貫施型離^ R Π Δ々斗|丨、 表造中’樹脂成形後之結構之一例的 平面圖。 在本第四實施划能& ^ 心中’在成形模1 0之上模(第二模)1 2之模 穴1 2 a的外側周圍$罟 σ又置ί另一個模穴,即如圖]丨(a)所示之凹 入部份且呈框形之第- 乐一挺八12f ;利用該上模1 2來實施樹脂 成形。 、 在進行樹脂成形 工序之樹脂注入時 把從模穴12a向外侧 -21 - (16) (16)200303077 發明說明繽頁 Λ出之树月日儲存在该第二模穴i 2f内,並在該第二模穴m 内使月、j 34外汽之樹脂硬化,並使樹月旨不會流到言亥第二模穴 ⑶之外的區域,亦即,用來形成凸塊岸面7h之區域。 口此在鎖扠時,如圖12(a)所示,僅靠上模12之夾緊部 12c來按壓凸塊岸面几群之阻焊膜乃。 、,圖1 1(")顯示上模12之模穴12a、第二模穴12f及模面12d, 亚以透過方式顯示前者與基板7的位置關係。 、此外士,在模穴以之4個角部形成通氣口 12g;當進行樹脂 '、,才可仗权八12a之角部介以通氣口 12g使空氣排出, 並同時進行樹脂之填充。 在第四實施型態之上模丨2 如 、 '7在乐—椒穴12f之内侧設 置模穴12a之剖面高度比箆一摄— ^ 又比弗一杈八12f之剖面高度為低的部 f刀’如此一來在樹脂成形時, 、 人u τ」便攸杈穴12a向第二模穴I2f 流動之樹脂的流動阻抗變大,莩 、 又入裱机入弗二模穴12f之樹脂的 λπι_入速度〖變慢。 如此一來’則如圖刚所示,即使跨越第二模穴12f之外 2設f表層配線7k的情形’在樹脂把模穴12a内完全充填 元辛之剞為止’亦可大致上防 I万止树知由第二模穴12f向外流 出。 如圖12(b)所示’前述效果的逵 >广", 禾旳違成,係由於模穴12a之剖面 南度變小的部份充份確保了榭 J树月曰之流動阻抗所致。像這樣 ’為了確保樹脂之流動阻抗,伤 係以讓剖面高度變小的部份 之模穴12a的剖面高度為〇為最 θ取1土,但如因模加工尺寸精確 度及配線基板尺寸精確度的問 〇問碭,而無法使前述剖面高度 -22 - 200303077
為〇的情形,則讓該剖面高度最小的部份,比通氣口 1以之 剖面高度小或比表層配線7k之膜厚小為最佳。 又’在本第四實施型態中,内部配線71的配置並非僅像 如圖5所示者,亦可如圖12(b)所示般,在基板7之岸面形成 面7a上,在阻焊膜7f的表面形成凹凸狀;而該阻焊膜”係 位於連接用端+7e群與凸塊岸面7h群之間的區域上者。 亦即,在基板7之岸面形成面7a上,在連接用端子7e群與 凸塊岸面7h群之間的區域上可形成高密度的配線;與第二實 施型態相較,進-步可使用具有更高配線自由度的基板7。 又,在本第四實施型態中,在樹脂成形時,僅使上模U 之夾緊部12c的模面12d按壓基板7之凸塊岸面儿群的阻焊 膜’由於不必加大樹脂成形時之鎖模力即 可按壓’故其結果為,即使是如圖5般設有内部配線了 1的情 形,在實施樹脂成形時亦不會有導致内部配線7:1斷線之虞。 圖13、圖14及圖15係BGA型半導體裝置之焊線後的結構 圖,而該BGA型半導體裝置係在本第四實施型態中組合而 成者,而圖16係樹脂成形後之結構圖。 亦即,如使用圖⑷所示之上模12來實施樹脂成形 錢=成形後,财如圖15所示之基板k岸面形成面7a ㈣部6 ’如圖16所示,其係因模穴⑶而形成者 ,一次成形部化,其呈框形,係因第二模穴12f而形成者· 及通氣π樹脂部6b ’其係因通氣ni2g而形成者。, 此外’如要在上模12上設置通氣口 l2g的情形 喻設置在如下位置為佳:離咖最遠之模穴…的最 '23 - (18) 200303077
外周,亦即角部。 其理由炎 · 因离隹卜p….與杈穴12&的角部對應之近旁的凸塊岸面7h, 的日”广2之閑⑵較遠,故可以爭取較多到樹脂硬化為止 門而且’從角部之通氣口叫的若干樹脂外流乃屬於 谷5干乾圍之故。 二本第四實施型態之半導體裝置之其他結構及製造方 '杜於其他效果’係與在第-實施型態中所說明者相同 ’故不再贅述。 /上,針對本發明之發明者所完成的發明,並以發明之 態進行了具體說明;但本發明並非僅限定於前述發 貝知型態’只要在不違背本發 、、一 ”十加"I要曰的辄圍内,貝ij 以進仃各式各樣的變更,此乃不爭之事實。 譬如,在前述第一、二、二芬势 — ^ ^ ^ 一 一及弟四貫施型態中,所說明 土扳7係包含配線基板2及埶, n ' 土槪汉-擴放板)者;但前述基板7亦 :含熱擴散板5 ’而僅由配線基板2所形成,又,如模 八。卩(凹部7b)為在配線基板2上形成者亦可。 此外,在前述第一、二、二爲榮 麟社要士 一 一及弗四實施型態中針對半導 肢牧置為BGA的情形作了說明 . ^ ^ 仁如W述半導體裝置為模 八4構,且係以轉移成形 战&進仃树知封膠所組合而成的裝置
的讀,則屬於BGA以外之CSP、PG , A (Pin Grid Array,引腳 冊才口 陣列)或 LGA(Land Grid Array,- , 「☆ 巧坪面柵格陣列)亦可。 [發明之功效] 以下’針對在本專利申請案所揭示 性之發明所能獲得的效果簡單說明如 之發明之中,具代 下。 表 * 24 - (19) 200303077
在基板上,在連接用端子和外部端子連接用電極之間 主面之區域中形成虛設配線,如此一 *,在進行 :―、 模鎖模時,m模面與基板之表面之間的間隙1之 σ又配、'泉及包覆之的阻焊膜掩埋而消失,因此在樹脂注入: 可防止封膠用樹脂外戌。其結果為,可穩 ;移:: ,並提昇絲之生產效率。 ^成形 [圖式之簡單說明] 部
圖1係本發明之第一實施型態之半導體裝置(BGA)之外 立而子側的結構之一例的平面圖。 圖2係頭示圖1所示β g Α結構之剖面圖。 圖〇係用於製造圖丨所示之BGA之基板之結構平面圖。 圖4係本發明之第一實施型態之變形例的基板結構之 面圖。 圖)係在使用圖3所示基板之BGA之製造之成形工序上, 鎖模狀態之一例的擴大部份剖面圖。 圖6係顯示在本發明之第二實施型態之bga製造上基板 結構之平面圖。 土 圖7係顯示圖6所示Α部結構之擴大部份平面圖。 圖8係在使用圖6所示基板之BGA之製造之成形工序上, 鎖模狀態之一例的擴大部份剖面圖。 圖9係用於本發明之第三實施型態之bga製造之成形模 之上模之模穴及夾緊部的結構平面圖。 圖10係使用圖9所示上模之鎖模狀態之一例的擴大部份 咅1J面圖。 -25 - (20) 200303077
圖 U(a)、(b)係士/ 而兮 ’、成形模之上模之模穴及夾緊部的結構圖, 而#成形模係用於 去f χ'士 、本兔明之第四實施型態之BGA之製造上 者,(a)為平面圖,ηΊ、日丨么 部份平面圖 (b)則為顯不U)之Α部之詳細結構的擴大 0 12 (a)、( b)係錯〜 -,. 、'板狀恶之一例之圖’而其係使用圖1 1所 不上^吴者,致4f# pe ^ ..'、、'齊大部份剖面圖,(b)為沿圖1 1(b)之C-C線 口J開之剖面的妒 昀振大部份剖面圖。 圖b係在本發明 Μ — 後之& # + 月之弟四貫施型態之BGA之製造中,焊線 後之結構之—例的平面圖。 圖Μ係沿圖13戶斤 R ^ 斤不基板之Β_β線之剖面的結構剖面圖。 圖1 5係圖1 4邱· ; # 不基板的擴大部份剖面圖。 圖1 6係在本於日^ 脂 / Χ月之乐四貫施型態之BGA之製造中,樹 >後之結構之一例的平面圖。 之 鎖=2本發明比較之比較例上,進行轉移成形時 、,成杈狀恶的擴大部份剖面圖。 圖1 8係顯示以涛、速士_ + 端 "° J μ苑封膠之先前之B G Α之外部 子側的結構平面圖。 圖19係圖18所示先前之⑽的結構剖面圖。 、=竭在圖18所示之先前腿之製造之 灌時之狀態的剖面圖。 r T 几 [圖式代表符號說明] 半導體晶片 1 a lb 電極墊(表面電極) 主面 -26 - 200303077
1 c 背面 2 配線基板 2 a 階差部 η 球電極(外部端子) 4 導線(導電性構件) 5 熱擴散板 6 封膠部 6a 二次成形部 6b 通氣口樹脂部 7 基板 7a 岸面形成面(主面) 7b 凹部 7c 内周壁 7d 底面 7e 連接用端子 7f 阻焊膜(絕緣膜) 7g 背面 7h 凸塊岸面(外部端子連接 7i 虛設配線 丁] 虛設通孔配線 7k 表層配線 71 内部配線 7m 通氣口代用部 8 封膠用樹脂 9 BGA(半導體裝置) 用電極)
-27 - 200303077
10 成形模 11 下模(第一模) 11a 模面 12 上模(第二模) 12a 模穴 12b 閘 12c 夾緊部 12d 模面 12e 凸出模面 12f 第二模穴 12g 通氣口 20 半導體封裝 21 液狀樹脂 22 注入器 23 堰堤 24 成形模 24a 上模 24b 下模 24c 閘 24d 模穴 24e 夾緊部 25 配線基板 25a 阻焊膜 25b 階差 25c 凸塊岸面 發明說明繽頁
-28 -

Claims (1)

  1. 1. 一種半導體裝置,其特徵在於包含: 200303077 基板,其包含:主面,其包含被内周壁所圍繞之凹部 ;多個連接用端子,其係於前述凹部之周圍形成者;及 多個外部端子連接用電極,其係棑列於前者之周圍,且 配置於前述主面上者; 半導體晶片,其係配置於前述凹部者; 多個導電性構件,其係把前述半導體晶片之表面'電極 及前述連接用端子進行電性連接者; 封膠部,其係掩埋於前述凹部,且係用於把前述半導 體晶片及前述多個導電性構件進行樹脂封膠者,及 多個外部端子,其係與前述半導體晶片呈電性連接, 且係設置於前述外部端子連接用電極上者;且 於前述基板之前述多個連接用端子及前述多個外部端 子連接用電極之間的前述主面的區域中,形成以絕緣膜 包覆之虛設配線。 2. 如申請專利範圍第1項之半導體裝置,其中前述虛設配 線係與前述連接用端子之配列對應並形成框形。 3. 如申請專利範圍第!或2項之半導體裝置,其中前述虛設 配線在與前述連接用端子之配列對應的同時,並形成角 部切斷之框形。 4. 如申請專利範圍第1、2或3項之半導體裝置,其中在前 述基板上,在與前述虛設配線對應之處有内部配線形成。 5. 如申請專利範圍第1、2、3或4中任一項之半導體裝置, 200303077
    其中前述基板包含配線基板及熱擴散柘,η 同時,ifM朮導 電性構件為金屬細線,其係跨越前述凹 & t、 前述連接用端子連接者。 Θ周壁而與 .一種半導體裝置,其特徵在於包含: 基板,其包含:主面,其包含被内周辟 . 土尸厅圍诗夕fin都 ,夕個連接用端子,其係於前述凹部 、凡 、周圍形成去.及 多個外部端子連接用電極,其係 战有, 配置於前述主面上者; 者之周圍’且 半導體晶片,其係配置於前述凹部者· 多個導電性構件,其係把前述半曰 及前述連㈣料進行電㈣接者^之表面電極 封膠部二其係掩埋於前述凹部,且係用於把前 體晶片及所述多個導電性構件進行樹脂封腰者.^ 多個外部端子,其係與前述半導體晶片呈電㈣接, 且係:置於前述外部端子連接用電極上者.且〜 於前述基板之.前述多個連接用端子 子連接用電極之間的前述 通孔配線。 ^主面的區域中’形成多條虛設 7. 如申請專利範圍第6項之半導體裝置,其中在鄰接之前 述虛设通孔配線之間,右 、, 而該表層配線係用n 1/配線在^主面上形成; 端子連接用電極者。㈣述連接用端子及前述外部 如申請專利範圍第6項之半 前 含配線基板及熱擴散 I h述基板包 、板同¥ ’前述導電性構件為金屬 200303077
    而與前述連接用端子 細線,其係跨越前述凹部之内周辟 連接者。 9. 一種半導體裝置之製造方法,其特徵在於包含: 基板準備工序,其係用於準備基板者,而該基板包含 主面,而該主面係包含被内周壁所圍繞之凹部者丨在該 基板上形a有虛言免酉己線係設置於多個連接用端子及 μ固外部端子連接用電極之間,且係以絕㈣包覆者; 該多個連接用端子係於前述凹部之周圍形成者m胃 外部端子連接用電極係排列於該多個連接用端子Λ之周 圍’且係配置於前述主面上者; 半導體晶片承載工序’其係將半導體晶片承載於前述 凹部者; 金屬細、線之連接工彳,其儀把金屬細線跨越前述凹部 之内周壁’且以前述金屬細線連接前述半導體晶片之表 面電極與在前述基板之凹部周圍的連接用端子; 基板失緊工序.,其係把前述基板配置於成形模之前述 =模上後,再以魏第ϋ穴㈣述半導體晶片 Η夕條金屬細線覆蓋的狀態下,㈣述第—模及前成第 二模將前述基板夾f,來使前述第二模按壓在前述基板 之虛設配線上及前述外部端子連接用電極上;而該成形 模係包含成為一對之第一模及第二模者; ' 封膠部形成工序,其係把封膠用樹脂對前述模穴内實 施加壓注入,來形成封膠部者;及 、 夕丨部端亍設置工序,其係在前述基板上設置多個外部 200303077 輸奪莉範_難 端子,來使之與前述半導體晶片呈電性連接者。 1。.= = :範圍第9項之半導體裂置之製造方法… 料土板上之虛設配線係在前述多個連接 之 侧形成角部切斷的框形;當 之外 t h Γκ ± 〗述封膠用樹脂對前述模 八内加m時’則前述 : 設配線之角部切斷之處向外部 虛 脂會對前述模穴内進行填充。 同一封膠用樹 11 -種半導體裝置之製造方法,其特徵在於包各· =板準備工序’其係用於準備基板者,而;基板以 主面係包含被内周壁所圍繞之凹部者·在; t板上形成有多條虛設通孔配線,其係設置於多個心 ΠΓ多個外部端子連接用電極之間,且係以絕;膜 包覆^該多個連接用端子係於前述凹部之周圍形= ,。玄夕個外部端子連接用電極係 子之周圍,且係配置於前述主面上,“個連接用端 二體晶片承載工序’其係將半導體晶片承載於前述 金屬細線之連接工序,其係把金屬細線跨越前述凹部 之内周壁’且以前述金屬細線連接前述半導體晶片之表 面電極與在前述基板之凹部周圍的連接用端子. 基板夹緊工序,其係把前述基板配置於成形模之第一 模上後’在以第二模之模穴把前述半導體晶片鱼多條金 屬細線覆蓋的狀態下,用前述第—模及前述第二模將前 述基板夾緊,來使前述第二模按壓在前述基板之虛設通 200303077 奪承j範圍[繽買 及前述外部端子連接用電極上;而該成形模係 eg成為一對之第一模及第二模者; >封膠部形成1序,其餘封膠精脂對魏模穴内實 施加壓注入,來形成封膠部者;及 、 外部端子設置工序,Α么、么 ,、/7、在刚述基板上設置多個外部 而子’來使之與前述半導體晶片呈電性連接者。 中 主 及 12. 如中睛專利範圍第i ^之半導體裝置之製造方法,1 =接之前述虛設通孔配線之間’有表層配線在前述 形成,而该表層配線係用於連接前述連 前述外部端子連接用電極者;且以前述第二 = 述虛設通孔配線及前述表層配線之上方。、土在 中 出 13. 如申請專利範圍第u項之半導體裝置之製造 置 在使前述模穴内之空氣從前述模穴之角部 的同時’並以前述封膠用樹脂對前述模穴 :: 14+ 一種半導體裝置之製造方法,其特徵在於包八. 基 成 連 基板準備工序,其係用於準備基板者,而職 主面’而該主面係包含被内周壁所圍繞之凹部:: ° 板設有··多個連接用端子,其係於前述凹 ^ 者;及多個外部端子連接用電極,其 周圍形 接用端子之周圍,且係配置於前述主面上者於该多個 模 個 及^形=借工序’該成形模係包含成為-對之第-及弟—杈者;而該第二模包含··模面 外部端子連接用電極對應者;及凸出模面=可述户個 凸出者; 其係比丽者 200303077
    t寻體晶片承 n'j 凹部者; 金屬細線之連接工序,其係把金屬細線鈐 夕免 on Τ ,刖:〇£/ 之内周壁,且以前述金屬細線連接前述半導释S / 4 面電極與在前述基板之凹部周圍的連接用端之表 基板夾緊工序,其係把前述基板配置於前述第 交,在以第二模之模穴把前述半導體晶、 線覆裳此Μ Τ ,、夕條金屬細 “的狀恶下’用前述第-模及前述第二模 板央終,才由今 Μ 误如·刚述基 用^ Ρ模之模面按壓前述外部端子連接 、牵:及使前述第二模之凸出模面按壓前述”4 I接用電極與前述連接用端子 而子 ,, 向丁心间之别述主面的區栻· 封膠部形成工序,i # te g R & L ^, h广 〜7、把封恥用樹脂對前述模穴内奋 %加壓注入,來形成封膠部者;及 衩八内果 外部端子設置工序,1传太么 ^ , ” I在刖述基板上設置多個外邱 立而子,使之與前述半導俨曰 卜4 〜干命版日日片呈電性連接者。 15.如申請專利範圍第14項之 y · 守月五衣置之製造方法,甘士 係利用丽述基板,使前述第二 、" 部配線上之前述主面;而前 / 引上内 ffl ^ r ; 土板係在前述外部端子連 接用电極與刚述連接用端 〜 配線者。 @子之間的區域中形成有内部 16•如申請專利範園第Μ項之甘 ^ ^ ^ 爷肢狁置之製造方法,其中 讓刖述杈八内之空氣從前 、甲 π日士,1义叶、4 、八之角部向外部流出的 同日寸,乘刖途封膠用樹脂 |的 17 _ # ^ μ # ^ ^ 引这执穴内進行填充。 17·種+守肢衣置之製造方法,Α^ + 〜^破在於包含: 200303077
    丞攸早備工序 士 I t间恭觀有,而今龙, 王面’而該主面传白人 〆暴板包冷^ hi 7、包含破内周壁所圍繞之凹^ σ 板形成有··多個連接用 4者;該基 形 個 模 其 述 ::成有:多個連接用端子,其係於前述凹;者 =;及多個外部端子連接亀,其係排;;周圍 連接用端子之周圍,且係配置於前述主面上=該多 及成:形板準備工序’該成形模係包含成為—對之' 弟-模者;而該第二模包含:帛穴;及第二桓:-你-没置於前者之周圍者; 、八, 半導體晶片承載工序,其係將半導體 凹部者; 我万;月,J 金屬細線之連接工序,其係把金屬細線跨越前述 〜内周壁’且以刚♦金屬細線連接前述半導體晶片之 面電極與在前述基板之凹部周圍的連接用端子; 、 基板夾緊工序,其係把前述基板配置於前述第一模上 後,在以前述模穴把前述半導體晶片與多條金屬細線覆 盍的狀態下,用前述第一模及前述第二模將前述基板夾 緊,來使前述第二模之模面按壓前述多個外部端子連接 用電極; 封膠用樹脂之配置及硬化工序,其係把封膠用樹脂對 可述模穴内實施加壓注入,來形成封膠部的同時,把從 丽述模穴流出之前述封膠用樹脂配置於前述第二模穴 ,並使之硬化;及 外部端子設置工序,其係在前述基板上設置多個外部 端子,使之與前述半導體晶片呈電性連接者。 200303077
    18. 如申請專利範圍第17項之半導體裝置之製造方法,其中 係利用前述基板,而前述基板係在前述外部端子連接用 電極與前述連接用端子之間的區域中形成有内部配線 者。 19. 如申請專利範圍第17項之半導體裝置之製造方法,其中 讓前述模穴内之空氣從前述模穴之角部向外部流出的 同時,讓前述封膠用樹脂對前述模穴内進行填充。
TW091132062A 2002-02-01 2002-10-29 Semiconductor device and its manufacturing method TW200303077A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002025433A JP2003229443A (ja) 2002-02-01 2002-02-01 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
TW200303077A true TW200303077A (en) 2003-08-16

Family

ID=27654534

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091132062A TW200303077A (en) 2002-02-01 2002-10-29 Semiconductor device and its manufacturing method

Country Status (3)

Country Link
US (1) US20030145461A1 (zh)
JP (1) JP2003229443A (zh)
TW (1) TW200303077A (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7517732B2 (en) * 2006-04-12 2009-04-14 Intel Corporation Thin semiconductor device package
WO2009121675A1 (de) * 2008-04-03 2009-10-08 Dr. Johannes Heidenhain Gmbh Bauelementanordnung und verfahren zur herstellung einer bauelementanordnung
JP5240519B2 (ja) * 2008-04-25 2013-07-17 日立化成株式会社 半導体パッケージ基板とその製造方法及び半導体パッケージ
SG161180A1 (en) * 2008-10-20 2010-05-27 United Test & Assembly Ct Ltd Shrink package on board
JP5466102B2 (ja) * 2010-07-08 2014-04-09 セイコーインスツル株式会社 貫通電極付きガラス基板の製造方法及び電子部品の製造方法
JP6011169B2 (ja) * 2012-09-04 2016-10-19 ブラザー工業株式会社 液滴吐出装置
JP5949667B2 (ja) 2013-06-03 2016-07-13 株式会社デンソー モールドパッケージおよびその製造方法
JP6044473B2 (ja) * 2013-06-28 2016-12-14 株式会社デンソー 電子装置およびその電子装置の製造方法
KR102412611B1 (ko) 2015-08-03 2022-06-23 삼성전자주식회사 인쇄회로기판(pcb)과 그 제조방법, 및 그 pcb를 이용한 반도체 패키지 제조방법
US10490422B2 (en) * 2015-10-06 2019-11-26 Mitsubishi Electric Corporation Manufacturing method for semiconductor device
US20250112098A1 (en) * 2023-09-28 2025-04-03 Absolics Inc. Packaging substrate, method of manufacturing an element package and method of manufacturing packaging substrate

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5331511A (en) * 1993-03-25 1994-07-19 Vlsi Technology, Inc. Electrically and thermally enhanced integrated-circuit package
TW222346B (en) * 1993-05-17 1994-04-11 American Telephone & Telegraph Method for packaging an electronic device substrate in a plastic encapsulant
JP3424344B2 (ja) * 1994-09-01 2003-07-07 ヤマハ株式会社 半導体装置
US6058602A (en) * 1998-09-21 2000-05-09 Integrated Packaging Assembly Corporation Method for encapsulating IC packages with diamond substrate
US6038136A (en) * 1997-10-29 2000-03-14 Hestia Technologies, Inc. Chip package with molded underfill
US6319450B1 (en) * 1999-07-12 2001-11-20 Agere Systems Guardian Corp. Encapsulated circuit using vented mold

Also Published As

Publication number Publication date
JP2003229443A (ja) 2003-08-15
US20030145461A1 (en) 2003-08-07

Similar Documents

Publication Publication Date Title
US7723852B1 (en) Stacked semiconductor package and method of making same
US11031356B2 (en) Semiconductor package structure for improving die warpage and manufacturing method thereof
US20030189262A1 (en) Method and apparatus for attaching microelectronic substrates and support members
TW567566B (en) Window-type ball grid array semiconductor package with lead frame as chip carrier and method for fabricating the same
TW200830525A (en) Electronic component contained substrate
TW200405491A (en) A semiconductor device and a method of manufacturing the same
TWI242869B (en) High density substrate for multi-chip package
TW200303077A (en) Semiconductor device and its manufacturing method
CN111554629A (zh) 一种芯片封装方法
KR102625995B1 (ko) 반도체 패키지 구조, 방법, 소자 및 전자 제품
TW200919653A (en) Semiconductor apparatus and method of manufacturing the same
JP2002270717A (ja) 半導体装置
US10043771B2 (en) Semiconductor device with insulation layers
TWI240390B (en) Semiconductor package structure and method for fabricating the same
US10784224B2 (en) Semiconductor devices with underfill control features, and associated systems and methods
TWI240393B (en) Flip-chip ball grid array chip packaging structure and the manufacturing process for the same
US10964627B2 (en) Integrated electronic device having a dissipative package, in particular dual side cooling package
TW200532872A (en) Method for fabricating window ball grid array semiconductor package
KR20220137537A (ko) 반도체 패키지 구조, 방법, 소자 및 전자 제품
KR20010063682A (ko) 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법
TW591727B (en) Method for producing a protection for chip edges and arrangement for the protection of chip edges
TWI389296B (zh) 可堆疊式封裝結構及其製造方法及半導體封裝結構
JP2013531387A (ja) モジュールパッケージ及びその製造方法
US8410598B2 (en) Semiconductor package and method of manufacturing the same
TWI337396B (en) Semiconductor device and manufacturing method of the same