TW200303057A - Integration scheme for advanced BEOL metallization including low-k cap layer and method thereof - Google Patents

Description

(1) 200303057 狄、發明說明 (發明說明應敘明··發明所屬之技術領域、先前技術、内容、實施方式及圖式簡單說明 技術隻差9 σ 一般而言，本發明係關於高速半導體微處理機，指定應 用積體電路（ASICs)，及其它高速積體電路裝置之製法。更 準確地說，本發明係關於用於使用低k值介電常數之半導 體裝置之先進線後端（BEOL)積體化架構。特定言之，本發 明係關於一種含具低介電常數（低]^值）之蓋罩層之先進線 後端金屬化結構，及形成該BE〇L金屬化結構之方法。 先前後 非常大規模積體（VLSI)或超大規模積體（ULSI)電路中之 金屬導體通常係由含金屬導線之圖案化層之導體結構电 成。一、般積體電路（IC)裝置含3至15層金屬導線。由於特徵 大小減少及器件磁錄密度增加，所以預期導體層數會增 力ϋ 。 w結構之材質及設計較佳可以使信號傳播時心 至：低，因此可以使總電路速度增至最大。該導線結射 傳播時延之表*法為各金屬導線之料間常數 中R為該導線之電阻， 而C為该夕層導線結構内所挑马 號線（亦即，導體）與該圍繞的導體間之有效電容。可# 由降低该導線材質之雷P 、士 貝之’阻減少该RC時間常妻文。由於銅戈 电阻很低，所以是;JC導綠# # ^土 u # λ k v線之較佳材質。亦可藉由使用呈奏 低，丨電常數(k)之介電材質減少該RC時間常數。 在下述資料中有描述含低k值介電 發展的雙嵌刻導線处椹"Δ „· u β f 』蛉線之取杂 、-、。構 A Hlgh perf0rmance 〇13 μηι c〇ppe 200303057 (2) 發明說明續頁 BEOL Technology with Low-k Dielectric，’’ by R.D· Goldblatt et al.， Proceedings of the IEEE 2000 International Interconnect Technology Conference，pp. 261-263。圖1表1使用低k值介電材質及銅導 線之一般導線結構。該導線結構含下基板10，該下基板可 含有邏輯電路元件，例如，電晶體。介電層12 (通稱為中 間層介電質（ILD))疊置於該基板10之上面。在先進導線結 構中，ILD層12較佳為低k值聚合熱固性材質，例如， SiLKTM(—種購自The Dow Chemical Company之芳香族烴熱固 性聚合物）。助黏劑層11可配置於該基板10與ILD層12之 間。氮化矽層13可配置於ILD層12上面。氮化石夕層13通稱 為硬質罩幕層或拋光終止層。至少一種導體15包埋在ILD 層12内。導體15通常為先進導線結構中之銅，但是亦可以 是铭或其它導電材質。擴散障礙墊14通常配置於ild層12 與導體15之間。一般而言，擴散障礙墊14由鈕，鈦，鹤或 這些金屬之氮化物組成。通常可藉由化學-機械拋光（CMp) 步驟使該導體15之上表面與該氮化矽層13之上表面形成共 面。蓋罩層16(通常亦為氮化矽）配置於導體15及氮化石夕層13 上面。氮化矽蓋罩層16可作為擴散障礙層以防止銅自導體 15擴散入該圍繞的介電材質内。 第一導線之定義為圖1所示該導線結構内之助黏劑層 1 1，ILD層I2，氮化矽層13，擴散障礙墊14，導體15，及 蓋罩層16。在圖1該第一導線上表示之第二導線包括助黏 劑層17，ILD層18，氮化矽層19，擴散障礙墊2〇，導體21， 篕罩層22。可藉由習知嵌刻方法形成該第一及第二導線。 (3) 200303057 發明說明續頁 助黏齊"7,蓋罩層16圖案化，形成至少—種渠溝及通道。 :渠溝及通道通常沿著擴散阻礙墊2〇排列。然後在習用雙 嵌刻方法中，以金屬（例如，銅）填充該渠溝及通道，形成 導體21。藉由CMP方法移除過量金屬。最後，使氮化矽蓋 罩層22沉積在銅導體21及氮化矽層19上。 例如’該第二導線之形成方法為首先沉積助黏齊"7,接著， 使該ILD材質18沉積於助黏劑17上面。若該㈣材質為低^ 值聚合熱固性材質（例如，SiLKTM)，則該ild材質通常具可 方疋塗性’因此必需提供後施加之熱烘烤以移除溶劑，並於 高溫下固化。接著，使氮化石夕層19沉積在該ILD上面。缺 後使用習用光蝕刻法及蝕刻法使氮化矽層19,比〇層Μ， 然而，氮化石夕具有約6至7相當高介電常數。已知該鋼導 體門之邊緣電場存在於該銅區域内，#中含較高k值蓋罩/ 擴散阻礙薄膜，例如，氮化石夕。當該ild使用具約⑴低 介電常數之材質時，可藉由使用較高k值氮化石夕蓋罩/擴散 礙層粍加5亥金屬導體之有效電容，因此可以導致總導 線速度降低。亦可藉由使用較高k值氮化矽拋光終止層增 加該有效電容。 此外’使用氮化矽硬質罩幕層之導線結構會產生可靠性 降低及失效率增高之問題。一般而言，係於加速應力條件 下測。式一線結構以確認該結構内之弱點。使用約2〇〇至3〇〇π 溫度會加速導致失效之製程速率。其中一種測試使用高濕 度ir、件以加速藉由水蒸汽進行之氧化反應，而另一種方法 使用k同包流密度以加速電流在該金屬導線結構上之作 (4) (4)200303057 用。使用低k值介電材質及銅導體及氮化矽硬質罩幕層之 ^線結構當接受這些加速應力條件時會產生令人能接受的 高失效率問題。 所用於盍罩層16及22之另一種材質為非晶形氫化氮化矽材 貝（SlxCyHz) ’其中一項實例是稱為B1〇kTM之材質（一種由矽， 石反及虱組成之非晶形薄膜，其係購自A卯Hed心如丨也， 夕)。SixCyHz之介電常數小於5，其比氮化石夕之介電常數小 仔夕因此’在導線結構中使用A%作為該蓋罩層，可 降低該金屬導體之有效電容，並可增加總導線速度。 頃：現在含銅導體，低_及哪層之導線 屯致遷移速率相當高。這些高電致遷移速率通 吊會導致該1C晶片快速失效。 人本技藝有需要一種使用銅或料體，低k值 ;丨电吊數為約2至3)及介電當盤丨认从 播e # —里 包吊數小於約5之蓋罩層之導線結 構，且该盍罩層亦可提供有效氧阻礙性質。 可藉由使用本發明處理上 ^ ^ , 迷問碭，本發明係關於一種在 土 導線結構。在-項較佳具體實例中… 構包含疊置於該基板上之 τ °1、、0 罩幕芦，嗲;^ s 电層，位於該介電層上之硬質 年香層，邊硬質罩幕層具有 該介電#内，且豆矣^ 表面，至少-種導體包埋在 Β „ θ /、、面舁該硬質罩幕層之上表面it®.苔 罩層位於該至少一種導體表面共面，盍 下表面與該導體緊密黏 貝曰上’該蓋罩層之 氮及氫形成。 /、中5亥盍罩層係由矽，碳， (5) 200303057 發明說明續頁

在另-項具體實例中，該結構包含 ^ J 上，該介電層具有上表面；導體 、〜板 匕埋在该介電層内， 表面與該介電層之上表面 - φ ^ # ^ ^ , 義罩層位於該導體上，J： 中该盍罩層係由矽，碳，氮及氫形成。 ” 一：發明：係關於一種在基板上形成導線結構之方法。在 項具體貫例中，該方法包括以牛 在哕其姑1« - 乂 ^ ·將7丨電材質沉積 人：：： 形成介電層’該介電層具有上表面；在該 導主 質填充該開口藉以形成 ¥體，该導體之表面與該介電 罩材質沉積在該導體上，藉 ：面’然後將盘 括石夕，碳，氮，氯。^场成盘罩層，該蓋罩材質包 在另一項具體實例中，兮古、、土 』 w. 4 中°亥方法包括以下步驟：將介電材 貝，儿積在该基板上，葬以^ 肖以形成介電層；將硬質罩幕材質沉 積在該；丨電層上，藉以 成更貝罩幕層，該罩幕層具有上 表面；在該硬質罩幕層及該介带 ;弘層中形成一個開口，以導 黾材|填充該開口，葬 ^ a + 猎以形成導體，該導體之表面與該硬 貝罩幕層之上表面共面；妙 贸 γ # …、後將盍罩材質沉積在該導體 ，藉以形成蓋罩層’該蓋罩材質包括矽，碳，氮，氫。 本發明該蓋罩層之介電常數小於約5。當與介電常數小 於約3之低k值介電材皙芬山 貝及由具有介電常數小於約5之材質 形成之選用硬質罩暮屑振田〇士 t 、 … 《併用4 ’與先前技藝結構比較，該 導線之有效電容減少。兮於 巧季乂低的有效電容可改善總IC晶片 速度。 此外，本發明該芸罝展 a罩層可k供改良之氧阻礙性質。藉由 -10- (6) 200303057 有效阻礙氧，該蓋罩層可保護該 — 」 在該導體表面上_ $ _ ^ % ' 避免氧擴散並避免 么w上彤成虱化物。 銅遷移，並口 &此種氧化物可抑制 少。 $低"致遷移速率，使1C晶片失效率減

實施方I 現在參考各該附圖說明本發 仕楳夂太 在σ该圖中，已顯示該 、、、口構各方面，且以簡化方式 太恭日日Μ 口鮮表不以更清楚說明並描述 本發明。例如，各該圖並盔咅 + ^ Μ ……^按恥一定比例。此外，該結 構各方面之垂直橫截面 ^Μ ^, · 我万形之型式說明。然而，熟悉 本技藝者知道實際的結構而t，浐此士二/ I° k些方面很可能併入更斜 面的部份。而且，本菸明又 、 桊；明不限於任何特定形狀之結構。 隹…、本I明某些方面可參考含銅之結構說明，但是本發 明並未因此受限。雖然銅為較佳導電材質，但是，本發明 該結構可包含任何適合之導電材質，例如，鋁。 茶考圖2 ’本發明該導線結構之較佳具體實例包括下基 板110,其可含有邏輯電路元件，例如，電晶體。介電層112(通 稱為層間介電質_))疊置於該基板11〇上。助黏劑層m 可配置於基板U0與ILD層112之間。硬質罩幕層113較佳配 置於ILD層112上面。至少一種導體115包埋在ILD層112及 硬質罩幕層113内。擴散阻礙墊114可配置於ILD層112與導 體115之間。通常藉由化學_機械拋光（CMp)步驟，使該導 體115之上表面與硬質罩幕層113之上表面共面。蓋罩層116 配置於導體115及硬質罩幕層U3上面。 第一導線之定義為圖2所示該導線結構中之助黏劑層 -11- 200303057 發明說明續頁 111 ’ ILD層11’2，硬質罩幕層113 ’擴散阻礙墊114，導體115， 蓋罩層116。圖2該第一導線上所示之第二導線包括助黏劑 層117 ’ ILD層118，硬質罩幕層119，擴散阻礙墊120，導體 121，蓋罩層122。 雖然較佳為低k值介電材質，但是ILD層112及118可以由 任何適合介電材質形成。適合的介電材質包括碳摻雜之二 氧化石夕（亦稱為含氧碳化石夕或SiCOH介電質）；氟摻雜之氧 化矽（亦稱為氟矽酸鹽玻璃，或FSG);旋塗式玻璃；倍半 氧矽烷，其包括氫化倍半氧矽烷（HSQ)，甲基倍半氧矽烷 (MSQ)及HSQ與MSQ之混合物或共聚物；及任何含矽之低k 值介電質。使用倍半氧矽烷化學性質之具SiCOH-型組合物 之旋塗式低k值薄膜實例包括HOSP™(得自Honeywell)，JSR 5109，5108(得自 Japan Synthetic Rubber)，及多孔低k(ELK)材 質（得自Applied Materials)。就本具體實例而言，較佳介電 材質為有機聚合熱固性材質，其本質上由碳，氧及氫組成。 較佳介電材質包括該低k值聚伸芳基醚聚合材質，稱為 SiLK™(得自 The Dow Chemical Company)，及該低k值聚合材 質，稱為 FLARE™(得自 Honeywell)。ILD層 112及 118各為約 100 毫微米至約1000毫微厚，但是這些層較佳各約600毫微米 厚。ILD層112及118之介電常數較佳為約1.8至約3.5，且最 佳為約2.5至約2.9。 或者，ILD層112及118可以由含細孔之有機聚合熱固性 材質形成。若ILD層112及118由此種多孔介電材質形成， 則這些層之介電常數較佳小於約2.6，且最佳約1·5至2.5。 (8) 200303057 發明說明續頁 車父{土使用介電常數約1 · 2.2之有機聚合熱固性材質。 助黏劑層111及117較佳約9毫 、 極少量炉細& ^ ^ U未厚，且其由矽及氧與 /里私組成。_占劑層較佳含彻 猎由將烷氧基矽烷分早$七人_ ，、K土 合溶劑溶液旋塗在該基板上製 ^ , 刀子為乙烯基三醋酸基矽烷。亦可以 使用/、它相關分子，其包括乙 二？气其访π 邱土一甲虱基矽烷，乙烯基 基三甲氧基錢，乙稀基二苯基乙氧 :夕烧，厚冰片縣三乙氧基㈣，三乙烯基三乙氧基石夕 燒及其它相關含乙烯基或烯丙基官能基之石夕烧，但不限於 此。當使用該較佳助黏劑分子（乙稀基三醋酸基石夕燒）時， 需加熱該基片至約185°G，費時約9G秒以移除該溶劑，妒 成較佳助黏劑層，藉由紅外線光譜（1幻及心射線光電子能 潛（XPSM貞測，其含Si_〇鍵。如汉測定得知，該助黏劑層不 合醋酸基，且該乙烯基（c=c雙鍵）很容易由IR偵測。如汛 測疋所知，咼至440 °c時，該Si-Ο鍵及乙烯基仍具熱安定 性。雖然本發明可以使用厚約〇·5至9毫微米之較厚層，但 是助黏劑層111及117較佳約9毫微米厚。當將有機^合熱 固性介電質塗佈在該助黏劑層上面時，該介電質可緊密地 黏附在該基板上。若缺乏該助黏劑層，則該黏著性很弱。 本具體實例包括硬質罩幕層113及119，其較佳由含石夕， 碳，氫之非晶形氫化碳化矽。更明確地說，這些硬質罩幕 層較佳含約20至32%原子態矽，約2〇至40%原子態碳，及約 30至50%原子態氫。換言之，硬質罩幕層113及η9之較佳 組成為SixCyHz ’其中X約〇·2至約〇_32，y約〇·2至約〇·4，且ζ -13- 200303057 (9) ^_ 發明說明續頁 約0.3至約0·5。少量氧（約1至1〇%原子態）亦可存在於這些 硬質罩幕層内。硬質罩幕層113及119之更特佳絚成為約Μ 至29%原子態矽，約33至39%原子態碳，約34至4〇%原子離 氫。該更特佳組成可以如SlxCyHz表示，其中χ為約〇.24^ 0.29 ’ y為約0.33至0.39，而ζ為約0.34至0.4。該SixCyH硬質 罩幕層之介電常數為約5，且較佳約4·5。硬質罩幕層^3及 119應該可分別與ILD層112及118緊密性黏著接觸。硬質罩 幕層113及119之厚度較佳在約2〇至約1〇〇毫微米範圍内，且 較佳在約25至約70毫微米範圍内。 導體115及121可以由任何適合之導電材質（例如，銅或鋁） 形成。由於銅之電阻很低，所以特別適於作為該導電材質。 銅導體115及121可含有少量其它元素。擴散阻礙墊U4及12〇 可含有一或多種下述材質：鈕，鈦，鎢及這些金屬之氮化 物。 蓋罩層116及122由含矽，碳，氮及氫之非晶形己氮化氫 化碳化石夕形成’且其介電常數⑻小於約5，較佳約4·9。更 明確地說，這些蓋罩層較佳含約20至34%原子態石夕，約12 至34%原子恶碳’約5至30%原子態氫，約20至50°/。原子態 氫。換言之’蓋罩層116及122之較佳組成為si C Ν Η，豆 中x為約0.2至約0·34，y為約〇·12至約0.34，w為約0.05至約 0·3 ’ z為約0.2至約0.5。蓋罩層116及122之更特佳組成為約 22至30%原子悲石夕’約15至30%原子態碳，約1〇至22%原子 態氫’約30至45%原子態氮。該更特佳組成可以以μ c ν Η x y w z 表示，其中x為約2.2至3，y為約1·5至約3，w為約1至約2， -14- 200303057 (ίο) -—〜 發明說明續頁 - ·—— 且Z為約3至約4.5。蓋罩層116及122應該分別與導體115及 121及硬質罩幕層113及119緊密地黏著接觸。蓋罩層116及 122之厚度較佳在約5至約12〇毫微米範圍内，且最佳在約 至約70毫微米範圍内。 本發明該蓋罩層（例如，蓋罩層116及122)對於自該鋼導 體遷移出來之銅原子或離子具有改良的阻礙性，且對於移 入該導體内之氧種類（例如，〇2及h2〇)之擴散具有改良阻

礙性。咸信，於加速應力條件下，後者之氧化種類為導線 結構失效之主要原因。 於該蓋罩層及該導體間（例如，蓋罩層116及導體115)間 之介面處’該蓋罩層較佳含小於約1%原子態氧。可藉由， 例如’歐傑電子光譜學（AES)或穿透式電子顯微鏡（TEM)中 之電子能量損失光譜學測定該介面處之氧濃度。可以藉由 維持該介面處之氧含量小於約1%原子態氧，改良於加速 應力條件下該導線結構之可靠性。可以使該導體之表面進

仃氨等離子體預清洗步驟（其在下文有更詳述）以達成上述 目標0 或者’於該蓋罩層及該導體（例如，蓋罩層116及導體115) 間之介面處’該蓋罩層之氮濃度可以高於該蓋罩層其餘部 77之氣濃度。換言之，與大部份該蓋罩層比較，該蓋罩層 之下表面（其係為與該導體接觸之表面）可充滿氮。於該介 面處之該較佳氮濃度（以原子態氮表示）在約5至20%範圍 ^ ’更佳在約10至15%範圍内。於該介面處之高氮濃度係 ^氨a漿:預清洗步驟（其在下文有更詳述）產生。可藉由 -15- (11)200303057 發明說明續頁 區人傑（Auger)電子光譜學（αε§)深 濃度’其中該信號係藉由拉塞 準〇 度分佈測定該介面處之氮 福反向散射光譜學（RBS)校 可藉由嵌刻或雙嵌刻方法^你丨Λ / 4]方法（例如，圖4⑷-4⑴所示之方法: 形成圖2該導線結構。如圖 口所不，该方法之步驟為較佳 首先將助黏劑層U1沉積在基板11〇上，繼而使㈣層ιΐ2沉

積在助黏劑層111上。可藉由任何適合方法沉積助黏劑層 111及ILD層112。例如，若該助黏劑層係自乙烯基三醋酸 基#之適合溶劑溶液製成’則將該溶液旋塗至該基板 士：使該基板加熱至約185。。，費時約9〇秒，移除該溶劑。 右該ILD層112使用SiLKTM，則可藉由旋塗法塗敷該樹脂， 繼而進行烘烤步驟，移除溶劑，然後進行熱固化步驟。 如圖4(a)所示，接著將硬質罩幕層113沉積在ild層ιΐ2 上。可藉由任何適合方法沉積硬質罩幕層113，但是較佳 藉由電漿增進化學蒸氣沉積法（pE CVD)直接使其沉積在

ILD層112上。較佳於約化丨至1〇托壓力範圍内（最佳在約1至 10托内），使用氣體組合（其可包括，矽烷口出》，氨（NH3)， 氮（A)，氦（He)，三甲基矽烷（3MS)，四曱基矽烷（4MS)，或 其它甲基矽烧及烴氣體，但不限於此），在PE cvd反應器 内進行該沉積步驟。一般沉積法使用流率在約5〇至5〇〇 sccm 範圍内之3MS及流率在約50至2000 seem範圍内之He。該沉 積法之溫度通常在約150至5〇〇°C範圍内，最佳在約300至400°C 範圍内。該射頻（RF)功率通常在約1〇0至7〇〇瓦範圍内，且 最佳在約200至500瓦範圍内。該最終沉積厚度較佳在約5 -16- 200303057 發明說明續頁 二〇〇毫微米範圍内，且最佳在約25至70毫微米範 硬貝罩幕層m可作為㈣層以協助ILD層112後來進— 形成導體115之渠溝。硬質罩幕層113亦可在後續= y騄期間作為拋光終止層，以移除過量金屬。 圖4(b)中，係使用習用光㈣圖案及㈣法形成至少— 條渠溝U5a。在-般光钱刻法中，係將光阻材料（圖中^頻 :)沉積在硬質罩幕層⑴上。藉由光罩使該純刻材料曝 路於紫外線（UV)輻射下，然後形成光阻材料。根據所使用 阻材質之種類’在形成該光阻材料時，可以使其已曝 路錯具可溶性或不可溶性。然後移除該光阻材料這些可 洛部份，留下可配合該渠構所要圖案之光阻圖案。然後在 未經由該光阻材料保護之區域中，藉由例如反應性離子餘 =法_)，移除硬質罩幕層113及一部份㈣層ιΐ2，形成 冓115a 士口下述，硬質罩幕層J13有助於該敍刻步驟。首 先在未經由該光阻材料覆蓋之區域中，钱刻硬質罩幕層 "3 ’然後可移除該光阻材料，留下可配合該光阻圖案之 =化硬質罩幕層113。接可以在未經由硬質罩幕層ιΐ3 覆盍之區域中，餘刻ILD層112。 渠溝115a形成後，較佳使該渠溝與擴散阻礙墊ιΐ4排列在 了，’然後使導電材料沉積在渠溝出⑽，形成導體ιΐ5。 可藉由任何適合方法（例如，物理蒸氣沉積法或”喷 鍍法或化學*氣、/冗積法（CVD))沉積擴散阻礙墊114。沉 積擴政阻礙墊114之較佳方法為離子化pvD。該擴散阻礙墊 可以是藉由PVD及/或CVD沉積之多層金屬及金屬氮化物。 -17- (13) (13)200303057 發明說明續頁 可藉由任何適合方法（例如，電鍍法，PVD或CVD)使導電 材料115沉積在渠溝115a内。沉積銅導電材料115之最佳方 法為電鍍法。 可以在CMP方法中移除過量墊114及導電材料us，其中， 係使该導體115之上表面與該硬質罩幕層η 3共面。在該CMP 步騾中，硬質罩幕層113可作為拋光終止層，藉以保護ILC) 層112避免受到拋光步驟之損害。 如圖4(d)所示，接著使蓋罩層116沉積在導體ι15及硬質 罩幕層113上。較佳使用pe CVD方法，於約o.isso托壓力 範圍内（最佳約1至約10托範圍内），使用氣體組合（其包括， SiH4，NH3，N2 ’ He，3MS，4MS，及其它曱基矽烷，但不 限於此），在反應器内沉積蓋罩層116。 在蓋罩層116沉積前，較佳在該pe CVD反應器内進行電 漿清洗步驟。一般電漿清洗步驟為使用流率在約5〇至5〇〇 seem範圍内之氫源（例如，NH3或H2)，且係於基板溫度在約 150至500 °C範圍内（最佳在約300至400°C範圍内）進行，費 時約5至500秒，最佳約1〇至1〇〇秒。在進行該清洗步驟期 間，該RF功率在約1〇〇至700瓦範圍内，且最佳在約2〇〇至5〇〇 瓦範圍内。可視需要添加其它氣體，例如，He，氬（Ar)或 N2 ’其流率在約50至500 seem範圍内。 然後較佳使用3MS或4MS(其流率在約50至500 sccm範圍 内），He(其流率在約50至2000 seem範圍内），N2(其流率在 約50至500 seem範圍内）沉積蓋罩層116。該沉積溫度較佳在 約150至500°C範圍内，且最佳在約300至400°C範圍内。該 200303057 (14) -：--~ 發明說明續頁 RF功率較佳在約100至7〇〇瓦範圍内，且最佳在約2〇〇至5〇〇 瓦範圍内。該最終沉積厚度較佳在約10至100毫微米範圍 内’且最佳在約25至70毫微米範圍内。 圖4(a)-4(d)說明形成該第一導線之方法，該第一導線由 助黏劑111，ILD層112，硬質罩幕層113，擴散阻礙墊114， 導體115及蓋罩層116組成。圖4(e)中，形成該第二導線之 - 方法為首先沉積助黏劑層117, ILD層118及硬質罩幕層119。 可以使用如同沉積該助黏劑層U1之方法沉積助黏劑層 春 117。而且，可以使用如同沉積ILD層112之方法沉積ILD層 118，且可以使用如同沉積硬質罩幕層113之方法沉積硬質 罩幕層119。 圖4(f)及4(g)說明形成通道121a及渠溝121b之方法。如圖 4(f)所示，首先可以使用習用光蝕刻圖案及蝕刻法，在硬 質罩幕層119，ILD層118，助黏劑層in及蓋罩層116中形成

至少一個通道121a。接著，如圖4(g)所示，可以使用習用 光蝕刻法在硬質罩幕層119及部份ILD層118中形成至少一 條渠溝121b °可以使用如同用以形成渠溝丨丨化之光#刻方 法形成通道121a及渠溝121b。 或者’通道121a及渠溝121b之形成方法為首先在硬質 幕層119及ILD層118中使渠溝圖案化並經餘刻，其中該 溝之深度與渠溝121b之深度相等，而且其長度與/早溝^ 之長度及所合併之通道121a之實度相等。技益^ 卞 接耆可藉由蝕 在該ILD層118，助黏劑層117及蓋罩層日日 增116之間形成通 12la。 -19- (15) (15)200303057 發明說明續頁 ~—~~~—__ 該通道121a及渠溝121b形成後，較佳使該通道及渠溝與 擴散阻礙墊120排列在一起，然後如圖4(h)所示，將導電材 質沉積在該通道及渠溝内形成導體121。可藉由使用如同 擴散阻礙墊114使用之方法沉積擴散阻礙墊12〇，且可藉由 使用如同導體115使用之方法沉積導電材料121。可以在cMp 方法中移除過量墊120及導電材料12ι，其中，係使該導體 121之上表面與該硬質罩幕層119共面。在該CMp步驟期間， 硬質罩幕層119可作為拋光終止層，藉以保護虬〇層ιΐ8， 負於在拋光步驟期間受到損害。 接著，如圖4(i)所示，將蓋罩層122沉積在導體121及硬質 罩幕層119上。可以使用如同蓋罩層116使用之pE 方法 沉積蓋罩層122。 / 在圖3所示之另一項具體實例中，係顯示不含硬質罩幕 層113及119與助黏劑層ln及117之本發明該導線結構。在 本具體實例中，ILD層112及118較佳由含矽介電質（例如， 碳雜摻二氧化矽，亦稱為氧碳化矽或SiC〇h)，氟雜摻氧化 矽（亦稱為氟矽酸鹽玻璃或FSG)，旋塗式玻璃及倍半氧矽 烷形成。較佳藉由化學氣相沉積法（CVD)沉積該介電質， 且其介電常數在約2.0至3.5範圍内，且最佳約2.5至3·2。本 具體貝例之導線結構中之全部其它材料可以與圖2所示該 導線結構中之對應材料相同。換言之，几〇層^與丨^， 擴散阻礙墊U4與12〇，導體115與m，蓋罩層116與122可 以由如同前述圖2所述該具體實例中這些層所使用之材料 形成。而且，可以使用如同前述關於圖4(幻_4⑴所使用之方 -20- 200303057 (16) 發明說明續頁 法形成這些層。蓋罩層116及122應該分別與導體U5及121 與ILD層112及118緊密黏結接觸。 雖然本發明已參考特定較佳具體實例及其它可替代具體 實例詳細說明，但是明顯可知熟悉本技藝者可根據前文說 明瞭解許多其它替代方法，修飾及變異。因此，該附加申 5月專利範圍有意在本發明之正確範圍及精神内包括全部此 種替代方法，修飾及變異。

圖式簡單説明 咸信本發明之特性具新穎性且在該附加申請專利範圍亏 有詳細說明本發明各該元件特徵。該圖示僅為說明用，』 並未按-定的比例製圖。而且，該圖示中同樣的數 同樣的部位。然而，最好參考詳述 _ ^ ώ I運问各該附圖以瞭顏 该發明本身（就組織及操作方法而言），其中· 喂％ 圖1為說明先前技藝導線結構 置之橫截面圖； 乃。卩衣成之積體電路裝 圖2為說明根據本發明較佳且杳 、 製成之積體電路裝置之橫截面圖；貝，之導線結構之局* # 圖3為說明根據本發明另—項具者 … 部製成之積體電路裝置之橫截面圖，· 之導線結構之局 圖4(a)-4⑴說明一種形成該圖2導線結構之方法。 <圖式代表符號說明> 下基板 助黏劑層 介電層 ，no 1卜 Π ， 111 ， 117 12 ， 18 ， 112 ， 118 -21- 200303057 發明說明續頁 (17) 13，19 氮化矽層 14 ， 20 ， 114 ， 120 擴散阻礙墊 15 ， 21 ， 115 ， 121 導體 16，22 氮化矽蓋罩層 113 ， 119 硬質罩幕層 116 ， 122 蓋罩層 115a ， 121b 渠溝 121a 通道

-22

Claims (1)

1. 200303057 拾、申請專利範圍 1· 一種在基板上形成之導線 晶罢仏〜構，該結構包含： κ置於3亥基板上之介電層· 位於該介電層上之硬質星 表面； 、幕層，該硬質罩幕層具有上 至少一個導體包埋在該介電岸內 幕層之上表面共面；及 曰内、、表面與該硬質罩 位於該至少一個導體及該 掌罢私 . 貝罩幕層上之蓋罩層，兮 |罩層之下表·面與該導體緊贫 ^ .山 ^占者接觸’其中該蓋罩層 係由包括矽，<，氮及氫之材質形成。 2·根據申請專利範圍第1項 只< V線結構，其尚包含 該導體與該介電層間之導電墊。 — ' 3·根據申請專利範圍第丨項之導 _入 只< V線結構，其尚包含配置於 该介電層及該基板間之助黏劑層。 、 4.根據申請專利範圍第㈣之導線結構，其中該介 由具有介電常數為約1.8至約3·5之有機熱固性聚合：开; 成。 Μ 5. 6.

   根據申請專利範圍第4項之導線結構，其中該介電 由聚伸芳基醚聚合物形成。 根據申請專利範圍第1項之導線結構，其中該蓋罩 質為非晶形己氮化氫化碳化矽，且其介電常數小於 根據申請專利範圍第1項之導線結構，其中該蓋罩 質含約20至約34%原子態Si，約12至約34%原子態石炭 5至約30%原子態氮，約20至约50%原子態氫。 層係 層材 約5。 層# ，約 200303057 申請專利範園續頁 8·根據申請專利範圍第1項之導線結構，其中該蓋罩層材 質含約22至約30%原子態si，約15至約30%原子態碳，約 10至約22%原子態氮，約30至約45%原子態氫。 9·根據申請專利範圍第1項之導線結構，其中該硬質罩幕 層係由包括矽，碳及氮之材質形成。 丄〇·根據申請專利範圍第9項之導線結構，其中該硬質罩幕 層為非晶形己氫化碳化矽，且其介電常數小於約5。 11·根據申請專利範圍第9項之導線結構，其中該硬質罩幕 層材為約20至約32%原子態si，約20至約40%原子態碳， 約30至約50%原子態氫。 12.根據申請專利範圍第9項之導線結構，其中該硬質罩幕 層材質尚含約1至約10%原子態氧。 根據申請專利範圍第W之導線結構，其中該導體係由 銅形成。 5亥結構包含： 該介電層具有上表面； 層内’且其表面與該介電 14· 一種位於基板上之導線結構， 疊置於該基板上之介電層， 至少一個導體包埋在該介電 層之上表面共面；及 位於該導體上之蓋罩層 碳，氮及氫之材質形成。 其中該蓋罩層係由包括矽 ，其中該介電層係 形成，且其介電常 15·根據申請專利範圍第14項之導線結構 由氧碳化矽（SiCOH)或氟摻雜氧化矽 數在約2.0至3.5。 16.根據申請專利範圍第14項之 導線結構 其尚含配置於該 200303057 申請專利範圍續頁 導體及該介電層間之導電塾。 17_根據申請專利範圍第14項之導線結構，其中該蓋罩層材 貝為非晶形己氮化氫化碳化石夕，且其介電常數小於約5。 18·根據申請專利範圍第14項之導線結構，其中該蓋罩層含 約20至約34%原子態Si，約12至約34%原子態碳，約5至 約30%原子態氮，約20至約50%原子態氫。 19·根據申請專利範圍第14項之導線結構，其中該蓋罩層材 質含約22至約30%原子態Si，約15至約30%原子態碳，約 10至約22%原子態氮，約30至約45%原子態氫。 20·根據申請專利範圍第1項之導線結構，其中該蓋罩層之 下表面含小於1%原子態氧。 21 ·根據申睛專利範圍第1項之導線結構，其中該蓋罩層之 下表面具有第一氮濃度，且該蓋罩層之中央具有第二氮 辰度’且該第一氮濃度大於該第二氮濃度。 22.種在基板上形成導線結構之方法，該方法包括以下步 驟： 將’丨笔貝沉積在該基板上，藉以形成介電層，該介電 層具有上表面； 在該介電層中形成至少一個開口； 以導電材質填充該開口，藉以形成至少一個導體，該 導體之表面與該介電層之上表面共面；並 將盘罩層材質沉積在該導體上，藉以形成蓋罩層，該 蓋罩材質包括矽，碳，氮及氫。 23·根據申請專利範圍18項之方法，其中該蓋罩層係藉由下 200303057 申請專利範圍續頁 ^~~—-—-— 述方法形成，該方法包括以下步驟： 使用電漿:清洗方法清洗該基板’其清洗步驟包括將該 基板加熱至約150至約500 °C溫度，然後曝露該基板至氫 源下，費時約5至約500秒；並 使用電漿增進化學蒸氣沉積（PE CVD)方法沉積該蓋罩 材料’該方法包括於約150 X：至約500 °C溫度下及約0.1 托至約20托壓力下，將該基板放入反應器室内，曝露該 基板於至少一種甲基矽烷化合物 .^ ^ mn-ΕΓ Z, w卜，亚施加約100瓦至 約700瓦RF功率。 該方法包括以下步 形成介電層； 上，藉以形成硬質罩 24. —種在基板上形成導線結構之方法 驟： 將"電貝沉積在該基板上，轉以 將硬質罩幕材料沉積在該介電層 幕層，該硬質罩幕層具有上表每: 在該硬質罩幕層及介電質内 ri iC ^ ^ ^ ^ 、 夕戍至少一個開口； 以導電材質填充該開口，藉 々本；伽y # 形成一個導體，該導儀 之表面與该硬質罩幕層之上表 ，瓶 ^ ^ 共面；並 將盖罩材料沉積在該導體上，# ®分袓勺紅心 错以形成蓋罩層，該羞 罩材枓包括矽，碳，氮及氫。