(St) УСТРОЙСТВО ДЛЯ ПРОВЕРКИ МОНТАЖА(St) DEVICE FOR INSTALLATION CHECKS
; 1 Изобретение относитс к автоматике и цифровой вычислительной технике и может быть использовано дл автоматической проверки межразъемного электромонтажа различных радиоэлектронных схем. По основному авт. ев, № известно устройство, предназначенное дл автоматической проверки межразъем ного электромонтажа различных радиоэлектронных схем и содержащее регистр выходы которого соединены с группой входов блока вывода, генератор импульсов , блок анализа, матричный дешифратор , дешифратор координаты V, счетчики координат X и V и блок управлени выводом, причем выход генератора импульсов соединен со счетным входом счетчика координаты X, группа выходов которого соединена с первыми группами входов регистра и матричного дешифратора, втора группа входов которого соединена с группой входов дешифратора координаты V, группа выХОДОВ матричного дешифратора ,соединена с группой выходов устройства и первой группой входов блока анализа, втора и треть группы входов которого соединены соответственно с группой входов устройства и группой выходов дешифратора координаты V, выходы блока управлени выводом соединены соответственно с управл ющими входами регистра, генератора импульсов и блока вывода, а счетный вход счетчика координаты V соединен с запускающим выходом счетчика координаты X, а также три схемы сравнени , элемент ИЛИ, три элемента И и элемент НЕ, выход которого соединен с первым входом первого элемента И, второй вход которого соединен с выходом первой схемы сравнени , выход блока анализа подключен к входу элемента НЕ и к первым входам второго и третьего элементов И, вторые входы которых соединены соответственно с выходами второй и третьей схем сравнени . выходы первого и третьего элементов подключены к соответствующим входам элемента ИЛИ, выход которого, соединен с управл ющим входом управлени выводом, а выход второго элемента И соединен с входом гашени счетчика координаты X, первые и вторые группы входов схем сравнени подключены соответственно к первой и второй группам входов регистраW. Данное устройство-обеспечивает фиксацию результатов контрол повышенной достоверности в последователь ности таблицы сое динений на изделие. Его недостаток состоит в том, что устройство не обнаруживает паразитны св зи в монтаже, вызывающие перекрестные помехи при работе изделий. Вы вление этих св зей только на последующих этапах регулировки и проверки функционировани изделий требу ет значительных затрат времени и усложн ет процесс отладки. Цель изобретени . - расширение фун циональных возможностей устройства за счет обнаружени паразитных св зей , вызывающих перекрестные помехи. Поставленна цель достигаетс тем что в устройство введены блок формировани сигнала контрол и блок обна ружени перекрестных помех, причем первый выход блока формировани сигнала контрол соединен с третьим вхо дом матричного дешифратора, вход - с выходом генератора импульсов и первы вхЬдом блока обнаружени перекрестны помех, а второй и третий выходы - со ответственно с вторым и третьим входами блока обнаружени перекрестных помех, четвертый вход которого подключен к выходу блока анализа, второй вход - к третьим входам первого, второго и третьего элементов И, первый выход - к третьему входу элемента ИЛИ и третьему входу регистра, а второй выход - к четвертому входу ре гистра, а также тем, что блок формировани сигнала контрол содержит триггер, соединенный счетнь(м входом через первый умножитель частоты с входом блока, элемент И, выход которого подключен к первому входу элемента , ИЛИ, первый вход элементов ИЛИ через второй умножитель частоты подключен к счетному входу триггера и третьему выходу блока, а второй вход к единичному выходу триггера, нулевой выход которого соединен с. вторым выходом блока и вторым входом элемен та ИЛИ, выход которого вл етс первым выходом блока, и тем, что блок обнаружени перекрестных помех содержит tpиггep, нулевым входом подключенный к первому входу блока, единичным входом - к выходу фильтра, управл ющий и информационный входы которого соединены соответственно с третьим и четвертым входами блока, первый элемент И, первым входом подключенный к нулевому выходу триггера, а вторым и третьим входами и выходами - соответственно к четвертому и второму входам блока и второму выходу блока, и второй элемент И, пе|эвый вход которого соединен через элемент НЕ с четвертым входом блока, второй вход - с единичным выходом триггера, а третий вход к выход - соответственно с вторым входом блока и первым выходом блока. На чертеже приведена блок-схема устр.ойства. Устройство содержит генератор 1 импульсов, блок 2 вывода, счетчик 3 координаты X, счетчик k координаты V, регистр 5. блок 6 управлени выводом, матричный дешифратор 7 деимфратор 8 координаты V, схемы сравнени , Элемент ИЛИ 12, испытуемое изделие 13, блок И анализа, элемент И .15, элемент НЕ 16, элемент И 17 и 18, блок .19 формировани сигнала контрол , состо щий из умножителей 20 и 21 частоты, элемента И 22, триггера 23 и элемента ИЛИ 2А, блок 25 обнаружени перекрестных помех, включающий триггер 26, фильтр 27, первый элемент И 28, элемент НЕ 29 и второй элемент И 30. Устройство работает следующим образом . В каждом цикле проверки сигнал с выхода генератора 1 поступает на вход умножител 20, на счетный., вход счётчика 3 и устанавливает в с&л:то ние логического нул триггер 26. Текущее значение кода адресов координат X и V с выходов счетчиков 3 и поступают на соответствующие группы входов регистра 5, схем срав ени , матричного- дешифратора J. Кроме того, код адреса координаты V с выхода счетчика k транслируетс на вход дешифратора 8, а сигналы переполнени с запускающего выхода счетчика 3 поступают на счетный вход счетчика . При этом умножитель 20 формирует два импульса, период следовани которых в два раза меньше периода задающей частоты генератора 1. Каждый из этих импульсов поступает на счетный вход триггера 23 и вход умножител 21, который формирует последовательность сигналов частоты 10 МГц, (предельна частота работы провер емых изделий, построенных на современной элементной базе), поступающа на вход элемента И 22. Первый из импульсов с выхода умножител 20 устанав1 1вает триггер 23 в состо ние логической единицы, что обеспечивает прохождение сигналов с выхода умножител 21 через элементы И 22 и ИЛИ 24 на третий (управл ющий) вход матричного дешифратора, осуществл таким образом модул цию выходного сигнала дешифратора 7. При наличии проводного соединени или паразитных св зей, способствующих возникновению перекрестных помех между монтажными точками, адреса которых определены дешифраторами 7 и 8, высокочастотный сигнал поступает на вход фильтра 27- Наличие на управл ющем входе фильтра 27 с единичного выхода триггера 23 обеспечивает установку триггера 26 в состо ние логической единицы. Второй импульс с выхода умножител 20 в каждом цикле проверки устанавливает триггер 23 в состо ние логического нул . Сигнал с нулевого выхода триггера 23 поступает на третьи входы элементов И 15, 17, 18, 28 и 30 и через элемент ИЛИ 24 - на .управл ющий вход дешифратора 7, обеспечива таким образом контроль провоной св зи между теми же монтажными точками на низкой частоте. При наличии монтажного соединени между ними на выходе блока 14 формируетс сигнал , который поступает на входы элементов И 15, 17, 28 и через элементы НЕ 16 и 29 соответственно на вход элемента И 18 и вход элемента И 30. На выходах схем сравнени 9 Ю и 11 формируютс сигналы в случа х, кргда ,код адреса координаты X на счетчике 3 соответственно больше, меньше или равен коду адреса координаты V на счетчике 4. При совпадении сигналов с выходов блока 14, схемы сравнени 9 и сигнала на третьем входе элемент И 15 формирует сигнал, который следует через элемент ИЛИ 12 на вход блока 6. При совпадении сигналов с выходов блока 14, схемы сравнени 11 и сигнала на третьем входе элемент ; 1 The invention relates to automation and digital computer technology and can be used to automatically check the wiring of various electronic circuits. According to the main author. EV, No. is a device for automatically checking inter-connector wiring of various electronic circuits and containing a register whose outputs are connected to a group of inputs of an output unit, a pulse generator, an analysis unit, a matrix decoder, a decoder V coordinates, coordinate counters X and V, and an output control unit the output of the pulse generator is connected to the counting input of the counter of the X coordinate, the output group of which is connected to the first groups of inputs of the register and the matrix decoder, the second groups the inputs of which are connected to the input group of the decoder of the V coordinate, the output group of the matrix decoder is connected to the output group of the device and the first group of inputs of the analysis unit, the second and third groups of inputs of which are connected respectively to the input group of the device and the output of the control unit the output is connected respectively to the control inputs of the register, pulse generator and output unit, and the counting input of the V coordinate counter is connected to the trigger output of the coordinator counter You X, as well as three comparison schemes, an OR element, three AND elements and an NOT element, the output of which is connected to the first input of the first AND element, the second input of which is connected to the output of the first comparison scheme, the output of the analysis unit is connected to the input of the NOT element and to the first the inputs of the second and third elements And, the second inputs of which are connected respectively with the outputs of the second and third comparison circuits. the outputs of the first and third elements are connected to the corresponding inputs of the OR element, the output of which is connected to the control input of the output control, and the output of the second element AND is connected to the counter quenching input of the X coordinate, the first and second groups of inputs of the comparison circuits are connected respectively to the first and second groups Register Inputs. This device-provides fixation of the results of control of increased reliability in the sequence of the table of connections to the product. Its disadvantage is that the device does not detect parasitic communication in the installation, causing crosstalk during operation of the products. The discovery of these links only in the subsequent stages of adjustment and verification of the functioning of the products requires a considerable amount of time and complicates the debugging process. The purpose of the invention. - expanding the functional capabilities of the device by detecting spurious couplings causing crosstalk. The goal is achieved by the fact that a control signal forming unit and a crosstalk detection unit are inserted into the device, the first output of the control signal generating unit is connected to the third input of the matrix decoder, the input is to the output of the pulse generator and the first input of the cross-interference detection unit, and the second and the third outputs, respectively, with the second and third inputs of the crosstalk detection unit, the fourth input of which is connected to the output of the analysis unit, the second input to the third inputs of the first, second second and third elements, the first output to the third input of the OR element and the third input of the register, and the second output to the fourth input of the register, as well as the fact that the control signal generating unit contains a trigger connected by a counter (input through the first frequency multiplier with the input of the block, the element AND, the output of which is connected to the first input of the element, OR, the first input of the elements OR through the second frequency multiplier is connected to the counting input of the trigger and the third output of the block, and the second input to the single output of the trigger, zero output of which connected to the second output of the block and the second input of the OR element, the output of which is the first output of the block, and the fact that the crosstalk detection unit contains a trigger that has a zero input connected to the first input of the block, a single input to the output of the filter, the control and information inputs of which connected to the third and fourth inputs of the block respectively, the first element I, the first input connected to the zero output of the trigger, and the second and third inputs and outputs respectively to the fourth and second inputs of the block and the second output block And a second AND gate, ne | evy input of which is connected via a NOT element with a fourth input unit, the second input - to the output latch unit, and the third input to output - a respectively and the second input of the first output unit. The drawing shows a block diagram of the device. The device contains a pulse generator 1, a block 2 outputs, a counter 3 coordinates X, a counter k coordinates V, a register 5. an output control block 6, a matrix decoder 7 a deymphrarator 8 V coordinates, comparison circuits, Element OR 12, a test article 13, a block AND analysis , And .15 element, NOT 16 element, And 17 and 18 element, control signal generating block .19 consisting of frequency multipliers 20 and 21, And 22 element, trigger 23 and OR 2A element, crosstalk detection unit 25, including the trigger 26, the filter 27, the first element And 28, the element NOT 29 and the second element And 30. Arrange TVO operates as follows. In each test cycle, the signal from the output of generator 1 is fed to the input of multiplier 20, to the counting., The input of counter 3 and sets to c & l: the logical zero of the trigger 26. The current value of the code of the addresses of the coordinates X and V from the outputs of the counters 3 and To the corresponding input groups of register 5, comparison circuits, matrix-decoder J. In addition, the address code V coordinates from the output of the counter k are transmitted to the input of the decoder 8, and overflow signals from the triggering output of the counter 3 arrive at the counting input of the counter. In this case, the multiplier 20 generates two pulses, the period of which is two times less than the period of the driving frequency of the generator 1. Each of these pulses is fed to the counting input of the trigger 23 and the input of the multiplier 21, which forms a sequence of 10 MHz frequency signals (the maximum frequency of the tested products built on modern elemental base), arriving at the input of the element And 22. The first of the pulses from the output of the multiplier 20 sets the trigger 23 to the state of a logical unit, which ensures the passage of signals from the output and the multiplier 21 through elements AND 22 and OR 24 to the third (control) input of the matrix decoder, thus modulating the output signal of the decoder 7. When there is a wired connection or spurious connections, causing the crosstalk between the mounting points whose addresses are determined decoders 7 and 8, the high-frequency signal is fed to the input of the filter 27. The presence at the control input of the filter 27 from the single output of the trigger 23 ensures that the trigger 26 is set to the state of a logical unit. The second pulse from the output of the multiplier 20 in each test cycle sets the trigger 23 to the logical zero state. The signal from the zero output of the trigger 23 is supplied to the third inputs of the elements 15, 17, 18, 28 and 30 and through the element OR 24 to the control input of the decoder 7, thus ensuring control of the connection between the same mounting points at a low frequency . If there is a wiring connection between them at the output of block 14, a signal is generated, which is fed to the inputs of elements AND 15, 17, 28 and through elements NOT 16 and 29, respectively, at the input of element And 18 and the input of element And 30. At the outputs of the comparison circuits 9 Yu and 11 signals are generated in cases where the address code of the X coordinate on the counter 3 is respectively greater, less than or equal to the code of the address of the V coordinate on the counter 4. When the signals from the outputs of block 14 coincide, the comparison circuit 9 and the signal at the third input of the element 15 form signal that follows through the element AND 12 and the input unit 6. When the coincidence signal output from block 14, comparing circuit 11 and the signal on the third input element
И 17 формирует сигнал, осуществл ющий гашение счетчика 3 и поступающий на счетный вход счетчика 4, При совпадении сигналов с выхода элемента 16, схемы сравнени 11 и сигнала на третьем входе, элемент И формирует сигнал, который через элемент ИЛИ 12 поступает на вход блока 6. В случае отсутстви проводного соединени ,по сигналу с выхода элемента НЕ 29, а также при наличии сигналов на нулевом выходе триггера 23 и на единичном выходе триггера 2б, установленного в состо ние логической единицы при проверке монтажа высокочастотным сигналом , элемент И 30 формирует сигнал, соответствующий наличию паразитной св зи между контрогмруемыми монтажными точками в данном проверки. Данный сигнал транслируетс через элемент ИЛИ 12 на вход блока 6 и на вход регистра 5- Если же блоком 14 сформирован сигнал наличи соединени , а при проверке монтажа высокочастотным сигналом триггер 26 не был установлен в состо ние логической единицы, то элемент И 28 при совпадении сигналов с нулевых выходов триггеров 26 и 23 и сигнала с выхода блока 14 формирует сигнал неисправности узлов контрол паразитных св зей, который транслируетс на четвертый вход регистра 5- По сигналам , поступающим на вход, блок 6 осуществл ет останов генератора 1 на врем фиксации на регистре 5 адресов с выхода счетчиков 3 и 4 и признаков, поступающих с выхода блока 25- Далее блок 6 выдает в блок 2 коды адресов соединени и признаки с выхода регистра 5. Затем, дл продолжени работы устройства, в спедзтощем цикле проверки блок 6 осуществл ет пуск генератора импульсов 1.And 17 generates a signal that quenches counter 3 and arrives at the counting input of counter 4. When the signals from the output of element 16, comparison circuit 11 and the signal at the third input coincide, the element And generates a signal that through element OR 12 enters the input of block 6 In the absence of a wired connection, by the signal from the output of the element HE 29, and also in the presence of signals at the zero output of the trigger 23 and at the single output of the trigger 2b, set to the state of the logical unit when checking the installation with a high-frequency signal, the And element 30 generates a signal corresponding to the presence of parasitic communication between the counter-wiring points in this test. This signal is transmitted through the element OR 12 to the input of block 6 and to the input of register 5. If the block 14 generated a signal of a connection, and when checking the mounting with a high-frequency signal, the trigger 26 was not set to the state of logical one, then the AND 28 element when the signals coincide from the zero outputs of the flip-flops 26 and 23 and the signal from the output of the block 14 generates a malfunction signal of the control nodes of parasitic communications, which is transmitted to the fourth input of the register 5- According to the signals received at the input, the block 6 stops the generator 1 n the fixation time on the register 5 of the addresses from the output of the counters 3 and 4 and the signs coming from the output of block 25- Next, block 6 issues in block 2 the address codes of the connection and the signs from the output of register 5. Then, to continue operation of the device, in the test loop, the block 6 starts the pulse generator 1.