SU884076A1 - Dc amplifying device - Google Patents
Dc amplifying device Download PDFInfo
- Publication number
- SU884076A1 SU884076A1 SU792782410A SU2782410A SU884076A1 SU 884076 A1 SU884076 A1 SU 884076A1 SU 792782410 A SU792782410 A SU 792782410A SU 2782410 A SU2782410 A SU 2782410A SU 884076 A1 SU884076 A1 SU 884076A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- drift
- zero
- amplifier
- input
- memory element
- Prior art date
Links
- 230000003321 amplification Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000035807 sensation Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
.1 . изобретение относитс к радиотехнике и может использоватьс в устройствах радиоизмерительной техники. Известен усилит ь посто нного тока с коррекцией дрейфа нул , содержащий два канала усилени и суммирующий каскад 1. Такой усилитель допускает погрешности в передаче входного сигнала. Наиболее близким техническим решением к изобретению вл етс устройство усилени посто нного тока, содержащее операционный усилитель с цепью отрицательной обратной св зи, инвертирующий вход и выход которого соединены соответственно с входом и выходом устройства и коьшенсационный канал .2. Однако это устройство имеет низкую точность компенсации дрейфа нул Цель изобретени - уменьшение дрей фа нул . Дл этого в устройстве усилени посто нного тока инвертируюпщй вход операционного усилител через последовательно соединенные первый размыкаю- щий ключ, первый элемент запоминани . и второй размыкающий ключ.соединен с выходной клеммой компе нсационного канала , причем точка соединени первого размыкающего ключа и первого элемента запоминани соединена с входной клеммой компенсационного канала, а точка соединени второго размыкающего ключа и первого элемента запоминани с неинвертирующим входом операционного усилител , при этом компенсационный канал выполнен в виде инвертирующего усилител , выход которого соединен с, общей шиной устройства - через последовательно соединенные третий заьыкающий ключ, второй элемент запоминани и четвертый замыкающий ключ, причем точка соединени третьего замыкающего ключа и второго элемента запоминани соединена с входом инвер- тирующего усилител , а точка соединени четвертого замыкающего ключа и .one . The invention relates to radio engineering and can be used in radio measuring devices. A DC gain with drift-zero correction is known, comprising two amplification channels and a summing cascade 1. Such an amplifier permits errors in the transmission of the input signal. The closest technical solution to the invention is a direct current amplifying device comprising an operational amplifier with a negative feedback circuit, the inverting input and output of which are connected respectively to the input and output of the device and the sensation channel .2. However, this device has a low accuracy of zero drift compensation. The purpose of the invention is to reduce the drift of faults. For this purpose, in the device for amplifying the direct current, the inverting input of the operational amplifier is connected through the first disconnecting switch, the first memory element, connected in series. and the second disconnecting key is connected to the output terminal of the computational channel, the connection point of the first disconnecting key and the first memory element is connected to the input terminal of the compensation channel, and the connection point of the second disconnecting key and the first memory element with the non-inverting input of the operational amplifier made in the form of an inverting amplifier, the output of which is connected to the common bus of the device, through a third interlocking key connected in series, the second The memory element and the fourth lock key, the connection point of the third lock key and the second memory element are connected to the input of the inverting amplifier, and the connection point of the fourth lock key and
второго элемента запоминани вл ет с входом компенсационного канала, выходом которого вл етс выход инвертирукндего усилител .The second storage element is with the input of the compensation channel, the output of which is the inverter output of its amplifier.
На чертеже представлена принципиальна электрическа схема предложенного устройства. The drawing shows a circuit diagram of the proposed device.
Устройство усилени посто нного тока содержит операционный усилитель (ОУ) 1, цепь 2 отрицательной обратной св зи, первый 3 и второй 4 размыкающие ключи, первый элемент запоми- нани 5 и компенсационный канал 6, содержащий инвертирующий усилитель 7, второй элемент запоминани 8, третийThe DC gain device contains an operational amplifier (OA) 1, a negative feedback circuit 2, the first 3 and second 4 trip switches, the first storage element 5 and the compensation channel 6 containing the inverting amplifier 7, the second storage element 8, the third
9и четвертый 10 замыкающие ключи, опорный генератор И.9 and fourth 10 closing keys, reference generator I.
Устройство работает следующим образом .The device works as follows.
В первом такте размыкающие ключи 3 и 4 замкнуты, замыкающие ключи 9 иIn the first measure, the opening keys 3 and 4 are closed, the closing keys 9 and
10разомкнуты. Дрейф нул определ етс в основном дрейфом нул инвертирующего усилител 7, а вли ние дрейфа нул ОУ 1 пренебрежительно мало, так как ослабл етс в К раз. Первый элемент запоминани 5 включен в цепь отрицательной обратной св зи инвертирующего усилител 7 и одновременно между входами ОУ 1. При наличии цепи 2 к входам ОУ 1 приложены потенциалы, разность которых равна смещению нул ОУ 1, и соответственно до этого напр жени зар жаетс первый элемент запоминани 5, включение которого в цепь отрицательной обратной св зи позвол ет обеспечить устойчивую работу схемы при большом коэффициенте К. Во втором такте размыкающие ключи 310 open. Drift zero is determined mainly by the drift zero of the inverting amplifier 7, and the effect of the drift zero OA 1 is negligible, because it is weakened K times. The first memory element 5 is included in the negative feedback circuit of the inverting amplifier 7 and simultaneously between the inputs of the op-amp 1. When there is a circuit 2, the potentials are applied to the inputs of the op-amp 1, the difference of which is equal to the zero offset of the op-amp 1, and accordingly the first element is charged memory 5, the inclusion of which in the negative feedback circuit allows for stable operation of the circuit with a large K factor. In the second cycle, the opening keys 3
и 4 разомкнуты, а замыкающие хшючи 9 и 10 замкнуты. При этом инвертирующий усилитель 7 оказываетс отключенньтм от источника сигнала и находитс в режиме коррекции собственного дрейфа нул путем запоминани его во втором элементе запоминани 8 дп компенсации в последующем такте. Запомненное в первом такте напр жение прикладываетс к неинвертирующему входу ОУ 1 и компенсирует дрейф нул последнего.and 4 are open, and the closing ends of 9 and 10 are closed. In this case, the inverting amplifier 7 is disconnected from the source of the signal and is in the correction mode of its own zero drift by storing it in the second memory element 8 dp of compensation in the subsequent clock cycle. The voltage memorized in the first cycle is applied to the non-inverting input of the op-amp 1 and compensates for the drift zero of the last.
Оба такта коррекции одновременно вл ютс рабочими. Частота следовани импульсов опорного генератора I1 f управл ющего работой размыкающих 3 и 4 Both correction cycles are simultaneously operational. Pulse frequency of the reference generator I1 f controlling the operation of the tripping 3 and 4
и замыкающих 9 и 10 ключей, определ етс качеством элементов схемы.and the locking keys 9 and 10 are determined by the quality of the circuit elements.
Таким образом, в предлагаемом устройстве значительно уменьшен дрейф нул .Thus, in the proposed device, the drift zero is significantly reduced.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU792782410A SU884076A1 (en) | 1979-06-18 | 1979-06-18 | Dc amplifying device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU792782410A SU884076A1 (en) | 1979-06-18 | 1979-06-18 | Dc amplifying device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU884076A1 true SU884076A1 (en) | 1981-11-23 |
Family
ID=20834742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU792782410A SU884076A1 (en) | 1979-06-18 | 1979-06-18 | Dc amplifying device |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU884076A1 (en) |
-
1979
- 1979-06-18 SU SU792782410A patent/SU884076A1/en active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4211113A (en) | Temperature measurement | |
| ES431140A1 (en) | Current output frequency and phase comparator | |
| SU884076A1 (en) | Dc amplifying device | |
| JPH06174765A (en) | Power multiplication circuit | |
| US4050065A (en) | Dual slope analog to digital converter with delay compensation | |
| KR850007721A (en) | Signal comparator and method and limiter and signal processor | |
| GB1123485A (en) | Superregenerative null detector | |
| SU632084A1 (en) | Voltage-to-time interval converter | |
| SU926634A1 (en) | Generator-calibrator | |
| SU739549A1 (en) | Operational amplifier with compensation of zero level drift | |
| SU794669A2 (en) | Analogue storage | |
| SU826565A1 (en) | Analogue storage | |
| SU1427306A1 (en) | Voltage calibrating resistance box | |
| SU809570A1 (en) | Swithing device | |
| SU805417A1 (en) | Analogue storage | |
| RU2018137C1 (en) | Voltage-time interval transducer | |
| SU645207A1 (en) | Analogue storage | |
| SU1383212A1 (en) | Device for measuring current | |
| SU1305863A1 (en) | Digital-to-resistance converter | |
| SU666631A1 (en) | Dc amplifier | |
| JPH0115884B2 (en) | ||
| SU546898A1 (en) | AC Envelope Integrator | |
| SU734813A1 (en) | Analogue storage device | |
| SU1160473A1 (en) | Analog storage | |
| SU1169143A1 (en) | Magnetic amplifier |