SU866565A1 - Device for determining the relationship of parameters of technological processes - Google Patents
Device for determining the relationship of parameters of technological processes Download PDFInfo
- Publication number
- SU866565A1 SU866565A1 SU792881461A SU2881461A SU866565A1 SU 866565 A1 SU866565 A1 SU 866565A1 SU 792881461 A SU792881461 A SU 792881461A SU 2881461 A SU2881461 A SU 2881461A SU 866565 A1 SU866565 A1 SU 866565A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- switch
- amplifier
- voltage
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 23
- 230000003321 amplification Effects 0.000 claims 1
- 238000003199 nucleic acid amplification method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 230000002441 reversible effect Effects 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 3
- 241000282326 Felis catus Species 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000001208 nuclear magnetic resonance pulse sequence Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
Landscapes
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
Description
Изобретение относитс к вычислительной технике и предназначено дл измерени согласованности протекани пары технологических процессов, каждый из которых имеет несколько различных веро тностно формирунщихс ис ходов . Известно устройство дл вы влени отношени двух входных сигналов, содержащее транзисторное сопротивление сумматор, который осуществл ет суммирование эталонного сигнала с сигналом , выделенным на транзисторном сопротивлении, усилитель, элемент пам ти и коммутаторы 11. Однако данное устройство не позвол ет вы вить отношение параметрюв , представленных несколькими входными сигналами. Известно также устройство дл определени отношени двух чисел, которое содержит реверсивный счетчик , логические схемы И и ИЛИ, а так же вычислительный счетчик вход кото рого св зан с выходом cxetat К, одним из входов соединениой с входной ши иой второй последовательности импуль сов, а выход переполнени - с входом упргшлеии реверсивного счетчика, информационный вход которого подкгаочей к шине первой,входной последова- . тельности импульсов, другой вход схемы И соединен с выходом схемы ИЛИ, входы которой соединены с выходами разделов обоих счетчиков. Недостаток этого устройства - принципиально невозможно представить одной величиной характер согласовани двух процессов за выбранный интервал времени из выработанных отиоыений . чисел или отношений нескольких пар чисел. Представление же характера согласовани совокупностью отношений чисел требует от пользовател устройства осуществлени интерпретации, например техноло гической, что представл ет собой значительные трудности при наличии нескольких различных исходов в каждом из процессов. Наиболее близким по технической сущности к- и обретений вл етс устройство ДЛИ- определени отношени двух величин, содержащее блоки пам ти , первую группу ключей и блок логарифмического кодировани , выход которого через вторую группу ключей соединен с входами реверсивного счетчика , причем выходы блоков пам ти через первую группу ключей соединеныThe invention relates to computing and is intended to measure the consistency of the flow of a pair of technological processes, each of which has several different probabilistic forming outcomes. A device for detecting the ratio of two input signals is known, which contains a transistor resistance, an adder that performs the summation of a reference signal with a signal allocated to the transistor resistance, an amplifier, a memory element and switches 11. However, this device does not allow to detect the ratio of parameters presented multiple input signals. It is also known a device for determining the ratio of two numbers, which contains a reversible counter, AND and OR logic circuits, as well as a computational counter whose input is connected to the output cxetat K, one of the inputs connected to the input bus of the second pulse sequence, and the output overflow - with the input of the reversible counter control, the information input of which is connected to the bus first, the input sequence-. pulses, the other input of the circuit AND is connected to the output of the OR circuit, the inputs of which are connected to the outputs of the sections of both counters. The disadvantage of this device is, in principle, it is impossible to represent in one single way the nature of matching the two processes for a selected time interval from the generated oxygen. numbers or relations of several pairs of numbers. The presentation of the nature of the agreement by the combination of number relations requires the user of the device to perform interpretations, for example, technology, which presents significant difficulties if there are several different outcomes in each of the processes. The closest in technical essence to- and acquisitions is a device for the DLI-determination of the ratio of two quantities, containing memory blocks, the first group of keys and a logarithmic coding block, the output of which through the second group of keys is connected to the inputs of the reversible counter, and the outputs of the memory blocks through the first group of keys are connected
с входом блока логарифмического кодировани .2J, 3.with the input of the logarithmic coding unit .2J, 3.
Недостатком известного устройства вл етс низка точность измерени согласовани пары процессов, имеющих любое разнообразие исходов, за любой .период времени из-за невозможности формировани сигнала,, соответствующего достаточно точной оценке согласованности нескольких пар величин.A disadvantage of the known device is the low accuracy of the measurement of matching a pair of processes having any variety of outcomes for any period of time due to the impossibility of generating a signal corresponding to a sufficiently accurate assessment of the consistency of several pairs of quantities.
Целью изобретени вл етс повышение точности при определении согласованности двух процессов с разнообразными веро тностно про вл ющимис исходами . .The aim of the invention is to improve the accuracy in determining the consistency of the two processes with a variety of probable outcomes. .
Поставленна цель достигаетс тем, ЧТО в устройство, -содержаще блоки пам ти, коммутаторы, введены датчики типа исходов, счетчики, переключатели , истоттнлки опорного напр жени , блок сравнени , блок вычитани , сумматор, квадратор, усилител и блок индикации, причем выходы первого и второго датчиков исходов соединены соответственно с первыми входами первого и второго счетчиков, вторые входы которых и первый вход сумматора соединены с выходом первого источника опорного напр жени , выход Первого счетчика подключен к первому входу первого блока пам ти, первому входу первого переключател , входу квадратора и первому входу второго переключател , второй вход которого соединен с выходом квадратора , выход второго счетчика подключен к первому входу второго блока пам ти и второму входу первого переключател , третий и четвертый входы которогЪ подключены соответственно к выходам первого и второго блоков пам ти, вторые входы которых соединены с первым выходом первого переключател , второй и третий выходы которого подключены соответственно к входам блока сравнени , выход которого соединен с первым входом первого коммутатора, первый выход которого подключен к второму входу сумматора, второй выход соединен с управл ющим входом первого переключател выход сумматора соединен с первым входом усилител , выход которого подключен к третьему входу второго переключател , выход второго источника опорного напр жени соединен с четвертым входом второго переключател и вторым входом первого коммутатора, выходы второго переключател соединены соответственно с входами блока вычитани , выход которого подключен к входу второго комутатора , первый и второй входы которого соединены соответственно с входом блока индикации и вторым вхоом усилител .The goal is achieved by having THAT in the device, -containing memory blocks, switches, input type sensors, counters, switches, reference voltage sources, comparison unit, subtraction unit, adder, quad, amplifier and display unit, and the outputs of the first and The second outcome sensors are connected respectively to the first inputs of the first and second counters, the second inputs of which and the first input of the adder are connected to the output of the first reference source, the output of the First counter is connected to the first input of the first About the memory unit, the first input of the first switch, the quad input and the first input of the second switch, the second input of which is connected to the quad output, the output of the second counter is connected to the first input of the second memory block and the second input of the first switch, the third and fourth inputs of which are connected to the outputs of the first and second memory blocks, the second inputs of which are connected to the first output of the first switch, the second and third outputs of which are connected respectively to the inputs of the comparison unit, the output cat connected to the first input of the first switch, the first output of which is connected to the second input of the adder, the second output connected to the control input of the first switch, the output of the adder is connected to the first input of the amplifier, the output of which is connected to the third input of the second switch, the output of the second source of the reference voltage is connected with the fourth input of the second switch and the second input of the first switch, the outputs of the second switch are connected respectively to the inputs of the subtractor, the output of which is connected to ode second commutators, the first and second inputs connected respectively to the input of the indication unit and the second amplifier vhoom.
На фиг. 1 изображена блок-с1:.ема стройства; на фиг. 2 - принципиальна схема датчиков типа исходов;FIG. 1 shows a block-c1: the device; in fig. 2 is a schematic diagram of the outcome type sensors;
на фиг. 3 - принципиальна схема блоков сравнени и вычитани ; на фиг. 4 - принципиальна схема квадратора; на фиг. 5 - принципиальна схема усилител .in fig. 3 is a schematic diagram of comparison and subtraction blocks; in fig. 4 - a schematic diagram of the quad; in fig. 5 is a circuit diagram of an amplifier.
. Устройство содержит датчики 1 и 2 типа исходов, счетчики 3 и 4, источник 5 опорного напр жени , блоки 6 и 7 пам ти, вход щие в состав пам ти 8,переключатель 9,,блок 10 Q сравнени , коммутатор 11, сумматор 12, усилитель 13, переключ атель 14, :квадратор 15, источник 16 опор- i ного напр жени , блок 17 вычитани , коммутатор 18 и блок 19 индикаЦИИ .. The device contains sensors 1 and 2 of the types of outcomes, counters 3 and 4, the source 5 of the reference voltage, blocks 6 and 7 of the memory included in memory 8, switch 9,, block 10 Q comparison, switch 11, adder 12, amplifier 13, switch 14,: quad 15, reference-voltage source 16, subtraction unit 17, switch 18 and indication unit 19.
Датчики 1 и 2 (фиг. 2) состо т из последовательно соединенных контакта .20, генератора 21 импульсов, шагового искател 22 и потенциометра 23 с отводами, один из которых соединен Sensors 1 and 2 (Fig. 2) consist of a serially connected contact .20, a pulse generator 21, a step finder 22 and a potentiometer 23 with taps, one of which is connected
0 с источником 24 напр жени . Другой выход шагового искател 22 через нормально открытый контакт 25 и кЛемму входа потенциометра 23 представл ют собой выход 26 датчиков 1 и 2.0 with source 24 voltage. The other output of the step finder 22 through the normally open contact 25 and the input terminal of potentiometer 23 represent the output 26 of sensors 1 and 2.
5 Блок. 10 сравнени и блок 17 вычи-. тани (фиг. 3) состо т из потенциометра 27, входы 28 и 29 которого подсоединены встречно с выходами предыдущего блока. Выход 30 блоков 10 и5 Block. 10 comparisons and block 17 subtraction. Tanya (Fig. 3) consists of a potentiometer 27, inputs 28 and 29 of which are connected opposite to the outputs of the previous block. Output 30 blocks 10 and
р 17 соединен с входом последующих блоков.p 17 is connected to the input of subsequent blocks.
Квсщратор 15 состоит из диодов 31 (фиг. 4), вход каждого из которых соединен с сопротивлени ми 32 н. 33. Выходы сопротивлений 32 соединены параллельно с входом 34 квадратора 15, а выходы сопротивлений 33 соединены параллельно с источником 35 опорного напр жени . Выходы диодов 31 соединены параллельно с входами решающего усилител 36 с сопротивлением 37 в цепи обратной св зи. Выход 38 решающего усилител 36 соединен с входом переключател 14. Усилитель 13 состоит из двух це пей (фиг. 5). Перва цепь состоит из последовательно решающего усилител , .39 с сопротивлением 40 в цепи обратн й св зи и сопротивлени ми 41 и 42 н а е го входе;к6адратор а 4 3;решающегоThe transistor 15 consists of diodes 31 (Fig. 4), the input of each of which is connected to resistors 32n. 33. The outputs of the resistances 32 are connected in parallel with the input 34 of the quad 15, and the outputs of the resistances 33 are connected in parallel with the source 35 of the reference voltage. The outputs of the diodes 31 are connected in parallel with the inputs of the decisive amplifier 36 with a resistance 37 in the feedback circuit. The output 38 of the decisive amplifier 36 is connected to the input of the switch 14. The amplifier 13 consists of two circuits (Fig. 5). The first circuit consists of a sequentially decisive amplifier, .39 with a resistance of 40 in the feedback circuit, and resistances 41 and 42 on the inlet; k6adrator a 4 3;
Q усилител 44 с сопротивлением 45 в обратной св зи и сопротивлени ми 46 . и 47 на его входе; решеиощего усилител 48 с сопротивлением 49 в обратной св зи и сопротивлением 50 на его входе. Выход 51 первой цепи соединенQ amplifier 44 with resistance 45 in feedback and resistance 46. and 47 at its entrance; A power amplifier 48 with a resistance of 49 in feedback and a resistance of 50 at its input. The output 51 of the first circuit is connected
5 д входом переключател 14.5 d input switch 14.
Втора цепь состоит из решающего усилител 52 с сопротивлением 53 в обратной св зи и сопротивлением 54 на его входе; решающего усилител The second circuit consists of a decisive amplifier 52 with a resistance 53 in feedback and a resistance 54 at its input; crucial amplifier
0 55 с сопротивлением S6 в обратной св зи и сопротивлени ми 57 и 58 на еговходе; квадратора 59; решакицего усилител 60 с сопротивлением 61 в . цепи обратной св зи и сопротивлением0 55 with resistance S6 in feedback and resistances 57 and 58 on its input; quad 59; Amplifier amplifier 60 with resistance 61 V. feedback loop and resistance
5 62 на его входе. Выход решающего5 62 at its entrance. Output decisive
усилител 60 через сопротивлениг 47 соединен с входом решающего усилител 44.amplifier 60 is connected via resistor 47 to the input of decisive amplifier 44.
Устройство работает следующим образом .The device works as follows.
Перед начсшом интервала, в течени которого определ етс согласованност протекани процессов, нуль-напр жени из источника 5 опорного напр жени Подаетс в счетчики 3 и 4,Before the beginning of the interval, during which the consistency of the processes is determined, the zero voltage from the voltage source 5 is fed to counters 3 and 4,
В ходе протекани каждого из процессов непрерывно дискретно формируютс различные исходы. При их формировании замыкаетс контакт 20 датчиков 1 и 2 исходов (фиг. 1 и 2) и он остаетс замкнутым в течение всего интервала существовани исхода. От включени контакта запускаетс генератор 2I импульсов, выдающий импульсы через определенный интервал времени . При по влении очередного импульса срабатывает шаговый искатель 22, который замыкает очередной отвод потенциометра 23. По окончании лискретного исхода контакт 20 размыкаетс , а контакт 25 замыкаетс . При этом напр жение, снимаемое с выхода, потенциометра 23, подаетс на выход 26 своего датчика. Выходные напр жени датчиков 1 и 2 подаютс на вход счетчиков 3 и 4, которые работают таким же образом, как и датчики 1 и 2, но запускаютс только лишь на один импульс после окончани исхода .During the course of each process, different outcomes are continuously discretely formed. When they are formed, the contact 20 of the sensors 1 and 2 of the outcomes (Fig. 1 and 2) is closed and it remains closed during the entire interval of the existence of the outcome. From the switching on of the contact, a pulse generator 2I is started, producing pulses after a certain time interval. When the next pulse appears, the step finder 22 is triggered, which closes the next tap of the potentiometer 23. At the end of the liscrete output, the contact 20 opens and the contact 25 closes. Here, the voltage taken from the output of potentiometer 23 is applied to the output 26 of its sensor. The output voltages of sensors 1 and 2 are fed to the input of counters 3 and 4, which work in the same way as sensors 1 and 2, but are only triggered for one pulse after the end of the outcome.
.При этом в счетчиках 3 и 4 формируютс напр жени , величины которых соответствуют количеству подвившихс исходов. Выходные напр жени датчиков 1 и 2 и счетчиков 3 и 4 сохран ютс в блоках 6 и 7, соответственно .In this case, voltages are generated in counters 3 and 4, the values of which correspond to the number of the resulting outcomes. The output voltages of sensors 1 and 2 and counters 3 and 4 are stored in blocks 6 and 7, respectively.
После окончани заданного интервала переключатель 9 устанавливаете в положение, при котором встречно включенные напр жени счетчиков 3 и 4 поступают в блок 10 сравнени , где они сравниваютс на потенциометре 27 (фиг. 5). Напр жение с выхода 30 проходит через коммутатор 11. Если напр жение счетчиков 3 и 4 не равны, т.е. за выбранный период в обоих процессах неравное количество исходов, коммутатор 11 устанавливаетс в положение, при котором выходное напр жение блока 10 сравнени через переключатель 9 подаетс через блок управлени (не показан) в тот из 6 или 7, который содержит меньшее/количество исходов.After the end of the predetermined interval, the switch 9 is set to a position in which counter-switched voltages of the counters 3 and 4 enter the comparison unit 10, where they are compared on the potentiometer 27 (Fig. 5). The voltage from output 30 passes through switch 11. If the voltage of counters 3 and 4 are not equal, i.e. During the selected period in both processes, an unequal number of outcomes, the switch 11 is set to a position in which the output voltage of the comparator unit 10 through the switch 9 is fed through a control unit (not shown) to one of 6 or 7 that contains fewer / more outcomes.
Описанна работа устройства повтор етс до тех пор, пока искусственным путем не обеспечитс одинаковоеколичество исходов дл обоих процессов . Если напр жени счетчиков 3 и 4 ра.вны, т.е. в каждом процессе по вилось одинаковое количество исходов , на выходе блока 10 сравнени отсутствует напр жение. При этомThe described operation of the device is repeated until artificially the same number of outcomes are achieved for both processes. If the voltages of the counters are 3 and 4 ra. Each process produced the same number of outcomes, and there is no voltage at the output of the comparison unit 10. Wherein
коммутатор 11 сохран ет нулевое состо ние.the switch 11 maintains a zero state.
Рассмотрим работу остальной части устройства после обеспечени равного количества исходов. При этом примем, например, что в каждом процессе по вилось по п ть исходов в следующем пор дке: рС), р(Н Р.Ч и P,f в первом процессе, pW, Р pl,Jr,P4 и во втором процессе. При этом нижний индекс - номер процесса, а Consider the operation of the rest of the device after ensuring an equal number of outcomes. In this case, we assume, for example, that in each process there were five outcomes in the following order: pC), p (H P.CH and P, f in the first process, pW, P pl, Jr, P4 and in the second process The subscript is the process number, and
0 верхний индекс в скобке - номер исхода .0 superscript in parenthesis - the number of the outcome.
В этом случае переключатель 9 устанавливаетс в положение, при котором напр жени всех п ти исходов , In this case, switch 9 is set to the position at which the voltage of all five outcomes,
5 pC-l) р15 последовательно подаютс в блок 10 сравнени , где они сравниваютс с Р,Ч Если сравниваемые напр жени очередной пары не равны, разность напр жений через коммутатор 5 pC-l) p15 are successively supplied to comparison unit 10, where they are compared with P, H If the compared voltages of the next pair are not equal, the voltage difference across the switch
0 11 формирует увеличение.напр жений в сумматоре 12 на единицу. Как только сравниваемые напр жени оказываютс равными, весь цикл сравнени повтор етс вновь, но теперь уже со вторым 5 по вившимс исходом второго п1 оцесса, например Р и т.д.0 11 forms the increase in the voltages in the adder 12 per unit. As soon as the compared voltages are equal, the whole comparison cycle repeats again, but now with the second 5 outcome of the second process, for example, P, etc.
После того, как все напр жени , соответствующие исходам первого процесса , сравнились со всеми нарр жени ми , соответствующими исходам вто0 рого-процесса, переключатель 14 устанавливаетс в положение, при котором напр жение счетчика 3 подаетс через переключатель 14 на вход блока 17 вычитани , который работает аналогич5 но блоку 10. Это же напр жение счетчика 3 подаетс в квадратор 15.After all the voltages corresponding to the outcomes of the first process have been compared with all the exposures corresponding to the outcomes of the secondary process, the switch 14 is set to the position where the voltage of the counter 3 is fed through the switch 14 to the input of the subtracting unit 17, which it works similarly to block 10. The same voltage of counter 3 is supplied to quad 15.
В зависимости от величины напр жени , поступившего на вход 34 кваадратора (фиг. 4), срабатывает соответ0 ствующий диодный элемент 31 и, тем самым формирует величину напр жени -, подаваемую в решающий усилитеть 36 с выхода которого напр жение через переключатель 14 подаетс на вход блока 17 вычитани . Коммутатор 18 Depending on the voltage supplied to the input 34 of the quadrator (Fig. 4), the corresponding diode element 31 is triggered and thereby forms the voltage value - supplied to the decisive amplifier 36 from whose output the voltage is fed through the switch 14 to the input block 17 subtraction. Switch 18
5 устанавливаетс в положение, при котором выходное напр жение блока 17 вычитани подаетс на пторой вход усилител 13 (фиг. 5). На первый усилител 13 подаетс напр жение 5 is set to a position in which the output voltage of the subtracting unit 17 is supplied to the second input of the amplifier 13 (Fig. 5). The first amplifier 13 is energized.
0 с выхода сумматора 12.0 from the output of the adder 12.
Оба поданных напр жени суммируютс в решающем усилителе 39, Этот же усилитель измен ет пол рность полученной суммы напр жений. Выходное Both voltages are summed in a decisive amplifier 39. The same amplifier changes the polarity of the sum of voltages obtained. Output
5 напр жение усилител 39 пропускаетс через квадратор 43, который работает как и квадратор 15. Выходное напр жение квадратора 43 подаетс в решающий усилитель 44.5, the voltage of amplifier 39 is passed through a quad 43, which operates as quad 15. The output voltage of quad quad 43 is supplied to a decisive amplifier 44.
00
Одновременно в решающем усилителе 52 выходное напр жени з коммутатора , 18 измен ет свою пол рность и подаетс в решающий усилитель 55, где оно вычитаетс из выходного напр жени At the same time, in a decisive amplifier 52, the output voltage from the switch 18 changes its polarity and is fed to the decisive amplifier 55, where it is subtracted from the output voltage
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU792881461A SU866565A1 (en) | 1979-11-20 | 1979-11-20 | Device for determining the relationship of parameters of technological processes |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU792881461A SU866565A1 (en) | 1979-11-20 | 1979-11-20 | Device for determining the relationship of parameters of technological processes |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU866565A1 true SU866565A1 (en) | 1981-09-23 |
Family
ID=20877293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU792881461A SU866565A1 (en) | 1979-11-20 | 1979-11-20 | Device for determining the relationship of parameters of technological processes |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU866565A1 (en) |
-
1979
- 1979-11-20 SU SU792881461A patent/SU866565A1/en active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3939459A (en) | Digital signal linearizer | |
| GB1446801A (en) | Time interval phase detection in distance measuring apparatus | |
| SU866565A1 (en) | Device for determining the relationship of parameters of technological processes | |
| SU890273A2 (en) | Device for electric pulse shape digital representation | |
| SU761961A1 (en) | Digital milliteslameter | |
| SU922534A1 (en) | Digital temperature meter | |
| SU428388A1 (en) | DEVICE FOR AVERAGING A RANDOM PROCESS 128 PT Bft ^ H ^ i Г-П; 'а- ^ tji-И,' v. ' '• • - • - | |
| SU737899A1 (en) | Device for automatic measuring of statistical characteristics of digital instrument random errors | |
| SU994928A1 (en) | Digital measuring device for strain-gauge balance | |
| SU390474A1 (en) | ||
| SU613267A1 (en) | Method of measuring parameters of rc- and lc-circuits | |
| SU739618A1 (en) | Device for evaluating confidence of measurement results | |
| RU2163007C2 (en) | Temperature-to-digital code converter | |
| SU1278623A1 (en) | Temperature instrument transducer with frequency output | |
| SU414543A1 (en) | ||
| SU690407A1 (en) | Digital phase meter | |
| SU861978A1 (en) | Device for measuring temperature | |
| RU1795391C (en) | Method of measurement of hall voltage | |
| SU208026A1 (en) | MEASURING FUNCTION OF INTENSITY RANDOM SIGNAL | |
| SU1307440A1 (en) | Range meter of sequentially counted time intervals | |
| SU1764059A1 (en) | Device for determining distribution low | |
| SU834528A1 (en) | Current value voltmeter | |
| SU724918A1 (en) | Device for measuring metallic coating thickness | |
| SU997041A1 (en) | Device for calculating gas concentration in chromatography | |
| SU419900A1 (en) | DEVICE FOR DETERMINATION OF THE RELATIVE PERIOD OF STAY OF A RANDOM PROCESS IN THE GIVEN INTERVALE |