[go: up one dir, main page]

SU817711A1 - Device for multiplying pulse repetition frequency - Google Patents

Device for multiplying pulse repetition frequency Download PDF

Info

Publication number
SU817711A1
SU817711A1 SU792764161A SU2764161A SU817711A1 SU 817711 A1 SU817711 A1 SU 817711A1 SU 792764161 A SU792764161 A SU 792764161A SU 2764161 A SU2764161 A SU 2764161A SU 817711 A1 SU817711 A1 SU 817711A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
counter
inputs
outputs
register
Prior art date
Application number
SU792764161A
Other languages
Russian (ru)
Inventor
Сергей Алексеевич Веригин
Original Assignee
Предприятие П/Я А-1877
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1877 filed Critical Предприятие П/Я А-1877
Priority to SU792764161A priority Critical patent/SU817711A1/en
Application granted granted Critical
Publication of SU817711A1 publication Critical patent/SU817711A1/en

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ЧАСТОЖ СЛЕДОВАНИЯ ИМПУЛЬСОВ(54) DEVICE FOR THE MULTIPLICATION OF THE FREQUENCY OF FOLLOWING THE PULSES

- Изобретение относитс  к цифровой вычислительной, электро-измерительной технике и к системам управлени  и регулировани  и может быть использовано , например, в электронной системе регулировани  частоты вращени  турбокомпрессора газотурбинного дви .гател .: Известны устройства дл  умножени  частоты следовани  импульсов, содержащее генератор импульсов, соединенный через масштабный делитель частоты и элементы И со счетчиками-измерител ми , подключенные через схемы сравнени  к счетчику-делителю, который соединен с генератором импульсов элемент ИЛИ и триггер l . Недостатки такого устройства неудовлетворительные переходные характеристики , сложность схемной реализации и, в св г-п с этим, мала  надежность . Известны также устройства дл  умножени  частоты следовани  импульсов , содержащие регистр, выходы которого соединены со входами первого делител  частоты, выход которого  вл етс  выходом устройства,- а егО счетный вход подключен к генератору .импульсов, соединенному через другой делитель частоты со счетным вводом счетчика, нулевой установочный вход которого через элемент задержки подключен ко входу устройства, входы разр дов регистра подключены к выходам узла параллельного переноса, входы которого соединены с вьисодами счетчийа 2}, Однако в этом устройстве неудов- . летворительные переходные характеристики , так как при изменений частоты входной импульсной последовательности в i-OM периоде результат умножени  на выход устройства поступает только в (i+l)-M периоде. Цель изобретени  - улучшение переходных характеристик устройства. Поставленна  цель достигаетс  тем, что устройство дл  умнойсени  частоты следовани  импульсов дополнительно содержит схему сравнени  и триггер, информационный, вход которого подключен к генератору импульсов, а его нулевой установочный вход т к выходу схемы сравнени , входа первой группы которой, соединены с выходами счетчика , а входы второй группы - с выходами регистра, нулевой установочный вход которого подключен ко входу устройства, а управл ющий вход узла параллельного переноса соединен с инверсным выходом триггера. Нд чертеже представлена схема предлагаемого устройства дл  умножени  частоты следовани  импульсов. Устройство содержит генератор 1 импульсов, который через делитель 2 частоты (управл емый) соединен, со счетным входом счетчика 3, нулевой .установочный вход которого через 4 задержки подключен ко входу 5 устройства (источнику входной импульсной последовательности), соединейному с нулевым установочным входом регистра б, входы разр дов которого подключены к выходам узла 7 параллельного перен;оса, входы которого соединены с выходами счетчика . 3, а управл ющий вход - с инверсным выходом триггера 8, информационный вход которого подключен к вьаходу генератора 1 импульсов, а нулевой уста новочный вход - к выходу схемы 9 сравнени , входы первой группы которой соединены с выходами счетчика 3 входы второй группы - с выходами регистра 6, которые  вл ютс  входами делител  10 частоты (управл емого), счетный вход которого соединен с выходом генератора 1 импульсов, а выхо  вл етс  выходом устройства 11. Схема 9 сравнени  выполнена таким образом, чтовьвдает сигнал на выходе , как при равенстве поступаю цих на ее входы операндов, так и при ра венстве одного из операндов нулю. Она выполнена может, быть, например, в виде многовходового элемента И-ИЛ входы каждой группы которого соедин ны с инверсным и пр мым одноименными разр дными входами соответственн первого и второго операндов. Устройство работает следующим об разом. Импульсы генератора 1 с частотой следовани  F, непрерывно поступают на делитель 2 частоты с коэффициентом делени  К, частота следовани  импульсов, поступающих на вход счет чика 3, равйа FC.-J о Каждьм им пульсом источника 5, прошедшим чере элемент 4 задержки, счетчик 3 переводитс  в нулевое состо ние. При эт за врем  между двум  соседними импульсами источника 5, равное период входной импульсной последовательнос 3 накапливаетс  ти Tg. г в счетчике число. равное Импульс со входа 5, поступаквдий на установочный вход регистра б, пе водит его в нулевое состо ние. При этом срабатывает схема 9 сравнени  и переключает триггер 8, который си гналом с инверсного выхода открывае узел 7 параллельного переноса. Число , содержащеес  в счетчике 3, пере исываетс  в регистр б. Этим же имульсом , но прошедшим через элемент , 4«задержки, счетчик 3 переводитс  в улевое состо ние. При этом схема 9 равнени  выключаетс  и снимает сиг ал с установочного входа триггера 8, который первым- же импульсом генератора 1 переключаетс  и закрывает узел 7 параллельного переноса. До поступлени  следующего импульса со входа 5 счетчик 3 накапливает новое число. Когда частота следовани  импульсов источника.5 посто нна , то число счетчика 3 становитс  равным числу регистра, б. При этом срабатывает схема 9 сравнени  и переключает триггер 8, который открывает узел 7 параллельного переноса, поступивишй импульс источника 5 переводит регистр б в нулевое состо ние, после чего число счетчика 3 переноситс  в регистр б через узел 7 параллельного переноса. Импульс входа 5, прошедагай через элемент 4 задержки, переводит счетчик 3 в нулевое состо ние. Схема 9 сравнени  выключаетс  и снимает сигнал с установочного входа триггера 8 , который первым же импульсом генератора 1 переключаетс  и закрывает узел 7 параллельного переноса. Если последующий период следовани  импульсов источника 5 меньше предъту щего, то в момент времени прихода. импульса со входа 5 число счетчика 3, меньше числа регистра 6 и перенос числа из счетчика 3 в регистр б осуществл етс  этим импульсом. В случае же, когда последующий период следовани  импульсов на входе 5 больше предыдущего, то число в счетчике 3 еще до прихода иг шульса со входа 5 становитс  равньгм числу регистра б, при этом срабатывает схема . 9 сравнени  и переключает триггерВ , который открыва:ет узел 7 параллельного переноса. В этом состо нии они наход тс  до того момента времени, пока не изменитс  число счетчика 3. , При изменении числа счетчика 3 выключаетс  схема 9 сравнени  и снимает сигнал с установочного входа триггера 8, но он не переключаетс , так как действие очередного,импульса генератора 1 заканчиваетс . Узел 7 параллельного переноса добавл ет к числу регистра б изменившийс  разр д числа счетчика 3. Число регистра б может быть при этом равно или больше. числа счетчика 3, если числа оказались равными, то срабатывает схема 9 сравнени  и переключение триггера 8 импульсом генератора 1 не происходит до следующего изменени  числа счетчика 3. При повторном переносе числа в регистре 6 число больше, чем в счетчике 3. -При этом схема 9 сравнени  остаетс  выключенной и первый импульс генератора 1 переключает триггер 8,- The invention relates to digital computing, electrical measuring equipment and control and regulation systems, and can be used, for example, in an electronic speed control system for a turbo-compressor of a gas turbine engine. A device for multiplying the pulse frequency, which contains a pulse generator, is connected through a frequency divider and elements And with meters-meters connected through comparison circuits to a counter-divider, which is connected to an impulse generator bss element OR and trigger l. The disadvantages of such a device are unsatisfactory transient characteristics, the complexity of the circuit implementation and, in connection with this, low reliability. Also known are devices for multiplying the pulse frequency, which contain a register, the outputs of which are connected to the inputs of the first frequency divider, the output of which is the output of the device, and its counting input is connected to a pulse generator connected through a different frequency divider to the counting counter input, zero The installation input of which is connected through the delay element to the device input, the inputs of the register bits are connected to the outputs of the parallel transfer unit, the inputs of which are connected to the counters 2, O However, this device is not uncomfortable. satisfactory transient characteristics, since with changes in the frequency of the input pulse sequence in the i-OM period, the result of multiplying with the device output comes only in the (i + l) -M period. The purpose of the invention is to improve the transient characteristics of the device. The goal is achieved by the fact that the device for clearing the pulse frequency additionally contains a comparison circuit and a trigger, information, the input of which is connected to the pulse generator, and its zero setting input to the output of the comparison circuit, the input of the first group of which is connected to the counter outputs, and the inputs of the second group are with the register outputs, the zero setup input of which is connected to the input of the device, and the control input of the parallel transfer unit is connected to the inverse output of the trigger. In the drawing, a diagram of the proposed device for multiplying the pulse frequency is shown. The device contains a pulse generator 1, which is connected through a frequency divider 2 (controlled) to the counting input of counter 3, zero. The installation input is connected to input 5 of the device (source of the input pulse sequence) through 4 delays, connected to the zero setting input of register b The inputs of the bits of which are connected to the outputs of the node 7 parallel transfer; an wasp, the inputs of which are connected to the outputs of the counter. 3, and the control input - with the inverse output of the trigger 8, whose information input is connected to the input of the pulse generator 1, and the zero installation input - to the output of the comparison circuit 9, the inputs of the first group of which are connected to the outputs of the counter 3 inputs of the second group - with the outputs register 6, which are the inputs of the frequency divider 10 (controlled), the counting input of which is connected to the output of the pulse generator 1, and the output is the output of the device 11. The comparison circuit 9 is made in such a way that the output signal is equal to I drop tsikh on its inputs of operands, and when one of the operands is equal to zero. It can be executed, for example, in the form of a multi-input element I-IL inputs of each group of which are connected to inverse and direct like-named bit inputs of the first and second operands respectively. The device works as follows. Generator 1 pulses with a frequency F, are continuously fed to the divider 2 frequencies with a division factor K, the frequency of the pulses fed to the input of the counter 3, equal to FC.-J o Each source 5 pulse, passed through delay element 4, counter 3 is transferred to the zero state. At ate during the time between two adjacent pulses of source 5, an equal period of the input pulse sequence 3 accumulates Tg. r in the counter number. equal to Impulse from input 5, act on the setup input of register b, brings it to the zero state. In this case, the comparison circuit 9 operates and switches the trigger 8, which opens the parallel transfer unit 7 with the inverse output signal. The number contained in counter 3 is converted to register b. By the same pulse, but having passed through the element, 4 "delays, the counter 3 is transferred to the hive state. In this case, the equalization circuit 9 is turned off and removes the signal from the setup input of the trigger 8, which, with the first impulse of the generator 1, switches and closes the parallel transfer unit 7. Before the next pulse from input 5, counter 3 accumulates a new number. When the frequency of the source pulses. 5 is constant, then the number of the counter 3 becomes equal to the number of the register, b. In this case, the comparison circuit 9 is activated and switches the trigger 8, which opens the parallel transfer unit 7, the incoming impulse of the source 5 transfers the register b to the zero state, after which the number of the counter 3 is transferred to the register b through the parallel transfer unit 7. The impulse of input 5, passing through the delay element 4, transfers the counter 3 to the zero state. The comparison circuit 9 is turned off and removes the signal from the setup input of the trigger 8, which by the very first pulse of the generator 1 switches and closes the parallel transfer unit 7. If the subsequent period of the impulses of the source 5 is less than the supply, then at the time of arrival. the pulse from the input 5 is the number of counter 3, less than the number of register 6, and the transfer of the number from counter 3 to the register b is carried out by this pulse. In the case when the subsequent period of the pulses at input 5 is greater than the previous one, then the number in the counter 3 even before the arrival of the pulse from input 5 becomes the equal number of register b, and the circuit is triggered. 9 compares and switches the trigger V, which is open: there is a parallel transfer unit 7. In this state, they remain until such time as the number of the counter 3 changes. When the number of the counter 3 changes, the comparison circuit 9 switches off and removes the signal from the setup input of the trigger 8, but it does not switch, as the next pulse generator 1 is ending. The parallel transfer unit 7 adds to the number of register b a changed bit of the number of counter 3. The number of register b can be equal to or greater. the numbers of the counter 3, if the numbers were equal, the comparison circuit 9 operates and the switching of the trigger 8 by the generator 1 pulse does not occur until the next change of the counter number 3. When the number in register 6 is re-transferred, the number is larger than in counter 3. - At that, circuit 9 comparison remains off and the first pulse of the generator 1 switches the trigger 8,

Claims (1)

Формула изобретения 1 Устройство для умножения частоты следования импульсов, содержащее регистр, выходы которого соединены со входами первого делителя частоты, выход которого является выходом устройства, а его счетный вход подключен к генератору импульсов, соединенному. через второй делитель частоты со счетным входом счетчика, нулевой установочный вход которого через элемент задержки подключен ко входу устройства, входы разрядов регистра подключены к выходам узла параллельного переноса, входы которого сое ди-: йены с выходами счетчика, отличающееся. тем, что, с целью улучшения переходных характеристик, устройство содержит схему сравнения и триггер, информационный вход которого подключен к генератору импульсов, а его нулевой установочный 'вход - к выходу схемы сравнения,входы первой группы которой соединены с выходами счетчика, а входы второй группы - с выходами регистра,нулевой установочный вход которого подключен ко входу устройства, а управляющий вход узла параллельного переноса соединен с инверсным выходом триггера.The claims 1 Device for multiplying the pulse repetition rate, containing a register whose outputs are connected to the inputs of the first frequency divider, the output of which is the output of the device, and its counting input is connected to a pulse generator connected. through a second frequency divider with a counter counter input, the zero installation input of which through a delay element is connected to the device input, the inputs of the register bits are connected to the outputs of the parallel transfer unit, whose inputs are different from the outputs of the counter, which is different. the fact that, in order to improve the transient characteristics, the device contains a comparison circuit and a trigger, the information input of which is connected to a pulse generator, and its zero installation 'input - to the output of the comparison circuit, the inputs of the first group of which are connected to the outputs of the counter, and the inputs of the second group - with the outputs of the register, the zero installation input of which is connected to the input of the device, and the control input of the parallel transfer unit is connected to the inverse output of the trigger.
SU792764161A 1979-05-10 1979-05-10 Device for multiplying pulse repetition frequency SU817711A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792764161A SU817711A1 (en) 1979-05-10 1979-05-10 Device for multiplying pulse repetition frequency

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792764161A SU817711A1 (en) 1979-05-10 1979-05-10 Device for multiplying pulse repetition frequency

Publications (1)

Publication Number Publication Date
SU817711A1 true SU817711A1 (en) 1981-03-30

Family

ID=20826880

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792764161A SU817711A1 (en) 1979-05-10 1979-05-10 Device for multiplying pulse repetition frequency

Country Status (1)

Country Link
SU (1) SU817711A1 (en)

Similar Documents

Publication Publication Date Title
SU817711A1 (en) Device for multiplying pulse repetition frequency
SU894710A1 (en) Priority device
SU1649563A1 (en) Device for simulating a dual channel queueing system
SU1275469A1 (en) Device for determining variance
SU1119172A1 (en) Pulse distributor
SU1193672A1 (en) Unit-counting square-law function generator
SU1481771A1 (en) Circuit for checking two pulse trains
SU439929A1 (en) SELECTOR FOR PULSE ASYNCHRONOUS COMMUNICATION SYSTEMS
SU1420653A1 (en) Pulse synchronizing device
SU957412A1 (en) Pulse train frequency multiplier
SU463978A1 (en) Multichannel discrete correlator
SU1142843A1 (en) Device for simulating priority queueing systems
SU1145347A1 (en) Statistical analyser of time intervals
SU1394216A1 (en) Device for monitoring pulse distributor
SU1765812A1 (en) Computing system synchronizing device
SU723777A1 (en) Switching device
RU1811003C (en) Device for separating pulses
SU658724A1 (en) Time-delay device
SU559437A1 (en) Multichannel receiver of start-stop telegraph signals
SU1633529A1 (en) Device for majority sampling of asynchronous signals
SU733105A1 (en) Pulse distribution circuit
SU579698A1 (en) Discrete integrator
SU961124A1 (en) Apparatus for timing the signal of electromechanical switch
SU962976A1 (en) Device for computing correlation function of pulse train
SU1160545A1 (en) Device for protection against pulse interference