SU711569A1

SU711569A1 - Code discriminator

Info

Publication number: SU711569A1
Application number: SU782606476A
Authority: SU
Inventors: Юрий Андреевич Гусев
Original assignee: Gusev Yurij A
Priority date: 1978-04-19
Filing date: 1978-04-19
Publication date: 1980-01-25

Description

Изобретение относится к области автоматики и вычислительной техники, может быть использовано в различных устройствах цифровой обработки инфор- . мадии, например, в устройствах .для связи накопителей на магнитных дис- . ках, накопителей на магнитных барабанах или накопителей на магнитных лентах с вычислительной машиной. 'The invention relates to the field of automation and computer technology, can be used in various devices for digital processing of information. Madia, for example, in devices. For communication drives on magnetic dis-. kah, magnetic disk drives or magnetic tape drives with a computer. ''

Известно устройство для выделения кода, содержащее триггеры, элементы И-НЕ, элементы задержки [1].A device for allocating code containing triggers, NAND elements, delay elements [1].

Недостатком этого устройства является его низкое быстродействие. 15The disadvantage of this device is its low speed. fifteen

Наиболее близким к предложенному является устройство для выделения кода, состоящее из генератора импульсов, выполненного на схеме И—НЕ и элементе задержки, и двухступенчато- 20 го J -К-триггера, еще Двух схем И—НЕ и инвертора, причем выход генератора соединен со счетным входом триггера, . вход генератора подключен к кодовой шине, выходы триггера соединены с ⁴⁵первыми входами двух других схем И-НЕ, вторые входы которых объединены, соединены с j -входом триггера и подключены к выходу инвертора, вход которого подключен к кодовой шине 12] , 30Closest to the proposed device is a code extraction device, consisting of a pulse generator made on an AND-NOT circuit and a delay element, and a two-stage 20 J -K flip-flop, two More AND-NOT circuits and an inverter, the generator output being connected to trigger counting input,. the generator input is connected to the code bus, the trigger outputs are connected to the ⁴⁵ first inputs of two other AND-NOT circuits, the second inputs of which are combined, connected to the j-input of the trigger and connected to the inverter output, the input of which is connected to the code bus 12], 30

Недостатком этого устройства является его относительная сложность, связанная с использованием У —К-триггера.The disadvantage of this device is its relative complexity associated with the use of the Y-K-trigger.

Цель изобретения - упростить устройство.The purpose of the invention is to simplify the device.

Это достигается тем, что в устройстве, содержащем Т-триггеры, элемент задержки, элементы И-НЕ, НЕ, причем информационная шина устройства соединена с первым входом первого элемента И—НЕ, выход которого подключен .к счетному входу Т-триггера и через ^элемент задержки - ко второму входу первого элемента И-НЕ, выходы Т-триггера соединены с первыми входами второго и третьего элементов И-НЕ, вторые входы которых подключены к выходу элемента НЕ, вход которого соединен о информационной шиной устройства, а вход установки в нулевое состояние триггера подключен к шине Управления.This is achieved by the fact that in a device containing T-triggers, a delay element, AND-NOT, NOT elements, the information bus of the device is connected to the first input of the first AND-NOT element, the output of which is connected to the counting input of the T-trigger and through ^ delay element - to the second input of the first AND-NOT element, the outputs of the T-trigger are connected to the first inputs of the second and third AND-NOT elements, the second inputs of which are connected to the output of the element NOT, the input of which is connected about the information bus of the device, and the installation input is zero trigger state connected to the control bus.

На чертеже изображена схема предлагаемого устройства.The drawing shows a diagram of the proposed device.

Устройство содержит элементы И—НЕThe device contains AND AND NOT elements

1, 2 и 3, элемент задержки 4, элемент1, 2 and 3, delay element 4, element

НЕ 5, Т-триггер 6, информационную шишу 7, шину управления 8 и выходные шины 9 и 10.NOT 5, T-trigger 6, data bus 7, control bus 8 and output buses 9 and 10.

, _t i ³ ·’'· ’' · '· >·.·* ’ 71 ' t, _t i ³ · '' · '' · '·> ·. · *' 71 't

Устройство работает следующим образом. .The device operates as follows. .

Генератор, выполненный на элементах И-НЕ 1 и элементе задержки 4, вырабатывает импульсы, частота следования которых вдвое больше номинальной частоты следования синхронизирующих импульсов или информационных признаков передаваемого кода. По информационной шине 7 подаются инвертированные импульсы,·при их отсутствии на шине — логические ’’единицы’¹. При синхронной работе, импульсы, поступающие по информационной шине 7, не влияют на .работу генератора, при рассинхронизации они 'поДСтрайвадот работу генератора так, что он работает синхронно с ними. Импульсы генератора перебрасывают Т-триггер 6 по. счетному входу.A generator made on AND-NOT 1 elements and a delay element 4 generates pulses whose repetition rate is twice the nominal repetition rate of synchronizing pulses or information signs of the transmitted code. Inverted pulses are fed via the information bus 7, · if they are absent on the bus, logical `` units '' ¹ . In synchronous operation, the pulses arriving on the information bus 7 do not affect the operation of the generator, when they are out of sync, they follow the operation of the generator so that it works synchronously with them. The pulses of the generator transfer the 6-trigger T-trigger. counting input.

Перед началом работы Т-триггер б сбрасывается специальным сигналом 20 по входу.для установки его в ’’ноль’' так, что синхронизирующие’импульсы проходят через элемент И-НЕ 2, а через элемент И—НЕ 3 проходят импульсы, несущие сигналы логических ''еди-25 ниц'’ передаваемого кода.Before starting work, the T-flip-flop b is reset by a special signal 20 at the input. To set it to `` zero '' so that the synchronizing pulses pass through the AND-NOT 2 element, and through the AND-NOT 3 element pass pulses carrying logical signals `` one-25 prostrate '' of the transmitted code.

Использование изобретения позволяет упростить устройство благодаря использованию более простого триггера.The use of the invention allows to simplify the device through the use of a simpler trigger.

569569

Claims

1 The invention relates to the field of automation and computer technology, can be used in various digital processing devices, for example, in devices for communicating magnetic disk drives, magnetic drum drives or magnetic tape drives with a computer. A device for extracting a code, containing triggers, AND-NOT elements, delay elements 1 is known. A disadvantage of this device is its low speed. The closest to the proposed is a device for the selection code, consisting of a pulse generator, made on the scheme AND IS and a delay element, and a two-stage J-K-flip-flop, two more schemes Hr-HlE and inverter, with the generator output connected to the counting the trigger input, the generator input is connected to the code bus, the trigger outputs are connected to the first inputs of two other AND-NOT schemes, the second inputs of which are combined, connected to the j input of the trigger and connected to the output of the inverter, whose input is connected to the code bus 2 The disadvantage is of the device is its relative complexity associated with the use of V-K flip-flop, target invention - to simplify the device. . . This is achieved by the fact that, in a device containing T-flip-flops, a delay element, NAND elements, and NOT, the information bus of the device is connected to the first input of the first NAND element whose output is connected to the T-flip-flop INPUT and through (The delay element is to the second input of the first NAND element, the T-flip-flop outputs are connected to the first inputs of the second and third NAND elements, the second inputs of which are connected to the output of the NO element, the input of which is connected to the device information bus: input set to zero; state trigger The device is connected to the control bus. The drawing shows a diagram of the device proposed. The device contains AND-NOT elements 1, 2 and 3, delay element 4, element HE 5, T-flip-flop 6, test bus 7, control bus 8 and output buses 9 and 10. - -: ;;:., - The device operates as follows 6 times. The generator, made on the elements AND-NOT 1 and the delay element 4, generates pulses, the frequency of which is twice the nominal frequency of the synchronizing pulses or information signs of the transmitted code . Inverted pulses are fed through data bus 7, and if there are no buses on the bus, logical units. During synchronous operation, the pulses coming through the data bus 7 do not affect the operation of the generator, when it is synchronized, they adjust the operation of the generator so that it operates synchronously with them. Generator pulses are flip T-flip-flop b at the counting input. Before starting, the T-flip-flop b is reset by a special signal at the input to set it to zero so that the synchronizing pulses pass through the IS-NOT 2 element, and the pulses carrying the signals of the logical units of the transmitted code pass through the IS-NOT 3 element. The use of the invention allows to simplify the device by using a simpler trigger. g The invention The device for the selection code containing the T-flip-flop, the delay element, the elements are NOT-NOT, and the information bus device is connected to the first input of the first element AND-NOT, the output of which is connected to the counting input of the T-flip-flop and the delay element to the second input of the first NAND element, characterized in that, in order to simplify the device, in it the T-flip-flop outputs are connected to the first inputs of the second and third NAND elements, the second inputs of which are connected to the output of the NO element, whose input is connected to information onnoy bus device, and set input into the null state flip-flop is connected to the device control bus. Sources of information taken into account in the examination 1. Yu. A. Gusev et al. A reference channel with buffer memory for a scanning automaton based on microelectronics. JINR Report 10-8746, Dubna, 1975.

2. USSR author's certificate No. 2558277, 12.06.77 (decision to issue the author's certificate dated October 15, 78) (prototype).