SU673203A3 - Устройство дл контрол пам ти - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ КС«ТРОЛЯ ПАМЯТИ

..

Изобретение относитс  к аапомина.щим устройствам.

Известно уст юйство дл  контрол  пам ти 11 , содержащее блок фондировани  адресов, блок срйзнени , блок регистрации И блоки пам ти.

Недостатком этого устройства  вл ютс  большие аппаратурные затраты.

Из известных устройств наиболее близким тезцшческим решением к изобретению  вл етс  устройс-то дл  контрол  пам ти, содержащее логический блок, управл ющие входы которого подключены к управл ющим шинам СйТ.

Недостатком этого устройства  вл етс  невысока  скорость работы при обнаружении скрытых неисправностей. К типу скрытых неисправностей относ тс  такие неисправности запоминающих элементов блоков пам ти, когда при обращении к запоминающим элементам с них считьдваетс  информаци , не завис ща  от записываемой информации (например, всегда I независимо от записи). Такай неисправность запоминающих элементов не нарушает работы блока пам ти в том случае , если записываема  информаци  совпадает со считываемой (например, записываетс  1 в запоминающий элемент, с которого считываетс  во всех случа х ). Скрыта  Неис11равность обнаруживаетс  только при изменении записываемой Информации.

Целью изобретени   вл етс  пош 1шение быстродействи  устройства за счет обнаружени  скрытых неисправностей без использсвани  информации, специально предназначенной дл  тестовых программ.

Поставленна  цель достигаетс  тем, что предлагаемое устройство содержит . накопитель и блок местного управлени , первые И вторые входы которых подключены к управл ющим щинам, выход блока местного управлени  соединен с третьим входом накопител , одним из входов логического блока И третьим входом блока местного управлени . Блок местного управлени  быть BbinonHeHita регистре и элёмейте И, один вход которого пошслючён к выходу регистра , другой - к четвертому входу блока местного управлени , а выход - к выходу блока местного управлени . Блок местного управлени  может содержать счетчики, элементы И и ИЛИ и компаратор, входы которого подключены к выходам элементов И, информационные входы которых соединены соответственно с п тым Входом блока местного управлени  и выходом первого счетчика, соедйненного. со вторым счетчиком, выход компаратора подключен ко входам элемента ИЛИ, выход которого соединен с одним из выходов блока местного управлени . 1-; На фиг. 1 показана схема соединений предложенного устройства с .контролируемым блоком пам ти и другими блоками вычислительной машины (ВМ). Устройство дл  контрол  .пам ти 1 соединено с адресным блокам 2, блоком пам ти 3 и через регистр слова 4 с блоком контрол  5 И ВМ 6.. Блок 2 принимает от ВМ 6 сигналы адреса (3d и формирует сигналы доступа а., посредством которых разреи1аетс  доступ к запоминающим элементам блока 3. Информационные слова временно запоминаютс  в регистре слова 4. В блоке контрол  5 осуществл етс  контроль информации согласно известному принципу четности. тревоги посылает с  ; ВМ 6, если регистр слова 4 Времен но запоминает неправильное информационное слово. Неирправна  группа запоминав ющих элементов блока 3 детектируетс , если информаиионное слово, которое считываетс  из блока 3, неправильно. Невозможно проводить считывание без стирани  из выбранной группы запоминаю щих элементов, содержащих информационное Слово. В блоке пам ти на полупровод никах динамического типа, например, фор мируетс  разр дный импульс или не формируе тсд никакого импульса, если срр-гветствующий запоминающий элемент имел зар женное или разр женное состо ние, а после считывани  вс  группа запоминающих элементов находитс  в разр женном состо нии. Дл  того чтобы достигнуть - посто нного запоминани , операци  считывани  поэтому включает вместе с фазой фактического считывавши фазу последующей записи дл  того, чтобы переписы вать информационное слово, подготовленнов во Врем  фазы считывани . Дл  того тобы получить равномерное разделение о фазам, опе рают  записи также часто ключает фазу считывани , котора  предествует фазе фактической записи. Таким образом, представл етсй возможным использовать считываемое информационное слово дл  контрол . Кроме того, как операци  считывани , так и операци  записи, относ щиес  к обработке данных дл  управлени  процессом, позвол ют обнаружить неисправности. Известным техническим методом работы на ЭВМ  вл етс  составление подход щих последовательностей фаз дл  пёреДачи информации между ВМ и группами запоминающих элементов, lia фиг. 1 показаны только группы запоминающих элементов,. которые принимают сигналы возбуждени  записи W и считывани  fS соответственно. Информационные слова передаютс  от регистра слова к выбранной группе запоминающих .элементов блока 3, и наоборот, через устройство дл  контрол  пам ти, которое принимает эТи сигналы возбуждени  считывани  и записи г$ ,wg, а также управл ющие сигналы . . ... Устройство дл  контрол  пам ти 1 (фиг. 2) сойержит логический блок 7, уп- . равл ющие входь которого подключены к управл ющим шинам 8 и 9, одноразр дный накопитель 10 и блок местного управлени  11. Первые 12 и 13 и вторые .14 и 15 входы накопител  10 и блока 11 подключены к шина,м 8 и Э соответственно. Выход блока 11 соединен с третьим входом 16 накопител  1О и третьим входом блока 7.. На фиг. 2 показаны только те логические элементы блока 7, которые регулируют передачу одного двоичного разр да (бита) информационных слоев (соответствующие логические элементы, предназначенные дл  остальнь1:х двоичных разр дов , не показаны). Бит передаетс  от регистра слова 4 к соответствующему запоминающему элементу в блоке 3 через элементы И 17 и 18 и э лемент ИЛИ 19 ив реверсированном направлении через . элементы И 20 и 21 и элемент. ИЛИ 22. В зависимости от сигналов возбуждени  записи WS и считывани  1С$ и управл ющего сигнала cis , принимаемого от накопител  10, возбунсдаетс  тот или иной элемент И. Элементы И 17 и 20 соответственно возбуждаютс  во врек1  фазы записи и считывани , когда от накопител  поступает сигнал ci - О, элементы И 18 и 21 соответственно возбуждаютс  когда от накопител  10 поступает сигнал Ci 1, Если группа запоминающих элементов принадлежит к первой категории (ciS О), двоичные раар ды информационного слова передаютс  от регистра 4 к блоку 3 (или наоборот) в не изменной двоичной форме. Если запоминающий элемент группы принадлежит ко Второй категории {ci$ ), информационное слово инвертируетс , Информаг оионное слово записываетс  в регистре слова 4 после считывани  в той же само форме, как и до записи, независимо от к тегории. Однако при считывании категори должна быть той же, какой она была при записи соответствующего информаиистного слова. Обработка данных не нарушаетс если сдвиг категории осуществл етс  пос редством блока 11 непосредственно перед записью, независимо от того, будет соответствуюша фаза записи включена в операцию считывани  или в операцию записи . Категори  группы зап «шающих элементов может сдвигатьс ,   ее двоичное содержимое может инвертироватьс  посредством выполнени  в прои опьное Врем , кроме нормальной обработки данных , следующей послед лател1лостью операций: 1) операцией счйтыва га , котора  состоит только из фазы считывани  и при этом, соответствующее информационное сл во в нормальной фо(ме регистрируетс  в регистре слова 4; 2). сдвигом управл ющего сигнала ci ; 3) операцией записи, состоит трлысо из фазы записи и при этом соответствующее информационное слово снова записываетс . Така  последовательность операций выадвает регул рные сдвиги категории посредством, например , периодической адресации групп элементов пам ти. Посредством таких сдвигов категории детектируютс  скры тые неисправности, даже в том случае, если блок пам ти 3 использован дл  того чтобы запоминать программу неизменной в течение долгого времени и даже если доступ к некоторым группам запоминающих элементов разрещаетс  относительно редко. Кажда  операци  записи и считывани  процесса управлени  включает последовательность фаз считывани -записи, котора  Выполн етс  как в группе запоминающих элементов блока 3, так и в накопителе 10.. В устройстве, показанном на фиг. 2, блок местного управлени  содержит регистр 2.3, принимающий и передающий снгналы д от накопител  к накопителю Ю через элементы И 24-26 и элемент ИЛИ 27, которые регулируют передачу сигналовС/S аналогично блоку 7, регулирующему передачу И |формаш{онных слов. Поскольку сигналы cjg никогда не должны инвертироватьс  в npoitecce считывани  на накопителе 1О, это считывание регулируетс  тольжо элементом И 24. После записи в накопителе 10 сигналы t is передаютс  от регистра 23 через один из элементов И 25 и 26, которые пр.шимают сигнашл возбуждени  записи w. Предполагаетс , что категори  сдвигаетс  и остаетс  неизменной в св зи с фазами записи, в течение которых блок 11 принимает от ВМ 6 двоичную 1 и двоичный О соответственно в качестве сигнала сдвига категории $$. Через элемент И 25, который возбуждаетс  двоичным О в качестве сигнала сд1вига, сигнал С1$ передаетс  Неизменным. Сдвиг категорни осуществл етс  за счёт инверсии сигнала dS через элемент И 26, который Возбуждаетс  двоичной 1 в качестве сигнала сдвига. СиГзагал й , приход щий от накопител  1О в течение фазы считывани  от элемента ИЛИ 27 в течение фазы записи, подаетс  в блок 7. При уйрощенной схеме предложенного устройства категори  сдвйгаетс:  щм  каждой фазе записи, в этом случае сигналы сдвига категории, элемент И 25 и элемент ИЛИ 27 не требуютс . На фиг. 3 показан вариант схемы устройства , содержащего накопитель 1О, регистр ИЗ, элементы И 28 и 29 и элемент ИЛИ ЗО. Один вход элемента И 29 подключен к выходу регистра 23, другой к четвертому входу блока 11, а выход - к выходу блока 11, Блок 11 содержит запоминающие элементы статического типа (в блоке 3 и накопителе 10). При этом накопленные двоичные данные не стираю с  при считывании, аопераций записи и считывани  состо т- только из фаз записи и считывйни  соответственно. В этом случае сдвиг состсдат в том, то сигнал di , запомненный церед с5дВигом , передает-с  посредством сигнала перого сдвига CUS 1 к регистру 23. Сдвиг ключает возбуждение элемента И 29 поредством сигнала второго сдаига С& 2 посредством возбуждени  накопител  10 дл  записи в инвертированном коде одержимого регистра 23, Инверси  про7 ИЗВОДИТСЯ, например, при помощи элемента И 29. На фиг, 4 показан вариант схемы предложенного устройства, которое целесообразно использовать, если сдвиги категории провод тс  только совместно с обработкой данны с дл  процесса управлени  в пределах названных выше последовательностей операций, которые гар) периодически Возвращающиес  регул торные сдвиги категории к группам запоминающих элементов. Дл  того, чтобы выполн ть такие последовательности оцераций и образовывать сигналы tf$. во Врем  управлени  процессом, устройство содержит пер вый счетчик 31, второй счетчик 32, компаратор 33, элементы И 34-39, элементы ИЛИ 40 и 41 и триггер 42. Входы компаратора 33 подключены к выходам элементов И 34 и 35, информационные входы которых соединены соответственно с п тым входом блока местного управлени  7 и выходом счетчика 31 соединенного с счетчиком 32. Выход компаратора 33; подключён ко входам Элемента ИЛИ- 41, выход которого соединен с одним из выходов блока 7, В течение процесса управлени  счетчики 31 и 32 содержат переходные адреса . Если min и mQX соответственно представл ют самое малое и самое больщое числа адреса дл  групп запоминающих эле цантов блока 3, то используетс  min 4 заполнение mox +1 в качествечисла переходного адреса, которое благодар  сигналу возбуждени  записи при считывании rJ3 сравниваетс  с помощью компаратора 33, элементов И 34 и 35 или элемента ИЛИ 40 с числом адреса ad, которое  вл етс  истинным дл  управлени  процессом и зарегистрированным в регист ре адреса 43 блока 2. Инвертирующий аыход э емента ИЛИ 41 образует двоичный О, отмечающий первую категорию, если рассматриваемое число адреса равно равным числу переходного адреса или боп ше его, и соответственно двоичную отмечающую вторую категорию, если рассматриваемое число адреса меньше числа переходного адреса. Триггер 42 вместе с трем  элементами И 36 н 38 регулирует пошаговый режим работы счетчиков 31 и 32 так, что первый и Второй сигналы сдвига категории egg 1, 2 соответственно возбуждают входы счетчиков 31 и 32. Если оба счетчика 31 и 32 наход тс  в повышающем- (суммирующем) пошаговом

Claims (3)

1. 8 ежиме и содержат заполнение числа пееходного адреса, равное и , то выполн ют  следуюише операции: 1.Благодар  первому сигналу сдвига Сд 1 число И через элемент И 39 переаетс  к регистру адреса 43. 2.Благодар  сигналу возбуждени  счиывани  Гй информационное слово, выбиаемое посредством числа адреса и посредством декодирующего блока 44, ередаетс  к регистру слова 4 через блок , который принимает О в качестве сигала d Ig . i 3.Благодар  второму сигналу сдвига de 2 счетчики 31 if 32 в пошаговом реиме работы довод тс  до состо ни  п + 4.Благодар  сигналу возбуждени  записи w информационное слово, временно запомненное в регистре слова 4, передаетс  обратно к группе запоминающих элементов блока 3, выбранной посредством числа адреса п , через блок 7, который принимает значени  1 в качестве сигнала индикации, поскольку компаратор вычисл ет , что число (1 , зарегистрированное в регистре адреса 43 меньше числа п + + 1, прин пгогр от счетчика 31. Если оба счетчика 31 и 32 наход тс  в понижающем (вычитающем) пошаговом режиме и содержат заполнение числа пере ходного адреса, равное и + 1, то выполн ютс  следующие операции: 1.Благодар  первому сигналу сдвига С$ 1 содержимое счетчика 32 в пощаговом режиме уменьшаетс  до числа п , которое передаетс  к регистру адреса 43. 2.Благодар  сигналу возбуждени считывани  гз информационное слово, выбранное посредством числа адреса п , пере .даетс  к регистру слова 4, блок 7, приниMaieT значение 1 в качестве сигнала индикации, поскольку компаратор вычисл ет , что число П , зарегистрированное в регистре адреса 43, меньше, чем число п + 1, прин тое от счетчика 31. 3.Благодар  второму сигналу сдвига $$ 2 содержимое счетчика 31 в пощагчэвом режиме уменьшаетс  до числа переходного адреса п . 4.Блаьодар  сигналу возбуждени  записи w$ информационное слово передае- с  обратно в группу запоминающих элементов блока 3, выбра1шую посредством числа адреса п , и блок 7 принимает значение О в качестве сигнала индикации категории. 9 Формула изобретени  1,Устройство дл  контрол  пам ти, содержащее логический блок, управл ющи входы которого подключены к управл ющ шинам, отличающеес  тем, что, с целью повышени  быстродействи  устройства, оно содержит накопитель и блок местного управлени , первые и вто{мде входы которых подключены к управл ющим шинам, вдцход блока местного управлени  соединен с третьим входом на1српител , одним из входов логического блока и третьим входом блока местного управлени .
2. 2.Устройство по п, 1, отличающеес  тем, что блок местного управлени  содержит регистр и элемент И, один вход которого подключен к выходу регистра, другой - к четвертому входу блока местного управлени , а вы j|±i jL V5

   у

   3

   .«

   е- бf

   Фиг. f ХОД к выходу блока местного управлени .
3. 3. Устройство по п. 1, о т л и ч ю щ е е с   тем, что блок местного управлени  содержит счетчики, элементы И и ИЛИ и компаратор, входы которого подключены к выходам элементов И, информационные входы которых соединены соответственно с п тым входом блока местного управлени  и выходом первого счетчика, соединенного со втррым счетчиком , выход компаратора подключен ко входам элемента ИЛИ, выход которого соединен с одним из выходов блока мест ного управлени . Источники информации, прин тые во внимание при экспертизе 1.AjBTOpCKO свидете льство СССР NO 5О4250, М.Кл 0-11 С 29/00, 1975. 2.Патент Великобритании №1186416, кл. Н 4 К, 1970.

   Риъ.2 /

   -CSS I

   CSS 2