SU1667241A1 - Многофункциональный логический элемент - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и микроэлектронике и может быть использовано дл  реализации логических функций Исключающее ИЛИ с возможностью подтверждени  исправности в процессе функционировани  по назначению. Цель изобретени  - повышение контролепригодности. Многофункциональный логический элемент содержит шесть элементов И 6, 7, 8, 17, 18, 21, четыре элемента Неравнозначность 9 - 12, два элемента ИЛИ 13, 22, три элемента НЕ 15, 19, 20 и мажоритарный элемент 16 и имеет возможность при функционировании на определенных входных наборах или при тестировании его этими входными наборами вы вл ть константные одиночные неисправности любого своего элемента. Тем самым повышаетс  контролепригодность и сокращаетс  врем  поиска неисправностей многофункционального логического модул . 1 ил., 2 табл.

Description

Изобретение относитс  к вычислительной технике и микроэлектронике и предназначено дл  реализации логических функций с возможностью подтверждени  исправности в процессе функционировани  по назначению .

Цель изобретени  - повышение контролепригодности многофункционального логического элемента.

На чертеже показана структурна  схема многофункционального логического элемента .

Многофункциональный логический элемент содержит п ть входных шин 1 - 5, из которых три шины 1 - 3  вл ютс  информационными и две шины 4, 5  вл ютс  управл ющими , первый - третий логические элементы И 6 - 8, первый - четвертый элементы НЕРАВНОЗНАЧНОСТЬ 9 - 12, логический элемент ИЛИ 13, информационный выход 14, первый элемент НЕ 15, мажоритарный элемент 16, четвертый элемент И 17, п тый элемент И 18, второй элемент НЕ 19, третий элемент НЕ 20, шестой элемент И 21, дополнительный логический элемент ИЛИ 22 и контрольный выход 23.

В многофункциональном логическом элементе перва  информационна  шина 1 соединена с первыми входами четвертого 12 и второго 10 элементов НЕРАВНОЗНАЧНОСТЬ , мажоритарного элемента 16 и первого элемента И 6, втора  информационна  шина 2 соединена с вторыми входами первого 9 и третьего 11 элементов НЕРАВНОЗНАЧНОСТЬ , мажоритарность элемента 16 и первого элемента И 6, треть  информационна  шина 3 соединена с вторым входом второго элемента НЕРАВНОЗНАЧНОСТЬ 10,

СХ ON VI Ю

третьим входом первого элемента И 6, первым входом третьего элемента НЕРАВНОЗНАЧНОСТЬ 11 и с третьим входом мажоритарного элемента 16, перва  управл юща  шина 4 соединена с первым входом первого элемента НЕРАВНОЗНАЧНОСТЬ 9, вторым входом четвертого элемента НЕРАВНОЗНАЧНОСТЬ 12 и входом первого элемента НЕ 15, втора  управл юща  шина 5 соединена с четвертым входом первого элемента Ибис первым входом п того элемента И 17, выходы первого 9 и второго 10 элементов НЕРАВНОЗНАЧНОСТЬ соединены соответственно с первым и вторым входами второго элемента И 7, выходы третьего 11 и четвертого 12 элементов НЕРАВНОЗНАЧНОСТЬ соединены соответственно с первым и вторым входами третьего элемента И 8, выходы второго 7, первого 6 и третьего 8 элементов И соединены соответственно с первым, вторым и третьим входами элемента ИЛИ 13, выход которого соединен с информационным выходом 14, входом третьего элемента НЕ 20 и первым входом шестого элемента И 21, выход первого элемента НЕ 15 соединен с вторым оходом п того элемента И 17, выход которого соединен с третьим входом четвертого элемента И 18 и с вторым входом шестого элемента 1/121, выход мажоритарного элемента 1 б соединен с вторым входом четвертого элемента И 18 и с входом второго элемента НЕ 19, выход которого соединен с третьим входом шестого элемента И 21, выход третьего элемента НЕ 20 соединен с первым входом четвертого элемента И 18, выходы четвертого 18 и шестого 21 элементов И соединены соответственно с первым и вторым входами дополнительного элемента ИЛИ 22, выход которого соединен с контрольным выходом 23.

Предлагаемый модуль при отсутствии неисправностей функционирует следующим образом.

В статическом состо нии сигналы на входы схемы не подаютс .

В динамике на шины 1-3 схемы подаютс  двоичные наборы входных переменных А, В, С соответственно. Одновременно на управл ющие шины 4 и 5 подаютс  управл ющие сигналы И 1, И 2, принимающие значени  двоичных констант 0 и 1. При этом в соответствии с конкретными значени ми управл ющих сигналов И 1 и И 2 с выхода 14 снимаетс  соответствующий сигнал, Функционально выход 14 при этом может быть описан выражением следующего вида:

F Н(А,С)Н(8,И1)УН(В,С)Н(А,И1)УАВСИ2, |де F - функци , снимаема  с выхода 14;

Н(А,В) ABVAB - функци  НЕРАВНОЗНАЧНОСТЬ;

V - логическа  операци  ИЛИ. Конкретные значени  управл ющих

сигналов И 1, И 2 при реализации всех функций приведены в табл. 1.

Пример. При значени х управл емых сигналов И 1 О, И 2 1 элемент И 6 открыт сигналом И 2. С выхода элемента НЕРАВ0 НОЗНАЧНОСТЬ 10 снимаетс  функци  AC VAC, а с выхода элемента НЕРАВНОЗНАЧНОСТЬ 11 аналогичным образом снимаетс  функци  ВС V ВС. В схеме элементы НЕРАВНОЗНАЧНОСТЬ 9 и 12 вы5 полн ют функции управл емых инверторов в соответствии с логикой работы НЕРАВНОЗНАЧНОСТЬ Н(Х, И) ХИ1/ХИ, Н(Х, 1) Х и Н(Х, 0) X. Следовательно, с выхода элемента НЕРАВНОЗНАЧНОСТЬ 9 посту0 пает сигнал В. С выхода элемента И 7 снимаетс  сигнал ()B, а с выхода элемента И 8-(BCVBC)A. С выхода 14 схемы в данном случае снимаетс  функци . (ACVAC)BV(BO/BC) ABVACVBC.

5Аналогичным образом предлагаема 

схема реализует остальные функции, представленна  в табл.1.

При возникновении константной логической неисправности на выходе како0 го-либо из элементов И 6 - 8, или НЕРАВНОЗНАЧНОСТЬ 9 - 12, или ИЛИ 13 на входы элементов И 18 или И 21 при соответствующем входном или тестирующем наборе будут поступать сигналы логической

5 1, формиру  данный сигнал как на выходе какого-либо из указанных элементов И, так и через элемент ИЛИ 22 на контрольным выходе 23, сигнализирующем о наличии константной неисправности в многофунк0 циональном логическом элементе.

Например, при возникновении неисправности типа константа 1 на выходе элемента НЕРАВНОЗНАЧНОСТЬ 9 на входном наборе 00101 и на информационном выходе

5 14 вместо сигнала логического О будет сформирован сигнал логической 1, т.к. на элемент И 7 с выходов элементов НЕРАВНОЗНАЧНОСТЬ 9 и 10 будут поступать сигналы логической 1, что вызовет форми0 рование сигналов логической 1 на выходах элементов И 7 и ИЛИ 13.

Наличие неисправности будет обнаружено схемой контрол  путем формировани  сигнала логической 1 на контрольном вы5 ходе 23,

Действительно, в данном случае сигналы логической 1 поступ т на все три входа элемента И 21, т.к. на первый его вход поступает сигнал, снимаемый с информационного выхода 14, на второй его вход - с

элемента И 17, который формирует сигнал логической 1 при состо ни х управл ющих шин ,на третий его выход - с элемента НЕ 19. формирующего также сигнал логической 1, т.к. на выходе мажоритарного элемента 16 будет присутствовать сигнал логического О. Элемент И 21 формирует сигнал логической 1, который поступает на вход элемента ИЛИ 22, что приводит к по влению сигнала логической 1 на контрольном выходе 23, сигнализиру  о наличии неисправности в многофункциональном логическом элементе.

Проанализировав функционирование многофункционального логического эле- мента, определ ют тестовые наборы, вы вл ющие любую одиночную константную неисправность элементов И 6 - 8, НЕРАВНОЗНАЧНОСТЬ 9 - 12 и ИЛИ 13. Результаты анализа приведены в табл. 2.

Таким образом, данный многофункциональный логический элемент реализует мажоритарные функции и функции ИСКЛЮЧАЮЩИЕ ИЛИ с самоконтролем что позвол ет значительно упростить диагно- стирование как самого элемента, так и дискретных устройств, построенных с его использованием.

Дл  проверки исправности и диагностировани  предлагаемого элемента допол- нительно можно использовать тестовые наборы, приведенные в табл. 2, с помощью которых можно вы вить отказавший элемент многофункционального логического элемента, что не позвол ет сделать обычное дублирование.

Claims (1)

1. Формула изобретени  Многофункциональный логический элемент , содержащий три элемента И, четыре элемента НЕРАВНОЗНАЧНОСТЬ и элемент ИЛИ, первсл информационна  шина соединена с нерв ми входами первого элемента И, второго / четвертого элементов НЕРАВНОЗНАЧНОСТЬ , втора  информационна  шина соединена с вторыми входами первого элемента И, первого, второго, третьего и четвертого элементов НЕРАВНОЗНАЧНОСТЬ треть  информационна  шина соединена с третьим входом первого элемента И, вторым входом второго элемента НЕРАВНОЗНАЧНОСТЬ и первым входом третьего элемента НЕРАВНОЗНАЧНОСТЬ , перва  управл юща  шина соединена с первым входом первого элемента НЕРАВНОЗНАЧНОСТЬ и вторым входом четвертого элемента НЕРАВНОЗНАЧНОСТЬ , втора  управл юща  шина соединена с четвертым входом первого элемента И, выходы первого и второго элементов HE- РАВНОЗНАЧНОСТЬ соединены соответственно с первым и вторым входами второго элемента И, выходы третьего и четвертого элементов НЕРАВНОЗНАЧНОСТЬ соединены соответственно с первым и вторым входами третьего элемента И, выходы второго , первого и третьего элементов И соединены соответственно с первым, вторым и третьим входами элемента ИЛИ, выход которого соединен с информационным выходом многофункционального логического элемента, отличающийс  тем, что, с целью повышени  контролепригодности многофункционального логического элемента , в него дополнительно введены мажоритарный элемент, три элемента НЕ, три элемента И и дополнительный элемент ИЛИ, перва , втора  и треть  информационные шины соединены соответственно с первым, вторым и третьим входами мажоритарного элемента, выход которого соединен с вторым входом четвертого элемента И и через второй элемент НЕ - с третьим входом шестого элемента И, перва  управл юща  шина через первый элемент НЕ соединена с вторым входом шестого элемента И, информационный выход многофункционального логического элемента соединен с первым входом шестого элемента И и через третий элемент НЕ - с первым входом четвертого элемента И. выходы четвертого и шестого элементов И соединены соответственно с первым и вторым входами дополнительного элемента ИЛИ, выход которого  вл етс  контрольным выходом.

   Таблица 1

   Таблица 2

   /4