SU1649465A1

SU1649465A1 - Устройство дл измерени девиации частоты

Info

Publication number: SU1649465A1
Application number: SU884478476A
Authority: SU
Inventors: Эдуард Александрович Гуляев; Игорь Дмитриевич Филь; Марк Семенович Хотенок
Original assignee: Предприятие П/Я А-3903
Priority date: 1988-08-16
Filing date: 1988-08-16
Publication date: 1991-05-15

Abstract

Изобретение может быть использовано в вычислительных и измерительных устройствах в системах контрол и автоматики. Цель изобретени - повышение надежности работы устройства. Устройство дл измерени девиации частоты содержит формирователь 1 импульсов, преобразователь частота-код 2, первый и второй регистры 4 и 5 пам ти, первый и второй цифровые компараторы 6 и 7, блок 3 .выделени второго импульса, первый и второй элементы ИЛИ 8 и 9.1 ил.

Description

Изобретение относится к измерительной технике и может быть использовано для измерения девиации частоты.

Целью изобретения является повышение надежности работы устройства.

На чертеже представлена блок-схема устройства.

Устройство содержит формирователь 1 импульсов, преобразователь частота-код 2, блок 3 выделения второго импульса, первый и второй регистры 4, 5 памяти, первый и второй цифровые компараторы 6,7, первый и второй элементы ИЛИ 8, 9.

Выход формирователя 1 импульсов соединен со входом преобразователя частотакод 2 и входом блока 3 выделения второго импульса. Выход преобразователя частотакод 2 соединен со. входами регистров памяти 4 и 5 и вторыми входами цифровых компараторов 6 и 7, выходы которых соединены соответственно со вторыми входами элементов ИЛИ 8 и 9, первые входы которых соединены между собой и выходом блока 3 выделения второго импульса.

Устройство работает следующим образом.

Перед началом измерений регистры памяти 4 и 5 устанавливаются в нулевое состояние. На вход устройства поступает ЧМ-сигнал. Фррмирователь 1 импульсов в момент пересечения входным напряжением нулевого уровня (в одну сторону) вырабатывает короткие импульсы, следующие с частотой входного сигнала.

На выходе преобразователя частотакод 2 появляется код числа, который характеризует мгновенную частоту сигнала. Этот код обновляется после каждого импульса, поступающего на вход преобразователя частота-код 2. Этот код поступает на входы регистров 4 и 5 памяти и на вторые входы цифровых компараторов 6 и 7.

Блок 3 выделения второго импульса пропускает только второй импульс, приходящий с выхода формирователя импульсов 1, т.е. срабатывает в момент окончания первого периода входного измеряемого сигнала. Импульс с выхода блока 3 выделения второго импульса через элементы ИЛИ 8 й производит первоначальную запись информации с выхода преобразователя частотакод 2 соответственно в регистры 4 и 5 памяти.

Сменный коде выхода преобразователя, частота-код 2 поступает на вторые входы цифровых компараторов 6 и 7, где сравнивается с кодом чисел, занесенных в регистры памяти 4 и 5.

Если А - число, занесенное в регистр памяти, а В - показание цифрового частотного детектора, то сигнал на выходе цифрового компаратора 6 появляется при соблюдении неравенства В >А. При соблюдении неравенства А > В появляется сигнал на выходе цифрового компаратора 7.

Сигнал с выхода цифрового компаратора 6 или 7 через соответствующий элемент ИЛИ 8 или 9 производит запись очередной информации в регистр памяти 4 или 5.

Таким образом, в регистрах 4 и 5 памяти появляются коды чисел, соответствующие минимальной и максимальной частоте сигнала.

Claims

Формула изобретения

Устройство для измерения девиации частоты, содержащее последовательно соединенные формирователь импульсов и преобразователь частота-код, выход которого соединен со входом первого регистра памяти, выходы которых соединены с первым входом первого цифрового компаратора, а также второй регистр памяти, отличающееся тем, что, с целью повышения надежности работы, в него введены второй цифровой компаратор, блок выделения второго импульса и первый и второй элементы ИЛИ, причем вход блока выделения второго импульса соединен с выходом формирователя импульсов, а выход соединен с первыми входами элементов ИЛИ. выходы которых соединены соответственно с входами записи первого и второго регистров памяти, а вторые входы элементов ИЛИ соединены соответственно с выходами первого и второго цифровых компараторов, вторые входы которых соединены между собой с выходами преобразователя частота-код, и входом второго регистра памяти.