SU1647565A1 - Микропрограммное устройство управлени с контролем - Google Patents

Description

1

(21)4691641/24; 4692516/24

(22)J7.05.89

(46) 07.05.91. Бюл. № 17 (7) Ленинградский электротехнический институт им. В.И.Уль нова (Ленина )

(72) АоСоКалендарев, В0П.Крюков, И.Ю.Матвеев, Д.В«Пузанков и И.Б Шапиро

(53)681.325(088.8)

(56)Авторское свидетельство СССР 966694, кл0 G 06 F 9/22, 1980.

Авторское свидетельство СССР 1411743, кл. G 06 F 9/22, 11/00, 1987.

(54)МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ С КОНТРОЛЕМ

(57)Изобретение относитс  к вычислительной технике и может быть использовано дл  построени  микропрограмми- руемых микропроцессорных систем. Целью изобретени   вл етс  повышение

достоверности функционировани  устройства за счет обеспечени  возможности самоконтрол „ Поставленна  цель достигаетс  тем, что в микропрограммное устройство управлени  контролем , содержащее блок пам ти, регистр микрокоманд, узел формировани  адреса, сигнатурный анализатор, схему сравнени , введены регистр эта лонной сигнатуры, с первого по третий элементы И, первый и второй элементы НЕ, первый и второй мультиплексоры о Благодар  введенным аппаратным средствам в устройстве обеспечиваютс  возможность сн ти  с выходов устройства значений сформированных сигнатур дл  последующего анализа; анализ признака ошибки к изменени  хода микропрограммы по результатам анализа; возможность использовани  микропрограммной пам ти вместо ПЛМ в качестве преобразовател  эталонных сигнатур . 4 ил.

§

|СЛ

Изобретение относитс  к вычислительной технике и может быть использовано дл  построени  мнкропрограм- мируемых микропроцессорных систем.

Целью изобретени   вл етс  повышение достоверности функционировани  устройства за счет обеспечени  возможности самоконтрол 

На фиг Л представлена функциональна  схема устройства; на фиг.2 - функциональна  схема блока формировани  адресов; на фиг03 и 4 - примеры фрагментов граф-схем алгоритмов

(ГСА) микропрограмм реализуемых устройством

Микропрограммное устройство управлени  с сигнатурным контролем (фиг.I) содержит блок 1 формировани  адреса , блок 2 пам ти, регистр 3 микро команд, регистр 4 эталонной сигнатуры , третий элемент И 5, второй элемент НЕ 6, вход 7 кода услови  устройства , вход 8 синхронизации устройства , выход 9 микроопераций регистра 3 микрокоманд, выход 10 сигнатуры регистра 4 эталонной сигнатуры.

& Ј

$

СП

б

СП

3164

Блок формировани  адреса (фиг.2) содержит узел II формировани  адреса , сигнатурный анализатор 12, схему 13 сравнени , первый и второй мульти- плексоры 14 и 15, первый элемент НЕ 16, первый и второй элементы И 37 и 18, кроме того, на фиг.2 обозначены: выход J9 управлени  тестированием и выход 20, . признак анализа логи-1 чег.кого услови  регистра микрокоманд, вьпсод 2J пол  кода инструкции регнст- ji м крокоманд, выход 22 пол  адреса регистра микрокоманд, выход 23 адреса блока формировани  адреса.

Фрагменты ГСА (фиг.З, 4) содержат операторные, условные и конечные вершины .

Устройство работает следующим образом .

Условные переходы при могут быть осуществлены по значению признака на входе 7 устройства Его различ- ным значени м соответствуют различные трассы контролируемого участка микро- программы Код, выработанный на выходе блока I формировани  адресов, по ступает на адресный вход блока 2 пам ти , из которого при наличии сигнала выборки кристалла осуществл етс  счк- тывание очередной микрокоманды (МК)« Прк запрете считывани  из блока 2 пам ти на вход разрешени  регистра 4 эталонной сигнатуры поступает сигнал, который разрешает запксь кода с выхо да блока 1 в регистр 4 эталонной сигнатуры . Таким образом, в режиме выдачи сигнатуры в регистр 4 записываетс  значение сигнатуры на заданном контролируемом участке С выхода 10 сигнатура может быть считана дл  ана лиза пользователем,,

Узел 11 формировани  адреса выполн ет функцию формировани  адресов микрокоманд. Код адреса следующей микрокоманды вырабатываетс  на выходе узла 11 формировани  адреса и через мультиплексор 5 поступает на выход 23 блока 1.

В качестве узла И может быть использована БИС К1804ВУ4.

Сигнатурный анализатор J 2 работает по параллельному принципу действи  и содержит поразр дные триггеры и сумаматоры по модулю два, а также сумматоры  о модулю два в цепи обратной св зи. Сигнатурный анализатор предназначен дл  получени  сигнатур

о п

5

5

0

5

последовательности адресов, формкруе- мых на выходе узла 41

Работа блока 4 формировани  адреса осуществл етс  следующим образом. При переходе значени  сигнала IT из единицы в ноль, сигнатурный анализатор 12 устанавливаетс  в начальное состо ние (например, в единичное). По фронту синхроимпульса Г в узле И начинает вырабатыватьс  адрес следующей микрокоманды, который поступает на информационный вход сигнатурного анализатора 12 и на вход мультиплексора 15. В случае синхроимпульс проходит через элемент И J8 на вход синхронизации сигнатур- кого анализатора, который срабатывает по срезу синхроимпульса. Таким образом s при ,, в сигнатурном анализаторе 12 осуществл етс  свертка кодов адресов МК„ вырабатываемых на выходе узла 14, коды адреса через мультиплексор 15 поступают на выход 23 блока формировани  адреса Условные переходы при осуществл ютс  по значению признака на входе 7 блока 1, Их различным.значени м соответствуют различные трассы контролируемого участка микропрограммы, а следовательно, различные сигнатуры контролируемого участка, формируемые в сигнатурном анализаторе 12„ Каждой кз возможных трасс соответствует сво  эталонна  сигнатура Spo Здесь п - номер контролируемого участка микропрограммы, р - номер трассы контролируемого участка,, При , в блоке I осуществл етс  режим сравнени  полученной сигнатуры с эталонной. В этом случае сигнатурный анализатор 12 переходит в режим хранени  полученной на предыдущем такте сигнатуры (поскольку синхроимпульс на его синхровход не проходит). На вход 21 блока J подаетс  код инструкции второго типа, при которой на вход 22 блока подаетс  код эталонной сигнатуры. Значение эталонной сигнатуры поступает да второй вход схемы 13 сравнени  и сравниваетс  с наход щимс  на первом входе кодом сигнатуры , сформированным в сигнатурном анализаторе 12, Результат сравнени  определ ет направление ветвлени  из текущей микрокоманды - код адреса следующей микрокоманды на выходе 23. Таким образом, в режиме сравнени  код адреса следующей микрокоманды

зависит от того, совпали ли коды полученной и эталонной сигнатур или нет.

При JT-1, в блоке 1 осуществл етс  режим выдачи сигнатуры. Сигнтурный анализатор I2 находитс  в режиме хранени , сформированна  сиг- 1 натура через мультиплексор 15 поступает на выход 23 блока J„

На фиг03 и 4 представлен фрагмент ГСА, реализуемый микропрограммным устройством управлени  с сигнатурным контролем. Здесь использованы следующие обозначени : о - конечна  последн   микрокоманда n-го контролируемого участка, содержащего р различных трасс, С,...Ср - микрокоманда , реализующа  в предлагаемом устройстве режим сравнени  с эталонными

«и п Л

сигнатурами S,,...,Sp. OH - начальна  (перва ) микрокоманда (п+1)го контролируемого участка. - микрокоманда , реализующа  в предлагаемом устройстве режим вьщачи полученной сигнатуры на выход устройства, Z - результат сравнени  схема 13 сравнени .

Claims (1)

1. Формула изобретени 

   Микропрограммное устройство управлени  с контролем, содержащее блок пам ти, регистр микрокоманд, узел формировани  адреса, сигнатурный анализатор, схему сравнени , причем выход блока пам ти соединен с информационным входом регистра микрокоманд , выход пол  управлени  формированием адреса которого соединен с входом кода операции узла формировани  адреса, выход которого соединен с информационным входом сигнатурного анализатора, выход которого соединен с первым входом схемы сравнени , выход пол  адреса регистра микрокоманд соединен с информационным входом узла формировани  адреса и с вторым входом схемы сравнени , выход приэна ка анализа логического услови  регист- 50 низации устройства соединен с вторым ра микрокоманд соединен с входом входом второго элемента И, выход разрешени  анализа логических уело- схемы сравнени  соединен с вторым ин- вий узла формировани  адреса, вход формационным входом первого мульти- синхрониэации устройства соединен с плексора.

   5

   0

   5

   0

   входами синхронизации узла формировани  адреса и регистра микрокоманд, выход пол  микроопераций которого подключен к выходу микроопераций устройства, отличающеес  тем, что, с целью повышени  достоверности функционировани  за счет обеспечени  возможности самоконтрол , дополнительно содержит первый и второй мультиплексоры, с первого по третий элементы И, первый и второй элементы НЕ, регистр эталонных сигнатур , причем выход признака управлени  тестированием регистра микрокоманд соединен с первыми входами первого и третьего элементов И, входом разрешени  работы-сигнатурного анализатора , управл ющим входом первого мультиплексора , входом первого элемента НЕ, выход которого соединен с первым входом второго элемента И, выход которого соединен с входом синхронизации сигнатурного анализатора, выход которого соединен с первым информационным входом второго мультиплексора , выход которого соединен с адресным входом блока пам ти и с информационным входом регистра эталонных сигнатур , выход которого соединен с выходом сигнатур устройства, выход признака анализа логического услови  регистра микрокоманд соединен с вторыми входами третьего и первого элементов И, выход первого элемента И соединен с управл юшим входом второго мультиплексора, выход третьего элемента И соединен с входом выборки блока пам ти и с входом второго элемента НЕ, выход которого соединен с входом синхронизации регистра эталонных сигнатур, вход логического услови  устройства соединен с первым информационным входом первого мульти- 5 плексора, выход которого соединен с входом логического услови  узла формировани  адреса, выход которого соединен с вторым информационным входом второго мультиплексора, вход синхро5

   0

   IT Ш I

   I

   D

   Фа i

   m.