[go: up one dir, main page]

SU1461230A1 - Устройство дл контрол параметров объекта - Google Patents

Устройство дл контрол параметров объекта Download PDF

Info

Publication number
SU1461230A1
SU1461230A1 SU874230483A SU4230483A SU1461230A1 SU 1461230 A1 SU1461230 A1 SU 1461230A1 SU 874230483 A SU874230483 A SU 874230483A SU 4230483 A SU4230483 A SU 4230483A SU 1461230 A1 SU1461230 A1 SU 1461230A1
Authority
SU
USSR - Soviet Union
Prior art keywords
group
input
output
inputs
trigger
Prior art date
Application number
SU874230483A
Other languages
English (en)
Inventor
И.В. Федоров
В.А. Чумичев
Original Assignee
Предприятие П/Я А-7904
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-7904 filed Critical Предприятие П/Я А-7904
Priority to SU874230483A priority Critical patent/SU1461230A1/ru
Application granted granted Critical
Publication of SU1461230A1 publication Critical patent/SU1461230A1/ru

Links

Landscapes

  • Arrangements For Transmission Of Measured Signals (AREA)

Abstract

Изобретение относитс  к автоматике и может быть использовано в автоматизированных системах контрол  и управлени  технологическими процессами. Цель изобретени  - повышение быстродействи  и надежности в работе устройства. Устройство содержит датчики 1 м 2 контролируемых параметров, группу блоков 3 сопр жени , триггер 4 установки режима работы, группу блоков 5 формировани  кода, коммутаторы 6 и 14, блок 8 синхронизации, блок 9 начальной установки, элементы ИЛИ 11, И 12, генератор 10 тактовых импульсов, триггер 13 запуска, группы блоков счетчиков 18 и приемного регистра 17. Повышение надежности устройства обеспечиваетс  дублированием датчиков контролируемых параметров и аппаратного учета функциональных св зей, отражающих логику процесса управлени  в блоке 5 формировани  кода. Повышение быстродействи  достигаетс  за счет передачи только изменившейс  части подхода параметра. 8 ил. (Л с

Description

4 О
к
00
о
Изобретение относитс  к автоматике и может быть использовано в автоматизированных системах контрол  и управлени  технологическими процессами.
Целью изобретени   вл етс  повышение быстродействи  и надежности устройства .
На фиг.1 представлена схема устройства дл  контрол  параметров объекта; на фиг.2 - схема блока сопр жени ; на фиг.З - схема блока формировани  кода; на фиг.4 - схема шифратора; на фиг.5 - схема первого коммутатора; на фиг.б - схема блока синхронизации; на фиг.7 - схема второго коммутатора; на фиг.8 - схема блока счетчиков.
Устройство дл  контрол  параметров объекта состоит из датчиков 1i-lN и 2i-2N контролируемых параметров первой и второй групп, группы блоков 3i-3N сопр жени , триггера 4 установки режима работы, группы 5i-5N блоков формировани  кода, первого коммутатора 6, первого адресного входа 7. блока 8 синхронизации, блока 9 начальной установки, генератора 10 тактовых импульсов, элемента ИЛИ 11, элемента И 12, триггера 13 запуска, второго коммутатора 14, второго адресного входа 15, группы блоков счетчиков 16i-16Ni группы блоков приемных регистров 17i-17N, входа 18 запуска , входов 19 и 20 установки соответственно первого и второго режимов работы устройства.
Блок 3 сопр жени  (см. фиг.2) состоит из первого 21 и второго 22 блоков элементов Им блока 23 элементов ИЛИ.
Блок 5 формировани  кода (см. фиг.З) состоит из группы шифраторов 24i-24/5.
Шифратор 23 (см. фиг.4) состоит из группы регистров 25i-255, первой 2б1-2бз, второй 271-27з, третьей 281-28з, четвертой 291-2.9з и п той 301-304 групп элементов И. группы триггеров 31i-3l4, группы элементов ИЛИ 321-324, группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 331-334, первого элемента ИЛИ 34, триггера 35 и второго элемента ИЛИ 36.
Первый коммутатор 6 (см.фиг.5) состоит из первого 37 и второго 38 блоков элементов ИЛИ, первого 39 и второго 40 блоков элементов ИЛИ и дешифратора 41 адреса. Блок 8 синхронизации (см.фиг.6) состо- ит из группы счетчиков 421-424, группы эле- ментов И 431-434, группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 44i-444 и элементов ИЛИ-НЕ45и46.
Второй коммутатор 14 (см. фиг.7) состоит мз первого 47 и второго 48 блоков элементов И и дешифратора 49 адреса.
Блок 16 счетчиков (см.фиг.8) состоит из группы счетчиков 50i-504 и группы элементов И 511-514.
Устройство работает следующим образом .
Перед началом работы в регистры 25i- 254 каждого шифратора заноситс  код. соответствующий функциональным св з м блоков звена управлени . На вход 19 или 20
0 поступает сигнал режима работы устройства , по которому триггер 4 переводитс  в состо ние, обеспечивающее подключение датчиков контролируемых параметров соответствующей группы.
5 При подаче питающего напр жени  блок 9 вырабатывает импульс, устанавливающий триггер 13 через элемент ИЛИ 11, а также, поступа  на вторые управл ющие входы блоков 5i-5N. устанавливает в О ре0 гистр 255, через элемент ИЛИ 36 - триггер 35, а через элементы ИЛИ 32i-324 - триггеры 31 1-314. Одновременно в блоках прием- ных регистров 17i-17N формируетс  импульс, поступающий на входы установки
5 в О соответствующих блоков счетчиков 16 и устанавливающий в О группу счетчиков 501-504.
В случае первого режима работы устройства , когда исправны датчики контроли0 руемых параметров первой группы II-IN, информационные 16-ти разр дные коды с выходов этих датчиков поступают на первый блок элементов И 21 блоков сопр жени  3i-3N, когорые открыты разрешающим по5 тенциалом с пр мого выхода триггера 4, и далее через элементы ИЛИ блока 23 поступают на информационные входы блоков 3i- 3N. В случае второго режима работы устройства, т.е. датчики 1i-lN неисправны,
0 производитс  подключение датчиков 2i-2N через блок элементов И 22, которые открыты разрешающим потенциалом с инверсного выхода триггера 4,
Информационные 16-ти разр дные ко5 ды с информационных выходов блоков 3i- 3N поступают на информационные входы соответствующих блоков и по четыре разр да (с О по 15) занос тс  на информационные входы шифраторов 24i-244. Таким
0 образом формируютс  четыре подкода входного информационного 16-ти разр дного кода, каждый из которых  вл етс  позиционным унитарным.
Вследствие этого на выходах группы
5 триггеров 311-314 каждого шифратора 24 блока 5, с учетом значений регистров 25i- 254. формируетс  позиционный четырехразр дный двоичный код, который через элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 33i-334 и ИЛИ 34 усганавливает в 1 триггер 35. через элементы И 30i-304 записываетс  в регистр 255 и поступает на информационные выходы шифратора. Единичный сигнал на выходе триггера 35 сохран етс  до окончани  сеанса передачи информации и устанавливаетс  в О сигналом с первого управл ющего входа шифратора, Hps-i по влении следующего четырехразр дного позиционного кода на зыходе триггеров 311-31-9, отличного от предыдущего кода, значение которого сохран етс  в регистре 255, из соответствующих выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 33i-334 по вл ютс  единичные импульсы, характеризующие несовпадение значений разр дов предыдущего и текущего кодов, которые поступают на элемент ИЛИ 34. Вследствие .этого новее значение кода записываетс  э регистр 255 и поступает на выходы шифратора 24. Таким образом, на информационных выходах каждого из формирователей 5 по вл ютс  л1Л1иь те четырехразр дные под- коды 16-ти разр дного информационного кодЗ: значений ко- гфых изменились по сргшненмю с предыду1Ц лм сеансом передачи -информации, а на управл ющем выходе присутствует позиционный четырехразр дный упразл  щий код, положение единичных рззр док которого характеризует положение (адрес) указанных подкодов в информационном. 16-Т:Л разр дном коде.
Сеанс передачу; информации происходит следующим o6pa3c.vi.
Системой управлени  задаетс  на первом адресном входе 7 коммутатора 6 адрес того б/юкз форм /фовани  кода 5, на выходах i , присутсупует требуема  ин- ,, j н-а атором адресном входе 15- адрес той группы выходов коммутатора 14, на который требуетс  перенести информацию . При этом на выходе дешифратора 41 коммутатора вырабатываетс  адресный унитарный код, стробирующий входы соответствующих элементов И блоков 37 и 38.
В результате этого соответствующие информационные и управл ющие сигналы через элементы ИЛИ 39 и 40 поступают на одноименные выходы коммутатора 6.
Так как блок 8 находитс  в режиме предустановки (на входе записи присутствует нулевое значение с выхода триггера 13), то через элемент ИЛИ-НЕ 46 на входы записи счетчиков 42 -424 подаютс  единичные сигналы . В результате информационный 16-ти разр дный код и управл ющий четырехразр дный с соответствующих выходов коммутатора 6 поступают на информационный и управл ющий входы блока синхронизации 8, При этом значени  каждого информационного подкода записываютс  в соответствующий счетчик 421-424. Единичные значени  разр дов четырехразр дного управл ющего кода с группы управл ющих входов блока 8 стробируют соответствующие эле- 5 менты И 431-434. Если значени  какого-либо из счетчиков 42i-424 равны нулю, то это знгч1/п , что соответствующий под код не из- мени.с  и на-входе соотватстзующего элемента И 43 TSKxe будет нуль, а на выходе
10 соответствующего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы 44 - нулевое значение. Когда на выходе всех элементов ИСКЛЮЧАЮЩЕЕ ИЛИ будут нулевые значени , на выходе элемента ИЛИ-НЕ 45
15 по витс  единичный сигнал, поступающий 4S входы установки нул  счетчиков группы 421-424 и выход Синхронизации блока. При этом существующие единичные значени  на выходах признака заема счетчиков группы
0 обнул ютс , а на выходе синхронизации блока 8 по вл етс  единичный импульс , характеризующий окончание сеанса П8р8дачи информации.
Система управлени  выдает на вход 18
5 единичный импульс запуска, который фиксирует на выходе триггера 13 уровень логической единицы. При это.м дл  блока 8 устанавливаетс  режим счета и импульсы с генэратора 10 через элемент И 12 поступа0 ют ка гактовые входы блока 8 и коммутатора 14. Согласно заданному адресу, на выходе дешифратора 49 коммутатора 14 сформирован унитарный код адреса и стробируютс  соответствующие группы элементов И бло5 ков 47 и 48. При этом управл ющий и тактовый входы соответствующего блока счетчиков 15 подк; ючаютс  соответственно к одному из N упрнзл ющих и N тактовых выходов коммутатора 14. Импульсы генератора 10 проход т
0 только через те элементы И 51i-5l4, на вторых входах которых присутствуют единичные сигналу, пока в соответствующих счетчиках группы 42 блохз 8 не по в тс  единичные сигналы признаков заема, т.е. значени  ука5 занных счетчиков обнул тс .
При совпадении единичного сигнала признака заема на выходе определенного счетчика группы 42 с соответствующим ему единичным управл ющим сигналом на вы0 ходе соответствующего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы 44 блока 8 установитс  нулевое значение, которое передаетс  на соответствующий управл ющий вход указанного блока счетчиков 16 и
5 тем самыло прекращаетс  стробирование соответствующего счетчика 50i-504 группы 5ло:;э 16., в котором фиксируетс  число импульсов генератора 10с момента по влени  единичного импульса на входе 18 до момента совпадени  указанных единичных
сигналов в блоке 8. Когда на управл ющем выходе блока 8 будет существовать нулевой управл ющий код, на выходе синхронизации блока 8 по витс  единичный импульс, который поступит на первые управл ющие входы блоков формировани  кода 5i-5N и через элемент ИЛИ 36 в каждом,блоке установит в нулевые состо ни  триггеры 35,
Кроме того, этот импульс через элемент ИЛИ 11 переведет в нулевое состо ние триггер 13 и блок 8 установитс  в режим предустановки. На этом сеанс передачи информации заканчиваетс .
Формирователь тактовых импульсов в каждом блоке приемных регистров 17i-17N формирует импульсы длительностью Т+ т, где Т - период следовани  импульсов тактовой последовательности генератора 10, а г выбираетс  исход  из требуемого быстродействи . Если через врем  Т+ тс момента прихода последнего импульса генератора 10 на вход синхронизации соответствующего блока приемного регистра нового импульса не поступает, то в этот блок происходит перезапись информации и на информационном выходе блока приемного регистра по вл етс  переданный информационный код.

Claims (1)

  1. Формула изобретени 
    Устройство дл  контрол  параметров объекта, содержащее первую группу датчиков контролируемых параметров, первый и второй коммутаторы, блок начальной установки , генератор тактовых импульсов, элемент И, элемент ИЛИ, триггер запуска, группы блоков счетчиков и приемных регистров , ад ресный вход первого коммутатора соединен с первым адресным входом устройства , выход блока начальной установки подключен к первому входу элемента ИЛИ, выход которсго соединен с нулевым входом триггера запуска, единичный вход которого подключен к входу запуска устройства, а пр мой выход - к первому входу элемента И, второй вход которого соединен с выхо- дом генератора тактовых импульсов, а выход - с тактовым входом второго коммутатора, адресный вход которого подключен к второму адресному входу устрой
    ства, а тактовые выходы - к тактовым входам блоков счетчиков группы и блоков приемных регистров группы, группы информационных выходов каждого из которых соединены с группой информационных выходов устройства группы информационных входов - с группами информационных выходов соответсгвующих блоков счетчиков группы, а управл ющий выход - с входом установки в О блока счетчиков соответствующей группы, отличающеес  тем, что, с целью повышени  быстродействи  и надежности устройства, в него введены втора  группа датчиков контролируемых параметров , группа блоков сопр жени , триггер установки режима работы, группа блоков формировани  кода и блок синхронизации. единичный вход триггера установки режима работы соединен с входом установка первого режима работы устройства, нулевой вход - с входом установки второго режима работы устройства, а пр мой и инверсный выходы - соответственно с первым и вторым управл ющими входамм блоков сопр жени  группы, перва  и втора  группы информационных входов которых подключены к группе выходов датчиков контролируемых параметров первой и второй групп соответственно , а группы информационных выходов - к группам одноименных входов соответствующих блоков фop иpoБaни  кодов группы, первые управл ющие входы которых соединены с вторым входом элемента ИЛИ и, с синхронизирующим выходом синхронизации , вторые управл ющие входы - с выходом блока начальной установки, а группы информационных и управл ющих выходов - с группами одноименных входов первого коммутатора, группы информационных и управл ющих выходов которого подключены к группам одноименных входов блока синхронизации, управл ющий вход которого соединен выходом триггера запуска , тактовый вход - с выходом элеменла И, а группа управл ющих выходов - с группой управл ющих входов второго коммутаторз, группы управл ющих выходов которого подключены к одноименных входам соответствующих блоков счетчиков группы.
    ,
    .3
    xi нср.
    Физ.
    Фиг. 5
    Л.
    Физ.В
    .Фь/з. 7
    г
    ОЖ
    ЙГ
    /ст.О Ус/п, /Уст.& гУстб
    Я
    Щ
    Я
    VfUMq).
    f6
    503
    50z
    SO,
    r
    ШинсрtUHCp .
    f4HCp.
    Уст.О
    Фие.8
SU874230483A 1987-04-14 1987-04-14 Устройство дл контрол параметров объекта SU1461230A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874230483A SU1461230A1 (ru) 1987-04-14 1987-04-14 Устройство дл контрол параметров объекта

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874230483A SU1461230A1 (ru) 1987-04-14 1987-04-14 Устройство дл контрол параметров объекта

Publications (1)

Publication Number Publication Date
SU1461230A1 true SU1461230A1 (ru) 1991-10-15

Family

ID=21298584

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874230483A SU1461230A1 (ru) 1987-04-14 1987-04-14 Устройство дл контрол параметров объекта

Country Status (1)

Country Link
SU (1) SU1461230A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР Nfe 746439. кл. G 05 В 23/02, 1978. Авторское свидетельство СССР vfe 748355, кл. G 05 В 23/02, 1978. Авторское свидетельство СССР М2 1164670, кл. G 05 В 23/02. 1983. *

Similar Documents

Publication Publication Date Title
SU1461230A1 (ru) Устройство дл контрол параметров объекта
SU1439744A1 (ru) Устройство дл формировани кодовых последовательностей
SU1223234A1 (ru) Устройство дл контрол логических блоков
SU1354194A1 (ru) Сигнатурный анализатор
SU1670781A1 (ru) Селектор серий импульсов
SU1269028A1 (ru) Цифровой измеритель скорости дл микропроцессорных систем
SU1328788A2 (ru) Многоканальный измеритель временных интервалов
SU1444787A1 (ru) Устройство дл сопр жени канала передачи данных с магистралью
SU1129723A1 (ru) Устройство дл формировани импульсных последовательностей
SU1605208A1 (ru) Устройство дл формировани контрольных тестов
SU1751859A1 (ru) Многоканальный преобразователь последовательного кода в параллельный
SU1251092A1 (ru) Устройство дл сопр жени ЭВМ с телеграфными аппаратами
SU1374430A1 (ru) Преобразователь частоты в код
RU2047920C1 (ru) Устройство для программирования микросхем постоянной памяти
SU1298930A1 (ru) Устройство дл контрол дискретного канала
SU1169012A1 (ru) Устройство дл индикации
SU1265778A1 (ru) Многоканальное устройство тестового контрол логических узлов
SU1238085A2 (ru) Устройство дл контрол цифровых узлов
SU1383363A1 (ru) Сигнатурный анализатор
SU961123A1 (ru) Дискретна лини задержки
SU1359904A1 (ru) Устройство контрол двоичных счетчиков с последовательным вводом информации
SU1378024A1 (ru) Многоканальное устройство дл формировани временных интервалов
SU1444776A1 (ru) Сигнатурный анализатор
SU1256101A1 (ru) Устройство дл контрол цифровых блоков пам ти
SU1314343A1 (ru) Устройство дл фиксации неустойчивых сбоев