SU1324068A1 - Устройство дл контрол посто нной пам ти - Google Patents

Abstract

изобретение относитс  к области вычислительной техники и может быть использовано дл  контрол  правильности программировани  микросхем посто нной пам ти в программаторах. Целью изобретени   вл етс  повышение точности контрол , что достигаетс  за счет контрол  и правильности занесени  информации и сохранности выходных каскадов микросхем с выходом типа открытый коллектор и три состо ни  после воздействи  серии программирующих импульсов повышенного напр жени . Устройство содержит четыре клю.ча, один из которых используетс  при программировании а три - при контроле, шесть элементов И, два элемента ИЛИ, блок сравнени , три ограничительных элемента. 6 ил. I сл со N5 О 05 00

Description

Изобретение относитс  к вычислительной технике и дискретной авто1матике, в частности к устройствам контрол  программируемых посто нных запоминающих устройств, и может быть использовано дл  контрол  качества программировани  микросхем в программаторах.

Цель изобретени  - повышение точности контрол .

На фиг. 1 представлена схема предлагаемого устройства; на фиг. 2 - таблица режимов работы устройства; на фиг. 3 и 4 - фрагменты схемы устройства, по сн ющие организацию режимов контрол  уровней сигналов соответственно «О и «1 дл  микросхем с выходом типа открытый коллектор (ОК); на фиг. 5 и 6 - фрагменты схемы устройства, по сн ющие организацию режимов контрол  уровней сигналов соответственно «О и «1 дл  микросхем с выходом типа три состо ни  (ЗС).

Устройство дл  контрол  посто нной пам ти содержит первый элемент И 1, первый информационный вход 2, первый вход 3 записи/считывани , первый ключ 4, первую шину 5 питани , первый ограничительный элемент б, блок 7 сравнени , контрольный выход 8, информационный вход/выход 9 устройства, второй ключ 10, второй 11 ц третий 12 ограничительные элементы, третий 13 и четвертый 14 ключи, второй элемент И 15, второй вход 16 записи/считывани , третий элемент И 17, четвертый управл ющий вход 18, второй элемент ИЛИ 19, четвертый элемент И 20, второй информационный вход 21, п тый элемент И 22 второй управл ющий вход 23, первый элемент ИЛИ 24, щестой элемент И 25, первый управл ющий вход 26, группу 27 управл ющих входов и третий управл ющий вход 28.

На фиг. 1 также обозначены инверторы 29-32, резисторы 33-35, ключ 36 и втора  щина питани .

Инверторы 29-32, резисторы 33-35 и ключ 36 позвол ют получить все требуемые входные сигналы при наличии только первого информационного входа и первого входа записи-считывани .

Устройство работает следующим образом.

Дл  того, чтобы микросхема посто нной пам ти выполн ла определенную функцию в каком-либо устройстве, в нее должна быть записана определенна  информаци . Дл  это го формируютс  импульсы программировани  требуемой амплитуды и длительности которые подаютс  в режиме программировани  на информационный вывод микросхемы. После программировани  необходимо произвести контроль микросхемы, чтобы убедитьс  в правильности записанной информации , в соответствии уровней считанных сигналов требуемым величинам, в сохранности выходных каскадов микросхем, которые могут быть нарущены при программировании повыщенным напр жением.

0

Поскольку предлагаемое устройство предназначено дл  формировани  импульсов программировани  и дл  контрол  микросхем после программирвани , то оно работает в двух режимах: «Формирование и «Контроль. В общем случае, эти режимы следуют один за другим, т.е. после записи кода в какой-либо разр д микросхемы производитс  контроль этого разр да. Если результаты контрол  удовлетворительны, то производитс  запись кода в следующий разр д , а затем его контроль. Действи  повтор ютс  до тех пор, пока вс  микросхема пам ти (или требуема  ее часть) не будет запрограммирована и проконтролирована.

5 Если результаты контрол  оказываютс  неудовлетворительными , то дальнейшее программирование этой микросхемы можно не продолжать, а саму микросхему следует забраковать.

В таблице на фиг. 2 указано состо ние

0 управл ющих входов и ключей дл  различных режимов работы устройства с различными типами микросхем в соответствии со схемой устройства, изображенной на фиг. 1. Эта таблица дает возможность определить

с состо ние элементов устройства в различных ситуаци х и в сжатом виде выражает принцип действи  устройства.

При программировании и контроле микросхем , имеющих- выход типа ОК, на щине 23 устанавливают уровень «1, а на щине 26 -

0 уровень «О. При программировании и контроле микросхем, имеющий выход типа ЗС, на щине 23 устанавливают уровень «О, а на щине 26 - уровень «1. Это можно осуществить либо с помощью переключател , как, например, показано на фиг. 1, либо

5 любым другим способом.

При программирвании и контроле мик- росхема пам ти подключаетс  своим информационным выводом к входу/выходу 9 устройства.

0 Режим формировани  импульсов программировани .

В этом режиме на входе/выходе 9 устройства необходимо сформировать импульс программируюц-1,его напр жени , величи- г на которого зависит от записываемого кода числа («О или «1) и типа запоминающей микросхемы. При этом на щине 3 устройства устанавливаетс  уровень «1, а на щине 16 - уровень «О, что соответствует режиму записи кода числа в запоминаю- 0 тую микросхему.

Перед началом работы устройства и до подачи программирующего нанр жени  на шину 5 все элементы устройства устанавливаютс  в исходное состо ние. При этом ключ 4 закрыт уровнем «О, поступающим 5 с шины 28 через элемент И 1, а ключ 14 открыт уровнем «1, поступающим с выхода элемента И 17 через элемент ИЛИ 19 (так как в данный момент на шипах 3 и 18 -

уровень «1). Таким образом, вход/выход 9 устройства оказываетс  подключенным к общей шине. Ключи 10 и 13 в этом режиме закрыты; так как на их управл ющие входы поступают уровни «О соответственно с выхода элемента И 25 через элемент ИЛИ 24 и с выхода элемента И 15 (так как в данном режиме на щине 16 - уровень «О). При подаче на шину 5 соответствующего типу микросхемы пам ти напр жени  на шине 28 устанавливаетс  уровень «1, а на шине 18 - уровень «О. При этом ключ 14 закрываетс  уровнем «О, поступающим на его управл ющий вход с выхода элемента И 17 через элемент ИЛИ 19, отключа 

10

управл ющие входы поступают уровни «О соответственно с выхода элемента И 1 и с выхода элемента И 20 через элемент ИЛИ 19. Поскольку в устройстве режим контрол  следует за режимом формировани  и служит дл  проверки результата записи в данный разр д микросхемы пам ти, то код числа, установившийс  на шине 2 данных и шине 21 инверсных данных в режиме формировани , продолжает оставатьс  таким же в режиме контрол .

Рассмотрим работу устройства при контроле микросхем пам ти с выходом типа ОК. При контроле кода «О открываетс  ключ 10 уровнем «1, поступающим на его

вход/выход 9 устройства от общей шины. 5 управл ющий вход с выхода элемента И

На двух входах элемента И 1 устанавливаетс  уровень «1, и состо ние на выходе этого элемента (а следовательно, и состо ние ключа 4) теперь зависит от уровн  сигнала на его третьем входе (т.е. на щине 2). Если

22 через элемент ИЛИ 24, так как на шинах 16 и 23 - уровень «1 (см. таблицу на фиг. 2). При этом к входу/выходу 9 уст- рйства подключаетс  ограничительный резистор 11, который задает предельный ток напо шине 2 данных поступает код числа, 20 грузки при считывании кода «О (фиг. 3). соответствующий уровню «1, то ключ 4 от-Сигнал с выхода микросхемы пам ти через

шины

крываетс  и напр жение с шины 5 через ограничительный резистор 6 поступает на вход/выход 9 устройства. Если по шине данных 2 поступает код числа, соответствующий уровню «О, то ключ 4 закрыт уровнем «О, поступающим на его управл ющий вход с выхода элемента И 1, а ключ 14 открыт уровнем «1, поступающим на его управл ющий вход с выхода элемента И 20 через элемент ИЛИ 19 (так как на шинах 21 и 3 - уровень «1). При этом вход/выход 9 устройства подключен к общей шине. Таким образом, в зависимости от кода числа , поступающего по щине данных, на входе/выходе 9 устройства присутствует либо

25

вход/выход 9 устройства поступает на вход блока 7 сравнени , где он сравниваетс  с опорным напр жением, поступающим по щине 27 на другой вход блока 7 сравнени  от источника опорного напр жени . На выходе 8 устройства формируетс  сигнал результата контрол . Если уровень сигнала, поступающего из микросхемы пам ти, превышает уровень опорного напр жени , то на 30 выходе 8 устройства по вл етс  сигнал ошибки нулевого уровн . При контроле кода «1 открыты ключ 10 (аналогично описанному ) и ключ 13 уровнем «1, поступающим с выхода элемента И 15, так как на шинах 2 и 16 - уровень «1 (см. таблицу на

чаютс  ограничительные резисторы 11 и 12 (фиг. 4). Если токи утечки микросхемы пам ти оказываютс  больше допустимых, то уровень сигнала С микросхемы меньше 40 опорного напр жени , что фиксируетс  блоком 7 сравнени , и на выходе 8 устройства по вл етс  сигнал ошибки нулевого уровн .

нулевой уровень, либо соответствующий уро- 35 фиг. 2). При этом с помощью этих клю- вень программирующего напр жени . Дли-чей к входу/выходу 9 устройства подклютельность импульсов программировани , формируемых на входе/выходе 9 устройства, определ етс  длительностью сигналов, поступающих по шине 3 устройства.

Режим контрол .

В этом режиме к входу/выходу 9 устройства необходимо подключать соответствующие ограничительные резисторы, которые

задают предельные токи нагрузки дл  данно-Рассмотрим работу устройства при копт- го типа запоминающей микросхемы. При . роле микросхем пам ти с выходом типа -. 2Q Yipn контроле кода «О открываетс 

ключ 10 уровнем «1, поступающим на его управл ющий вход с выхода элемента И 25 через элемент ИЛИ 24, так как на щинах 16, 21 и 26 - уровень «1 (см. таблицу 50 на фиг. 2). При этом к входу/выходу 9 устройства подключаетс  ограничительный резистор 11, который задает предельное значение тока нагрузки (фиг. 5). При контроле кода «1 отрываетс  ключ 13 (аналогично описанному) и с его помощью к

не 16 - уровень «1, что соответствует 55 входу/выходу 9 устройства подключаетс  ог- режиму считывани  информации из микро-раничительый резистор 12 (фиг. 6). Контсхемы пам ти. Ключи 4 и 14 в этом ре-роль сигналов, поступающих с выхода микжиме оказываютс  закрытыми, так как на ихросхемы пам ти, и формирование сигнала

этом производитс  оценка уровней сигналов, считанных из микросхемы пам ти, и провер етс  сохранность выходных каскадов микросхем , которые могут быть нарущены при программировании. Например, при формировании импульсов программировани  дл  микросхем ТТЛ типа К556РТ4, К556РТ5.И др. требуетс  подавать по шине 5 напр жение 12,5 В.

В этом режиме на щине 3 устройства устанавливаетс  уровень «О, а на ши0

управл ющие входы поступают уровни «О соответственно с выхода элемента И 1 и с выхода элемента И 20 через элемент ИЛИ 19. Поскольку в устройстве режим контрол  следует за режимом формировани  и служит дл  проверки результата записи в данный разр д микросхемы пам ти, то код числа, установившийс  на шине 2 данных и шине 21 инверсных данных в режиме формировани , продолжает оставатьс  таким же в режиме контрол .

Рассмотрим работу устройства при контроле микросхем пам ти с выходом типа ОК. При контроле кода «О открываетс  ключ 10 уровнем «1, поступающим на его

5 управл ющий вход с выхода элемента И

управл ющий вход с выхода элемента И

22 через элемент ИЛИ 24, так как на шинах 16 и 23 - уровень «1 (см. таблицу на фиг. 2). При этом к входу/выходу 9 уст- рйства подключаетс  ограничительный резистор 11, который задает предельный ток на грузки при считывании кода «О (фиг. 3). Сигнал с выхода микросхемы пам ти через

5

вход/выход 9 устройства поступает на вход блока 7 сравнени , где он сравниваетс  с опорным напр жением, поступающим по щине 27 на другой вход блока 7 сравнени  от источника опорного напр жени . На выходе 8 устройства формируетс  сигнал результата контрол . Если уровень сигнала, поступающего из микросхемы пам ти, превышает уровень опорного напр жени , то на 0 выходе 8 устройства по вл етс  сигнал ошибки нулевого уровн . При контроле кода «1 открыты ключ 10 (аналогично описанному ) и ключ 13 уровнем «1, поступающим с выхода элемента И 15, так как на шинах 2 и 16 - уровень «1 (см. таблицу на

чаютс  ограничительные резисторы 11 и 12 (фиг. 4). Если токи утечки микросхемы пам ти оказываютс  больше допустимых, то уровень сигнала С микросхемы меньше опорного напр жени , что фиксируетс  блоком 7 сравнени , и на выходе 8 устройства по вл етс  сигнал ошибки нулевого уровн .

фиг. 2). При этом с помощью этих клю- чей к входу/выходу 9 устройства подклюошибки осушестил ютс  так же, как и при контроле микросхем с выходом типа ОК.

Claims (1)

1. Формула изобретени 

   Устройство дл  контрол  посто нной пам ти , содержащее первый элемент И, первый и второй входы которого  вл ютс  соответственно первым информациопным входом и первым входом записи/считывани  устройства , первый ключ, один вход которого соединен с выходом первого элемента И, а другой подключен к первой шине питани , выход первого ключа соединен с первым выводом первого ограничительного элемента , второй вывод которого соединен с первым входом блока сравнени  и  вл етс  информационным входом/выходом устройства , второй вход блока сравнени  соединен с первым входом первого элемента И, группа входов блока сравнени   вл етс  группой управл ющих входов устройства, а вы- ход блока сравнени   вл етс  контрольным выходом устройства, отличающеес  тем, что, с целью повышени  точности контрол , в него введены два элемента ИЛИ, п ть элементов И, три ключа, второй и третий ограничительные элементы, причем управл ющие входы второго, третьего и четвертого ключей соединены соответственно с выходами первого элемента ИЛИ, второго элемента И и второго элемента ИЛИ, выход четвертого ключа соединен с первыми вы- водами второго и третьего ограничительных

   элементов и первым входом блока сравнени , вторые выводы второго и третьего ограничительных элементов соединены соответственно с выходами второго и третьего ключей, первый вход второго элемента И соединен с вторым входом блока сравнени , первый вход третьего элемента И соединен с первым входом четвертого элемента И и вторым входом первого элемента И, первый и второй входы второго элемента ИЛИ соединены с выходами соответственно третьего и четвертого элементов И, второй вход второго элемента И соединен с первым входом п того элемента И, первым входом шестого элемента И и ЯЕ1л етс  вторым входом записи/считывани  устройства, второй вход четвертого элемента И соединен с третьим входом блока сравнени , вторым входом щес- того элемента И и  вл етс  вторым информационным входом устройства, третий вход шестого элемента И и второй вход п того элемента И  вл ютс  соответственно первым и вторым управл ющими входами устройства , третий вход первого элемента И и второй вход третьего элемента И  вл ютс  соответственно третьим и четвертым управл ющими входами устройства, первый и В ТО- рой входы первого элемента ИЛИ соединены соответственно с выходами п того и шестого элементов И, соответствующие входы третьего и четвертого ключей соединены с щиной нулевого потенциала, а один из входов второго ключа соединен с второй шиной питани .

   k/x

   А7

   /f/7///77

   от 24

   /77 /f

   Ф(г. Ъ

   иа 4

   ff/rj г4

   fjufrr.

   /Jr

   фиг в

   i

   MX

   О/ТГ /5

   фиг. 6